JPS61206043A - 仮想計算機システムにおける割込制御方法 - Google Patents
仮想計算機システムにおける割込制御方法Info
- Publication number
- JPS61206043A JPS61206043A JP60046676A JP4667685A JPS61206043A JP S61206043 A JPS61206043 A JP S61206043A JP 60046676 A JP60046676 A JP 60046676A JP 4667685 A JP4667685 A JP 4667685A JP S61206043 A JPS61206043 A JP S61206043A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- address
- vector table
- control program
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、仮想計算機システムに関し、特に、仮想計算
機システムにおりる割込制御に関する。
機システムにおりる割込制御に関する。
仮想計算機システＡ （Ｖｉｒｔｕａｌ Ｍａｃｈｉｎ
ｅ、ｇｙｓｔｅｍ、以下ＶＭＳと略記）は、第２図に概
念的に示すように、１台の実計算機（１３ａｒｅ Ｍａ
ｃｈｉｎｅ。
ｅ、ｇｙｓｔｅｍ、以下ＶＭＳと略記）は、第２図に概
念的に示すように、１台の実計算機（１３ａｒｅ Ｍａ
ｃｈｉｎｅ。
以下ＢＭと略・記）５０１上で、複数のオペレーティン
グ−システム（Ｑｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ、以
下Ｏ８と略記）５０６，５０７を、見掛は上同時に走行
させることを可能にするものである。その実現の九めに
、各０８５０６，５０７と８Ｍ５０１の間に直接のベー
ス・マシン・インタフェースを設ける代シに、特殊な制
御プログラム（例えば、パーチャに一−１’／７−モニ
タ： ｖｉｒｔｕａｌ ＭａｃｈｉｎｅＭｏｎｉｔｏｒ
などと呼ばれる。以下ＶＭＭと略記）５０２が用意され
、これが、ベース・マシン・インタフェース５０３を介
して直接ＢＭ５０１に作用するとともに、各０８５０６
，５０７に対して、ベース・マシン・インタフェースｓ
０３と同等＋７）ベース・マシン・インタフェース５０
８を提供する。ＶＭＭ５０１ｆペース・マシン・インタ
フェース５０８を作シ出すことによって観念的に形成さ
れるマシンを、仮想計算機（バーチャル・マシｙ ：
ｖｉ ｒｔｕａｌ Ｍａｃｈｉｎｅ 、以下ＶＭと略記
）という。第２図には、０８５０６が働ら＜ＶＭ５０４
と、０８５０７が働ら＜ＶＭ５０７が示されているが、
いうまでもなく、任意数のＶＭを形成することカテきる
。ＶＭ５０４とＶＭ５０５はＶＭＭ５０２の制御の下に
切替えられ、かくて、０８５０６と０８５０７が見掛は
上同時に動作する。
グ−システム（Ｑｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ、以
下Ｏ８と略記）５０６，５０７を、見掛は上同時に走行
させることを可能にするものである。その実現の九めに
、各０８５０６，５０７と８Ｍ５０１の間に直接のベー
ス・マシン・インタフェースを設ける代シに、特殊な制
御プログラム（例えば、パーチャに一−１’／７−モニ
タ： ｖｉｒｔｕａｌ ＭａｃｈｉｎｅＭｏｎｉｔｏｒ
などと呼ばれる。以下ＶＭＭと略記）５０２が用意され
、これが、ベース・マシン・インタフェース５０３を介
して直接ＢＭ５０１に作用するとともに、各０８５０６
，５０７に対して、ベース・マシン・インタフェースｓ
０３と同等＋７）ベース・マシン・インタフェース５０
８を提供する。ＶＭＭ５０１ｆペース・マシン・インタ
フェース５０８を作シ出すことによって観念的に形成さ
れるマシンを、仮想計算機（バーチャル・マシｙ ：
ｖｉ ｒｔｕａｌ Ｍａｃｈｉｎｅ 、以下ＶＭと略記
）という。第２図には、０８５０６が働ら＜ＶＭ５０４
と、０８５０７が働ら＜ＶＭ５０７が示されているが、
いうまでもなく、任意数のＶＭを形成することカテきる
。ＶＭ５０４とＶＭ５０５はＶＭＭ５０２の制御の下に
切替えられ、かくて、０８５０６と０８５０７が見掛は
上同時に動作する。
他方、０８５０６及び５０７は、ユーザ・プログラム（
Ｕｓｅｒ Ｐｒｏｇｒａｍ、以下ＵＰと略記） ５１５
。
Ｕｓｅｒ Ｐｒｏｇｒａｍ、以下ＵＰと略記） ５１５
。
５１６及び５１７，５１８に対して、それぞれ、拡張マ
シン・インタフェース５１３及び５１４を提供し、それ
により、拡張マシン（ＥｘｔｅｎｄｅｄＭａｃｈｉｎｅ
、以下ＥＭと略記）５０９〜５１２が形成される。Ｅ
Ｍ５０９〜５１２のそれぞれは、それに連係するＵＰか
らのあるまとまった機能に対する処理要求（スーパバイ
ザ・コール、ファンクション・コールなどと呼ばれ、る
）に応じた処理をそれぞれのＯ８内で実行する機能と、
ベース・マシン・インタフェース機能とを有している。
シン・インタフェース５１３及び５１４を提供し、それ
により、拡張マシン（ＥｘｔｅｎｄｅｄＭａｃｈｉｎｅ
、以下ＥＭと略記）５０９〜５１２が形成される。Ｅ
Ｍ５０９〜５１２のそれぞれは、それに連係するＵＰか
らのあるまとまった機能に対する処理要求（スーパバイ
ザ・コール、ファンクション・コールなどと呼ばれ、る
）に応じた処理をそれぞれのＯ８内で実行する機能と、
ベース・マシン・インタフェース機能とを有している。
したがって、Ｏ８５０６と０８５０７が異なったもので
あれば、それぞれのＯ８に属するＥＭ（例えば５０９と
５１１）は、互いに異なる機能を有する。
あれば、それぞれのＯ８に属するＥＭ（例えば５０９と
５１１）は、互いに異なる機能を有する。
以上のように、ＶＭＳは、単一のＢＭ上で複数の異なる
Ｏ８が、見掛は上同時に走行することを可能にし、その
結果、次のような効用が期待できる。
Ｏ８が、見掛は上同時に走行することを可能にし、その
結果、次のような効用が期待できる。
（１）稼働中のシステムのサービスを停止することなし
に、新しく開発されるシステムのデバッグやテストを行
なうことができる。
に、新しく開発されるシステムのデバッグやテストを行
なうことができる。
（２）単一のＢＭで複数の異なるＯ８が動作できるので
、ハードウェア資源の使用効率が改善される。
、ハードウェア資源の使用効率が改善される。
（３） ＢＭとはアーキテクチャ又はシステム構成を
異にする計算機システムを仮想的に作ることができ、し
たがって、新しいマシン又はシステムの制御プ″ログラ
ムのテストを、実際のハードウェアが存在しない状態で
行なうことができる。
異にする計算機システムを仮想的に作ることができ、し
たがって、新しいマシン又はシステムの制御プ″ログラ
ムのテストを、実際のハードウェアが存在しない状態で
行なうことができる。
ところが、ＶＭＳの実現のために、特殊な制御プログラ
ムＶＭＭ５０２が存在する。ＶＭＭ５０２は、ＶＭ５０
４，５０５等を効率良く動作させるために、・マルチプ
ログラミング技術を用いて、８Ｍ５０１のハードウェア
資源を時間的及び空間的に分割して、各ＶＭ５０４，５
０５に割当てる。
ムＶＭＭ５０２が存在する。ＶＭＭ５０２は、ＶＭ５０
４，５０５等を効率良く動作させるために、・マルチプ
ログラミング技術を用いて、８Ｍ５０１のハードウェア
資源を時間的及び空間的に分割して、各ＶＭ５０４，５
０５に割当てる。
ハードウェア資源を操作する命令は、ＶＭＳ内のシステ
ムの全体的完全性を保証するために、いわゆる特権命令
として扱われ、特権モードと呼ばれる動作モードにおい
てのみ実行可能となる。ＶＭＭ５０２は、このような特
権命令が０８５０６又は５０７から発行されたことを検
知すると、その命令を自分で解釈・実行し、それが終了
すると、制御を走行中のＯ８に戻す。この処理は、８Ｍ
５０１の資源をＶＭ間で共用するために必要なものであ
り、この処理時間がＶＭＳ特有のオーバヘッドとなる。
ムの全体的完全性を保証するために、いわゆる特権命令
として扱われ、特権モードと呼ばれる動作モードにおい
てのみ実行可能となる。ＶＭＭ５０２は、このような特
権命令が０８５０６又は５０７から発行されたことを検
知すると、その命令を自分で解釈・実行し、それが終了
すると、制御を走行中のＯ８に戻す。この処理は、８Ｍ
５０１の資源をＶＭ間で共用するために必要なものであ
り、この処理時間がＶＭＳ特有のオーバヘッドとなる。
また、主メモリの共用は、仮想記憶方式の技術によシ実
現されているので、そのためのアドレス変換に要する時
間も、オーバヘッドとなる。
現されているので、そのためのアドレス変換に要する時
間も、オーバヘッドとなる。
これらのＶＭＳ特有のオーバヘッド中の主なものは、次
のように大別できる。
のように大別できる。
（１）特権命令のシミュレーション処理にょるオーバヘ
ッド （２）割込みのシミュレーション処理にょるオーバヘッ
ド （３）仮想記憶機能のサポートのためのアドレス変換変
換によるオーバヘッド □（４）
ＶＭ間の切替サービス処理（ディスパッチ処理）のため
のオーバヘッド 前記（３）のオーバヘッドを削減する試みの例は、特開
昭５０−２３１４６号公報及び同５７−２１２６８０号
公報に記載されている。特開昭５５−５３７４９号公報
は、前記（１）及び伐）のオーバヘッドの削減へのアプ
ローチの一つを示す。これは、ＢＭ内に、諸ＶＭが使用
するための一群の演算レジスタと、ＶＭＭが使用するた
めの一群の演算レジスタを、別個に用意することによシ
、前記０）及び（２）の処理に伴なう演算レジスタ群の
内容の退避／回復手続によるオーバヘッドを、削減しよ
うとするものである。
ッド （２）割込みのシミュレーション処理にょるオーバヘッ
ド （３）仮想記憶機能のサポートのためのアドレス変換変
換によるオーバヘッド □（４）
ＶＭ間の切替サービス処理（ディスパッチ処理）のため
のオーバヘッド 前記（３）のオーバヘッドを削減する試みの例は、特開
昭５０−２３１４６号公報及び同５７−２１２６８０号
公報に記載されている。特開昭５５−５３７４９号公報
は、前記（１）及び伐）のオーバヘッドの削減へのアプ
ローチの一つを示す。これは、ＢＭ内に、諸ＶＭが使用
するための一群の演算レジスタと、ＶＭＭが使用するた
めの一群の演算レジスタを、別個に用意することによシ
、前記０）及び（２）の処理に伴なう演算レジスタ群の
内容の退避／回復手続によるオーバヘッドを、削減しよ
うとするものである。
ところで、従来、ＶＭＳは、大型汎用計算機の分野で考
慮の対象とされてきた。前掲公報に記載された発明も、
大型機を対象としたものと考えられる。他方、ＬＳＩ技
術の最近における目覚しい発展により、マイクロ・コン
ピュータ技術が大幅に進歩し、その結果、マイクロ・コ
ンピュータと周辺装置を組合せた、いわゆるパーソナル
・コンピュータ（ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ
、以下ＰＣと略記）が広く実用されるに至った。そし
て、種々のＰＣのために多数の応用プログラムが開発さ
れつつある。そこで、他のＰＣ用に開発された魅力的な
応用プログラムを使いたいという要求が生じる。
慮の対象とされてきた。前掲公報に記載された発明も、
大型機を対象としたものと考えられる。他方、ＬＳＩ技
術の最近における目覚しい発展により、マイクロ・コン
ピュータ技術が大幅に進歩し、その結果、マイクロ・コ
ンピュータと周辺装置を組合せた、いわゆるパーソナル
・コンピュータ（ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ
、以下ＰＣと略記）が広く実用されるに至った。そし
て、種々のＰＣのために多数の応用プログラムが開発さ
れつつある。そこで、他のＰＣ用に開発された魅力的な
応用プログラムを使いたいという要求が生じる。
しかし、これらの応用プログラムは、それぞれ特定のＯ
８の下で動作するように作られており、特にＰＣの場合
、応用プログラムのＯ８への密着性が強いから、これら
を異なるＯ８を備えたＰＣで使用しよとすれば、一般に
は、Ｏ８を入替えるか、あるいは、その使いたい応用プ
ログラムのＯ８依存部分を作シ変えなければならず、い
ずれにしても、非常に不便である。したがって、この問
題の解決策として、単一の実計算機上で複数のＯ８が動
作するのを可能にするＶＭＳの採用は、ＰＣのＯ８の規
模が大型機用Ｏ８のそれと比較してずつと小さいことも
あって、甚だ効果的であろう。
８の下で動作するように作られており、特にＰＣの場合
、応用プログラムのＯ８への密着性が強いから、これら
を異なるＯ８を備えたＰＣで使用しよとすれば、一般に
は、Ｏ８を入替えるか、あるいは、その使いたい応用プ
ログラムのＯ８依存部分を作シ変えなければならず、い
ずれにしても、非常に不便である。したがって、この問
題の解決策として、単一の実計算機上で複数のＯ８が動
作するのを可能にするＶＭＳの採用は、ＰＣのＯ８の規
模が大型機用Ｏ８のそれと比較してずつと小さいことも
あって、甚だ効果的であろう。
しかしながら、現状において、ＰＣには、前記のような
ＶＭＭのオーバヘッドを低減するための手段が備えられ
ていない。これらのオーバヘッドを極力低減するための
改良が、ＶＭＳのＰＣへの適用のために望まれる。特に
、割込みの処理については、前掲特開昭５５−５３７４
９号のような技術が仮りにＰＣに適用可能であり、それ
によシ、演算レジスタ群の内容の退避／回復手続のオー
バヘッドが削減できたとしても、割込みのシミュレーシ
ョン処理には、後述するように、他にもＶＭＭが行なわ
なければならないいくつかの作業があシ、これらが依然
としてオーバヘッドとして残る。この問題を次に詳述す
る。
ＶＭＭのオーバヘッドを低減するための手段が備えられ
ていない。これらのオーバヘッドを極力低減するための
改良が、ＶＭＳのＰＣへの適用のために望まれる。特に
、割込みの処理については、前掲特開昭５５−５３７４
９号のような技術が仮りにＰＣに適用可能であり、それ
によシ、演算レジスタ群の内容の退避／回復手続のオー
バヘッドが削減できたとしても、割込みのシミュレーシ
ョン処理には、後述するように、他にもＶＭＭが行なわ
なければならないいくつかの作業があシ、これらが依然
としてオーバヘッドとして残る。この問題を次に詳述す
る。
第３図は、マイクロ・プロセッサ上に構築されたＶＭＳ
において、ｖＭＭが割込動作のシミュレーションを行な
うという、常識的な方法が採用された場合に、割込みが
発生した時に行なわれる動べ 作を模冬的に表わす。図中、第２図におけるのと同一の
符号は同等の要素を示す。あるＶＭに対応する０８５０
６の下でユーザ・プログラム（ＵＰ）５１５が実行され
ている過程で、割込みが要求され、それが割込条件を満
たすと、ＵＰ ５１５の後続命令群の実行は中断され、
８Ｍ５０１のハードウェアが割込処理動作を開始する。
において、ｖＭＭが割込動作のシミュレーションを行な
うという、常識的な方法が採用された場合に、割込みが
発生した時に行なわれる動べ 作を模冬的に表わす。図中、第２図におけるのと同一の
符号は同等の要素を示す。あるＶＭに対応する０８５０
６の下でユーザ・プログラム（ＵＰ）５１５が実行され
ている過程で、割込みが要求され、それが割込条件を満
たすと、ＵＰ ５１５の後続命令群の実行は中断され、
８Ｍ５０１のハードウェアが割込処理動作を開始する。
この動作の内容と順序は、大要、次のとおりである。
（１）マイクロ・プロセッサの状態（ｓｔａｔｕｓ）を
適当なレジスタに一時的に退避。
適当なレジスタに一時的に退避。
（２） ＶＭＭ５０２内のペクタ・テーブル５５０に
おける割込番号（割込みの識別番号）に対応するエント
リ位置（ペクタ・アドレス）を、割込番号から算出。
おける割込番号（割込みの識別番号）に対応するエント
リ位置（ペクタ・アドレス）を、割込番号から算出。
（３）プログラム・カウンタ（ＩＡＲ）と諸演算レジス
タの内容及び（１）で退避させた状態を、ＶＭＭ５０２
内のスタック５５８に格納。
タの内容及び（１）で退避させた状態を、ＶＭＭ５０２
内のスタック５５８に格納。
（４）（２）で得られたペクタ・アドレスから新命令の
アドレスを読出して、ＩＡＲにセット。
アドレスを読出して、ＩＡＲにセット。
ＶＭＭ５０２内のペクタ・テーブル５５０の各エントリ
位置は、対応する番号の割込みを処理するためのプログ
ラムの先頭アドレスを保持している。例えば、二ン）す
５５１は、特権命令例外に対応し、特権命令のシミュレ
ーション処理のためのプログラム５５２の先頭アドレス
を保持し、エントリ５５３はゼロ割算例外に対応し、そ
のための割込動作反映処理プログラム５５４の先頭アド
レスを保持している。これらの他に、命令例外、入出力
割込み、タイマ割込みなどに対応して、それぞれのペク
タ・テーブル・エントリと、処理プログラムとが、ＶＭ
Ｍ５０２内に用意される。
位置は、対応する番号の割込みを処理するためのプログ
ラムの先頭アドレスを保持している。例えば、二ン）す
５５１は、特権命令例外に対応し、特権命令のシミュレ
ーション処理のためのプログラム５５２の先頭アドレス
を保持し、エントリ５５３はゼロ割算例外に対応し、そ
のための割込動作反映処理プログラム５５４の先頭アド
レスを保持している。これらの他に、命令例外、入出力
割込み、タイマ割込みなどに対応して、それぞれのペク
タ・テーブル・エントリと、処理プログラムとが、ＶＭ
Ｍ５０２内に用意される。
走行ＶＭの切替えのためのタイマ割込みや特権命令例外
などのような、■ＭＭ個有の機能のための割込みを除け
ば、ｖＭＭの割込処理プログラムは、割込み動作をシミ
ュレーションにより走行中のＶＭに反映させる処理を行
なう。例えば、割込動作反映処理プログラム５５４は、
ＶＭ、の０８５０６内のペクタ・テーブル５５５とスタ
ック５５６のアドレスを指定して、ハードウェア５０１
の動作をシミュレートする。すなわち、割込動作反映処
理プログラム５５４は、７ＭＭ内のスタック５５８に退
避されていたデータをＶＭ内のスタック５５６に移すと
ともに、ペクタ・テーブル５５５から割込番号に対応す
る割込処理プログラム５５７の先頭アドレスを読出して
、ＩＡＲにセットする。このようにペクタ・テーブルを
用いるのが、マイクロ・プロセッサにおける割込制御の
一つの特徴である。以上の処理のために、ＶＭＭの処理
プログラムは、５００〜６００命令程度走行し、これが
オーバヘッドとなる。
などのような、■ＭＭ個有の機能のための割込みを除け
ば、ｖＭＭの割込処理プログラムは、割込み動作をシミ
ュレーションにより走行中のＶＭに反映させる処理を行
なう。例えば、割込動作反映処理プログラム５５４は、
ＶＭ、の０８５０６内のペクタ・テーブル５５５とスタ
ック５５６のアドレスを指定して、ハードウェア５０１
の動作をシミュレートする。すなわち、割込動作反映処
理プログラム５５４は、７ＭＭ内のスタック５５８に退
避されていたデータをＶＭ内のスタック５５６に移すと
ともに、ペクタ・テーブル５５５から割込番号に対応す
る割込処理プログラム５５７の先頭アドレスを読出して
、ＩＡＲにセットする。このようにペクタ・テーブルを
用いるのが、マイクロ・プロセッサにおける割込制御の
一つの特徴である。以上の処理のために、ＶＭＭの処理
プログラムは、５００〜６００命令程度走行し、これが
オーバヘッドとなる。
なお、現用の代表的なマイクロプロセッサのアーキテク
チャは、例えば、次の文献に記載されている。
チャは、例えば、次の文献に記載されている。
′″Ａ ｍ１ｃｒｏｐｒｏｃｅｓｓｏｒ Ａｒｃｈｉｔ
ｅｃｔｕｒｅ ｆｏｒ ａ間 （：：ｈａｎｇｉｎｇ Ｗｏｒｌｄ ： ’ｌ’ｈｅ
１ｌｌｏｔｏｒｏｌａ ６８０００ ”Ｃｏｍｐｕｔｅ
ｒ 、 Ｖｏｔ、 １２ 、 ｐｏ、４３〜５１ （１
９７９２）ＥＥＥ ＠１ＡＰＸ８６ ファミリ・ユーザーズマニュアル”イ
ンテル・ジャパン：資料番号２０５８８５Ｊ〔発明の目
的〕 本発明の目的は、仮想計算機システム（ＶＭＳ）におけ
る割込処理の制御プログラム（ＶＭＭ）によるシミュレ
ーションのオーバヘッドを削減して、ＰＣのような極め
て小型の計算機システムにおいても一１ＶＭＳが容易に
採用できるようにすることにある。
ｅｃｔｕｒｅ ｆｏｒ ａ間 （：：ｈａｎｇｉｎｇ Ｗｏｒｌｄ ： ’ｌ’ｈｅ
１ｌｌｏｔｏｒｏｌａ ６８０００ ”Ｃｏｍｐｕｔｅ
ｒ 、 Ｖｏｔ、 １２ 、 ｐｏ、４３〜５１ （１
９７９２）ＥＥＥ ＠１ＡＰＸ８６ ファミリ・ユーザーズマニュアル”イ
ンテル・ジャパン：資料番号２０５８８５Ｊ〔発明の目
的〕 本発明の目的は、仮想計算機システム（ＶＭＳ）におけ
る割込処理の制御プログラム（ＶＭＭ）によるシミュレ
ーションのオーバヘッドを削減して、ＰＣのような極め
て小型の計算機システムにおいても一１ＶＭＳが容易に
採用できるようにすることにある。
本発明は、割込処理に際して、ｖＭＭの介入を可能な限
り排除し、ｖＭの割込処理プログラムを直接起動しよう
と意図するものである。この意図を実現するため、本発
明によれば、割込みの発生時にＢＭのハードウェアが参
照するＶＭＭのベクタ・テーブルの各エントリに、その
エントリに対応する割込番号に対する走行ＶＭの割込処
理プログラムのアドレスが、予め書込まれる。もっとも
、タイマ割込みのような、ｖＭＭが直接処理しなければ
ならない割込みが除外されるのは、いうまでもない。こ
れによシ、発生した割込みがＶＭＫよる直接の処理を許
されたものである限り、ｖＭＭは働かず、ｖＭの割込処
理プログラムが直ちに必要な処理を行なうことができ、
したがって、ＶＭＭｖＭＭのスタックを指示するように
、予めセットされる。したがって、割込処理に際して退
避すべきレジスタ類の内容は、走行中のＶＭのスタック
に直接格納され、その結果、ＶＭＭのスタックを経由す
るために生じるオーバヘッドが除かれる。
り排除し、ｖＭの割込処理プログラムを直接起動しよう
と意図するものである。この意図を実現するため、本発
明によれば、割込みの発生時にＢＭのハードウェアが参
照するＶＭＭのベクタ・テーブルの各エントリに、その
エントリに対応する割込番号に対する走行ＶＭの割込処
理プログラムのアドレスが、予め書込まれる。もっとも
、タイマ割込みのような、ｖＭＭが直接処理しなければ
ならない割込みが除外されるのは、いうまでもない。こ
れによシ、発生した割込みがＶＭＫよる直接の処理を許
されたものである限り、ｖＭＭは働かず、ｖＭの割込処
理プログラムが直ちに必要な処理を行なうことができ、
したがって、ＶＭＭｖＭＭのスタックを指示するように
、予めセットされる。したがって、割込処理に際して退
避すべきレジスタ類の内容は、走行中のＶＭのスタック
に直接格納され、その結果、ＶＭＭのスタックを経由す
るために生じるオーバヘッドが除かれる。
第１図は、本発明による割込処理動作の概略を、第３図
と対比できる形式で表わしたものである。
と対比できる形式で表わしたものである。
ハードウェア５０１の動作（２）までは第３図と同じで
あシ、動作（３）以降に本発明の特徴が現われる。
あシ、動作（３）以降に本発明の特徴が現われる。
本発明によれば、ＢＭのハードウェア５０１の動作（３
）において、ＩＡＲ，諸演算レジスタなどの内容とプロ
セッサの状態は、ＶＭＭ５０２内のスタック５５８にで
はなく、ｖＭの０８５０６内のスタック５５６に、直接
退避される。通常、スタック５５８のアドレスは、シス
テム・スタック・ポインタ（以下ＳＳＰと略記）によっ
て指示されるので、このＳＳＰの内容をディスパッチ処
理においてスタック５５６のアドレスに書替えておくこ
とにより、前記の直接退避が実現される。
）において、ＩＡＲ，諸演算レジスタなどの内容とプロ
セッサの状態は、ＶＭＭ５０２内のスタック５５８にで
はなく、ｖＭの０８５０６内のスタック５５６に、直接
退避される。通常、スタック５５８のアドレスは、シス
テム・スタック・ポインタ（以下ＳＳＰと略記）によっ
て指示されるので、このＳＳＰの内容をディスパッチ処
理においてスタック５５６のアドレスに書替えておくこ
とにより、前記の直接退避が実現される。
また、ハードウェア５０１の動作（４）においても、Ｉ
ＡＲには、ｖＭの０８５０６の割込処理プログラム５５
７の先頭アドレスが、直接セットされる。
ＡＲには、ｖＭの０８５０６の割込処理プログラム５５
７の先頭アドレスが、直接セットされる。
この動作は、ＶＭＭ５０２内のベクタ・テーブル５５０
における対応エントリ５５３の内容を、ディスパッチ処
理において、ＶＭのＯ８５０６内の割込処理プログラム
５５７の先頭アドレスに書替えておくことにより実現さ
れる。
における対応エントリ５５３の内容を、ディスパッチ処
理において、ＶＭのＯ８５０６内の割込処理プログラム
５５７の先頭アドレスに書替えておくことにより実現さ
れる。
したがって、図中点線で描かれたＶＭＭ ５０２内の割
込動作反映処理プログラム（例えば５５４）を除くこと
ができ、その結果、反映動作のための５００〜６００命
令の実行に要する時間、すなわちＶＭＭのオーバヘッド
を、除くことができる。
込動作反映処理プログラム（例えば５５４）を除くこと
ができ、その結果、反映動作のための５００〜６００命
令の実行に要する時間、すなわちＶＭＭのオーバヘッド
を、除くことができる。
ディスパッチ処理における８ＳＰとベクタ・テーブルの
書替えの制御は、以下に詳述される。
書替えの制御は、以下に詳述される。
まず、予備知識として、第４図により、ＶＭＳにおける
実メモリの各ＶＭへの割当てと、ディスパッチ処理に必
要な情報を保持する制御ブロックを説明する。図中、第
１図ないし第３図におけるのと同じ符号は同等の要素を
示す。ＶＭＩ ５０４とＶＭ２５０５の各アドレス空
間２２０（論理アドレスＯ〜ｍ）と２３０（論理アドレ
スＱ−ｎ）には、それぞれ、実メモ＋７２００の領域２
０１（物理アドレスα〜β−１）と２０２（物理アドレ
スβ〜Ｎ）が割当てられ、ＶＭＭ５０２には、実メモリ
の領域２１０（物理アドレスＯ〜α−１）が割当てられ
ている。
実メモリの各ＶＭへの割当てと、ディスパッチ処理に必
要な情報を保持する制御ブロックを説明する。図中、第
１図ないし第３図におけるのと同じ符号は同等の要素を
示す。ＶＭＩ ５０４とＶＭ２５０５の各アドレス空
間２２０（論理アドレスＯ〜ｍ）と２３０（論理アドレ
スＱ−ｎ）には、それぞれ、実メモ＋７２００の領域２
０１（物理アドレスα〜β−１）と２０２（物理アドレ
スβ〜Ｎ）が割当てられ、ＶＭＭ５０２には、実メモリ
の領域２１０（物理アドレスＯ〜α−１）が割当てられ
ている。
ＶＭＭ領域２１０には、ＶＭＩ 、ＶＭ２ Ｋ対応して
、ディスパッチ処理に必要な制御情報を保持する制御プ
ｏ ツクＶＭＬＩＳＴｔ １．ＶＭＬＩＳＴｚ２が用意
されており、走行中のＶＭに対応する制御ブロックのア
ドレスは、これもＶＭＭ領域２１０内に設けられた制御
ブロックポインタＶＭＩＤＭ３によって指示される。各
制御ブロックの諸エントリハ、次の制御ブロックのアド
レス４、対応するＶＭに割当てられた実メモリ領域の先
頭アドレス５、同領域のサイズ（エクステント・サイズ
）６、当該ＶＭのベクタ・テーブルのアドレス７、後述
する割込リスト１１のアドレス８、当該ＶＭのためのＳ
ＳＰの値９、及び各種レジスタの写し１０を、それぞれ
保持する。エントリ８が指示する割込リスト１１は、こ
れもＶＭＭ領域２１０内にあり、７ＭＭの介入なしに当
該ＶＭによる直接処理が許された割込みの識別番号１２
〜１４と、エントリの個数（すなわち、保持された割込
番号の個数）１５とを保持する。
、ディスパッチ処理に必要な制御情報を保持する制御プ
ｏ ツクＶＭＬＩＳＴｔ １．ＶＭＬＩＳＴｚ２が用意
されており、走行中のＶＭに対応する制御ブロックのア
ドレスは、これもＶＭＭ領域２１０内に設けられた制御
ブロックポインタＶＭＩＤＭ３によって指示される。各
制御ブロックの諸エントリハ、次の制御ブロックのアド
レス４、対応するＶＭに割当てられた実メモリ領域の先
頭アドレス５、同領域のサイズ（エクステント・サイズ
）６、当該ＶＭのベクタ・テーブルのアドレス７、後述
する割込リスト１１のアドレス８、当該ＶＭのためのＳ
ＳＰの値９、及び各種レジスタの写し１０を、それぞれ
保持する。エントリ８が指示する割込リスト１１は、こ
れもＶＭＭ領域２１０内にあり、７ＭＭの介入なしに当
該ＶＭによる直接処理が許された割込みの識別番号１２
〜１４と、エントリの個数（すなわち、保持された割込
番号の個数）１５とを保持する。
ＶＭＭ５０２は、あるＶＭの走行を開始させるに当たっ
て、当該ＶＭに実ノ・−ドウエア（ＣＰＵやレジスタ群
など）を割当てるためのディスバッチ処理を行ない、こ
の時に、制御ブロック（ＶＭＬＩ８Ｔ）に保持されてい
たレジスタ群の写し１０が実レジスタ群に移される。こ
のディスパッチ処理において、先に述べたような、７Ｍ
Ｍ５０２内のベクタ・テーブル５５０（以下システム・
ベクタ・テーブルという）とＳＳＰの内容の書替えが、
第５図のフローチャートに示される手順に従って行なわ
れる。
て、当該ＶＭに実ノ・−ドウエア（ＣＰＵやレジスタ群
など）を割当てるためのディスバッチ処理を行ない、こ
の時に、制御ブロック（ＶＭＬＩ８Ｔ）に保持されてい
たレジスタ群の写し１０が実レジスタ群に移される。こ
のディスパッチ処理において、先に述べたような、７Ｍ
Ｍ５０２内のベクタ・テーブル５５０（以下システム・
ベクタ・テーブルという）とＳＳＰの内容の書替えが、
第５図のフローチャートに示される手順に従って行なわ
れる。
第５図において、処理３１では、ＶＭＩＤＭ３が指示す
る制御ブロック（例えばＶＭＬＩＳＴＩ １ ）へのア
クセスが行なわれる。この制御ブロックは、これから走
行サービスを受けるＶＭ（例えばＶＭＬ）の各種状態を
保持している。
る制御ブロック（例えばＶＭＬＩＳＴＩ １ ）へのア
クセスが行なわれる。この制御ブロックは、これから走
行サービスを受けるＶＭ（例えばＶＭＬ）の各種状態を
保持している。
処理３２において、アクセスした制御ブロックから、当
該ＶＭのベクタ・テーブル（例えばベクタンテーブル５
５５）のアドレス７が読出される。
該ＶＭのベクタ・テーブル（例えばベクタンテーブル５
５５）のアドレス７が読出される。
この読出されたアドレス値を′ａ″とする。
続いて、処理３３は、当該制御ブロックから割込リスト
１１のアドレスＸを読出して、それに基づき割込リス）
１１にアクセスし、このリストのエントリ数＠ｔ”１５
を読出す。
１１のアドレスＸを読出して、それに基づき割込リス）
１１にアクセスし、このリストのエントリ数＠ｔ”１５
を読出す。
処理３４でカウンタの計数値″′ｉ”が′０”に初期化
され、処理３５でこれに６１”が加算される。次いで、
処理３６で計数値″′ｉ”とエントリ個数″′ｔ”が比
較され、′ｉ”が”ｔ”を越えていなければ、処理３７
〜３９が実行される。処理３５〜３９は、計数値ｔｔｉ
＃がｔ ｔｎを越えるまで、すなわち、割込リスト１１
の全エントリが処理されるまで、反覆される。
され、処理３５でこれに６１”が加算される。次いで、
処理３６で計数値″′ｉ”とエントリ個数″′ｔ”が比
較され、′ｉ”が”ｔ”を越えていなければ、処理３７
〜３９が実行される。処理３５〜３９は、計数値ｔｔｉ
＃がｔ ｔｎを越えるまで、すなわち、割込リスト１１
の全エントリが処理されるまで、反覆される。
処理３７は、割込リスト１１の第１１”エントリから、
そこに保持されていた割込番号を読出す。
そこに保持されていた割込番号を読出す。
ここで得られた割込番号をｂ”とする。
処理３８において、まず、当該ＶＭのベクタ・テーブル
中の割込番号１ｂ″に対応するエントリのアドレスが、
処理３２で得られたベクタ・テーブル・アドレス″ａ”
と、処理３７で得られた割込番号＠ｂ＃かも、次式によ
り計算される。
中の割込番号１ｂ″に対応するエントリのアドレスが、
処理３２で得られたベクタ・テーブル・アドレス″ａ”
と、処理３７で得られた割込番号＠ｂ＃かも、次式によ
り計算される。
ａ ＋ ｂ ｘ ［エントリ・サイズ〕ここで、エント
リ・サイズとは、ベクタ・テーブルの１エントリを構成
するバイトの個数であり、通常は４である。続いて、前
記のようにして得られたアドレスを用いて、目的のエン
） ＩＪの内容が読出される。このエントリの内容は、
番号“ｂ”で表わされる割込みに対するＶＭの処理プロ
グラム（例えば割込処理プログラム５５７）の先頭アド
レス（ただし論理アドレス）である。このアドレスを′
Ｃ”とする。
リ・サイズとは、ベクタ・テーブルの１エントリを構成
するバイトの個数であり、通常は４である。続いて、前
記のようにして得られたアドレスを用いて、目的のエン
） ＩＪの内容が読出される。このエントリの内容は、
番号“ｂ”で表わされる割込みに対するＶＭの処理プロ
グラム（例えば割込処理プログラム５５７）の先頭アド
レス（ただし論理アドレス）である。このアドレスを′
Ｃ”とする。
処理３９では、こうして得られた′Ｃ”と、制御ブロッ
ク中のＶＭメモリ領域先頭アドレス５（この値を′ｄ＃
とする）とが加算されて、割込番号″′ｂ″に対応する
ＶＭの割込処理プログラムの先頭の物理アドレスが得ら
れる。
ク中のＶＭメモリ領域先頭アドレス５（この値を′ｄ＃
とする）とが加算されて、割込番号″′ｂ″に対応する
ＶＭの割込処理プログラムの先頭の物理アドレスが得ら
れる。
次いで、処理４０において、割込番号＠ｂ”に対応する
システム・ベクタ・テーブル５５０のエントリ（例えば
エントリ５５３）の内容が、処理３９で得られたＩ：ｃ
＋ｄ：ｌの値、すなわち、割込番号″′ｂ”に対応する
ＶＭの割込処理プログラムの先頭の物理アドレスで、置
換される。
システム・ベクタ・テーブル５５０のエントリ（例えば
エントリ５５３）の内容が、処理３９で得られたＩ：ｃ
＋ｄ：ｌの値、すなわち、割込番号″′ｂ”に対応する
ＶＭの割込処理プログラムの先頭の物理アドレスで、置
換される。
他方、処理３６において、計数値″″ｉ”が′ｔ”を越
えていれば、割込リスト１１の全エントリ、すなわち、
ｖＭＭの介入なしに処理することが許された全割込番号
が、処理を終ったことになるから、処理４１に移シ、こ
こで、ＳＳＰの内容が、を 制御ブロック中の８ＳＰ値１に領域先頭アドレス″′ｄ
″を加えた値で置換される。制御ブロック中０８ＳＰ値
亀は、当該ＶＭのスタック（例えばスタック５５６）の
論理アドレスでラシ、かくて、ＳＳＰの内容は、通常の
方法によるときのようなＶＭＭのスタック５５８ではな
く、走行中のＶＭのスタック（例えば５５６）を指示す
ることになる。このＳＳＰは一１図示されていないが、
マイクログロセツサ中に存在するレジスタで、プログラ
ムによる参照・更新が可能なものである。
えていれば、割込リスト１１の全エントリ、すなわち、
ｖＭＭの介入なしに処理することが許された全割込番号
が、処理を終ったことになるから、処理４１に移シ、こ
こで、ＳＳＰの内容が、を 制御ブロック中の８ＳＰ値１に領域先頭アドレス″′ｄ
″を加えた値で置換される。制御ブロック中０８ＳＰ値
亀は、当該ＶＭのスタック（例えばスタック５５６）の
論理アドレスでラシ、かくて、ＳＳＰの内容は、通常の
方法によるときのようなＶＭＭのスタック５５８ではな
く、走行中のＶＭのスタック（例えば５５６）を指示す
ることになる。このＳＳＰは一１図示されていないが、
マイクログロセツサ中に存在するレジスタで、プログラ
ムによる参照・更新が可能なものである。
前記の処理３９における、システム・ベクタ・テーブル
に格納すべきＶＭの割込処理プログラムの先頭アドレス
の決定と、処理４１における、ＳＳＰに格納すべきＶＭ
Ｏ８ＡＰ値の決定のために、７Ｍメモリ領域の先頭アド
レス″ｄ”の加算が行なわれている。しかし、この加算
操作は、必ずしもディスパッチ処理におけるこれらの処
理中に行なわなければならないものではない。制御ブロ
ック１．２及び割込リスト１１等は、ｖＭＭが各ＶＭを
生成する時に生成するものである。したがって、これら
の生成時に、割込リスト１１の各工／トリに、割込番号
に加えて、ｖＭの対応する割込処理プログラムの先頭の
物理アドレス（ＶＭのベクタ・テーブルに保持されたア
ドレスにｄ”を加えた値）を格納し、また、制御ブロッ
ク中のＳＳＰ値９としても、ｖＭのスタックの物理アド
レスを格納しておくのが、代替策の一つである。
に格納すべきＶＭの割込処理プログラムの先頭アドレス
の決定と、処理４１における、ＳＳＰに格納すべきＶＭ
Ｏ８ＡＰ値の決定のために、７Ｍメモリ領域の先頭アド
レス″ｄ”の加算が行なわれている。しかし、この加算
操作は、必ずしもディスパッチ処理におけるこれらの処
理中に行なわなければならないものではない。制御ブロ
ック１．２及び割込リスト１１等は、ｖＭＭが各ＶＭを
生成する時に生成するものである。したがって、これら
の生成時に、割込リスト１１の各工／トリに、割込番号
に加えて、ｖＭの対応する割込処理プログラムの先頭の
物理アドレス（ＶＭのベクタ・テーブルに保持されたア
ドレスにｄ”を加えた値）を格納し、また、制御ブロッ
ク中のＳＳＰ値９としても、ｖＭのスタックの物理アド
レスを格納しておくのが、代替策の一つである。
このような措置が講じてあれば、ディスパッチ処理にお
いては、割込リスト中のアドレス値と制御ブロック中の
ＳＳＰ値を、そのままシステム・ペクタ・テーブルとＳ
ＳＰに、それぞれ格納することができる。
いては、割込リスト中のアドレス値と制御ブロック中の
ＳＳＰ値を、そのままシステム・ペクタ・テーブルとＳ
ＳＰに、それぞれ格納することができる。
第６図は、ＳＳＰが、本発明により、走行中のＶＭのス
タック領域５５６，５６０等を直接指示する様子を示す
。この直接指示により、割込処理において、レジスタ群
の内容は、従来のようにＶＭＭのスタック５５８を経由
することなく、走行中のＶＭのスタックに直接退避せし
められる。
タック領域５５６，５６０等を直接指示する様子を示す
。この直接指示により、割込処理において、レジスタ群
の内容は、従来のようにＶＭＭのスタック５５８を経由
することなく、走行中のＶＭのスタックに直接退避せし
められる。
いうまでもなく、ＶＭＭが走行を開始するときには、Ｓ
ＳＰの内容は、ｖＭＭのスタック領域５５０を指示する
値に書替えられる。
ＳＰの内容は、ｖＭＭのスタック領域５５０を指示する
値に書替えられる。
第７図は、本発明が適用されたパーソナルコンピュータ
の一例を示す。図において、符号５１はマイクロ・プロ
セッサ、５２はり゛ロック・ジェネレータ、５３は割込
制御回路、５４は主メモリ（ＲＡＭ）であり、第４図の
実メモリ２００を提供する。Ｒ，ＡＭ５４には、第１図
及び第２図に示された制御プｃｔグ５ム（ＶＭＭ）ｓ０
２，０８５０６、ユーザ・プログラム５１５等が格納さ
れており、そして、ＶＭＭ５０２は、第４図に示された
制御ブロック１，２、割込リスト１１などの制御情報を
含む。符号５５はメモリ制御部（ＭＣＵ）、５６はディ
スク制御回路、５７は磁気ディスク・ファイル（ＤＩＳ
Ｃ）、５８はプリンタ制御回路、５９はプリンタ装置（
ＰＲ，Ｔ）、６０はディスプレイ／キー・ボード（Ｄ／
Ｋ）制御回路、６１はキー・ボード（ＫＥＹ）付ディス
プレイ（ＣＲＴ）装置、６２は通信制御回路、６３は通
信回路装置である。周辺装置については、必要に応じて
取捨選択し、あるいは図示以外のものを採用してもよい
。
の一例を示す。図において、符号５１はマイクロ・プロ
セッサ、５２はり゛ロック・ジェネレータ、５３は割込
制御回路、５４は主メモリ（ＲＡＭ）であり、第４図の
実メモリ２００を提供する。Ｒ，ＡＭ５４には、第１図
及び第２図に示された制御プｃｔグ５ム（ＶＭＭ）ｓ０
２，０８５０６、ユーザ・プログラム５１５等が格納さ
れており、そして、ＶＭＭ５０２は、第４図に示された
制御ブロック１，２、割込リスト１１などの制御情報を
含む。符号５５はメモリ制御部（ＭＣＵ）、５６はディ
スク制御回路、５７は磁気ディスク・ファイル（ＤＩＳ
Ｃ）、５８はプリンタ制御回路、５９はプリンタ装置（
ＰＲ，Ｔ）、６０はディスプレイ／キー・ボード（Ｄ／
Ｋ）制御回路、６１はキー・ボード（ＫＥＹ）付ディス
プレイ（ＣＲＴ）装置、６２は通信制御回路、６３は通
信回路装置である。周辺装置については、必要に応じて
取捨選択し、あるいは図示以外のものを採用してもよい
。
ＣＰＵ５１と各コンポーネントとは、２４ビツト幅のア
ドレス・バス６６．１６ビツト又は３２ビツト幅のデー
タ・バス６７、各部への制御信号線群７０、及び各部か
らの応答信号線群７１により相互接続されている。加え
て、ＣＰＵ５１とＭＣＵ３５は、ＣＰＵ５１０動作モー
ト、ＶＭ番号、アクセス形態等を示す情報のためのファ
ンクション・ライン・パス６８と、ＭＣＵ３５からＣＰ
Ｕ５１へのアドレス例外やメモ゛す・エラーなどの報告
のための信号線群７３とにより接続され機器 る。諸人＃日１らの割込要求は、信号線群７４から割込
制御回路５３を経て割込ライン・パス７２によシ、ＣＰ
Ｕ５１に伝えられる。
ドレス・バス６６．１６ビツト又は３２ビツト幅のデー
タ・バス６７、各部への制御信号線群７０、及び各部か
らの応答信号線群７１により相互接続されている。加え
て、ＣＰＵ５１とＭＣＵ３５は、ＣＰＵ５１０動作モー
ト、ＶＭ番号、アクセス形態等を示す情報のためのファ
ンクション・ライン・パス６８と、ＭＣＵ３５からＣＰ
Ｕ５１へのアドレス例外やメモ゛す・エラーなどの報告
のための信号線群７３とにより接続され機器 る。諸人＃日１らの割込要求は、信号線群７４から割込
制御回路５３を経て割込ライン・パス７２によシ、ＣＰ
Ｕ５１に伝えられる。
ＣＰＵ５１は、希望するメモリ・アドレスをアドレス・
バス６６に送出するとともに、制御情報を信号線群７０
及びファンクション・ライン・パス６８に送出して、Ｒ
ＡＭ５４に格納されているＶＭＭ５０２．０８５０６、
ＵＰ５１５等ノ中カら必要なものを読出させ、データバ
ス６７を介して受取って、順次実行し、また、同様にし
て、制御ブロック１，２や割込リスト１１などを、必要
に応じて入手する。ＭＣＵ３５は、ｖＭの走行中、第４
図に示された、各ＶＭメモリの論理アドレスから実メモ
リ（ＲＡＭ５４）の物理アドレスへの変換を行なう。Ｃ
ＰＵ５１によるプログラムの実行中に、入出力機器から
の割込要求が生じれば、それは前記のようにして割込制
御回路５３を経由してＣＰＵ５１に伝えられ、また、Ｃ
−ＰＵ５１の内部においても、ゼロ割算例外や命令例外
などの割込原因が発生する。その時、タイマ割込みや特
権命令割込みなどの、７ＭＭ自身が実行しなければなら
ない場合を除き、前述のようにして、ＶＭＭの介入によ
るオーバヘッドなしに、割込みの処理が行なわれる。
バス６６に送出するとともに、制御情報を信号線群７０
及びファンクション・ライン・パス６８に送出して、Ｒ
ＡＭ５４に格納されているＶＭＭ５０２．０８５０６、
ＵＰ５１５等ノ中カら必要なものを読出させ、データバ
ス６７を介して受取って、順次実行し、また、同様にし
て、制御ブロック１，２や割込リスト１１などを、必要
に応じて入手する。ＭＣＵ３５は、ｖＭの走行中、第４
図に示された、各ＶＭメモリの論理アドレスから実メモ
リ（ＲＡＭ５４）の物理アドレスへの変換を行なう。Ｃ
ＰＵ５１によるプログラムの実行中に、入出力機器から
の割込要求が生じれば、それは前記のようにして割込制
御回路５３を経由してＣＰＵ５１に伝えられ、また、Ｃ
−ＰＵ５１の内部においても、ゼロ割算例外や命令例外
などの割込原因が発生する。その時、タイマ割込みや特
権命令割込みなどの、７ＭＭ自身が実行しなければなら
ない場合を除き、前述のようにして、ＶＭＭの介入によ
るオーバヘッドなしに、割込みの処理が行なわれる。
本発明によれば、普通ならば不可欠なＶＭＭの割込動作
反映処理が不要となるから、そのために生じるべきオー
バヘッドが除かれ、効率のよいＶＭＳを構築することが
でき、このことは、特に、ＰＣのような小型の計算機に
とって、非常に効果的である。
反映処理が不要となるから、そのために生じるべきオー
バヘッドが除かれ、効率のよいＶＭＳを構築することが
でき、このことは、特に、ＰＣのような小型の計算機に
とって、非常に効果的である。
第１図は本発明による割込処理過程を例示する模式図、
第２図は仮想計算機システムの概念図、第３図は通常の
方法による割込処理過程を例示する模式図、第４図は実
メモリと仮想計算機のメモリと制御ブロックの模式図、
第５図はディスパッチ処理中の本発明に基づく処理のフ
ローチャート、第６図はシステム・ポインタとスタック
の関係を表わす模式図、第７図は本発明が適用されたパ
ーソナル・コンピュータの一例のブロックダイヤグラム
である。 ５０１・・・割込みに対するハードウェアの動作、５０
２・・・制御プログラム、５０６・・・仮想計算機のＯ
８，５５０・・・制御プログラムのペクタ・テーブル、
５５４・・・制御プログラム中の割込動作反映処理プロ
グラム、５５８・・・制御プログラムのスタック、５５
５・・・仮想計算機のペクタ・テーブル、５５６・・・
仮想計算機のスタック、５５７・・・仮想計算機の割込
処理プログラム。
第２図は仮想計算機システムの概念図、第３図は通常の
方法による割込処理過程を例示する模式図、第４図は実
メモリと仮想計算機のメモリと制御ブロックの模式図、
第５図はディスパッチ処理中の本発明に基づく処理のフ
ローチャート、第６図はシステム・ポインタとスタック
の関係を表わす模式図、第７図は本発明が適用されたパ
ーソナル・コンピュータの一例のブロックダイヤグラム
である。 ５０１・・・割込みに対するハードウェアの動作、５０
２・・・制御プログラム、５０６・・・仮想計算機のＯ
８，５５０・・・制御プログラムのペクタ・テーブル、
５５４・・・制御プログラム中の割込動作反映処理プロ
グラム、５５８・・・制御プログラムのスタック、５５
５・・・仮想計算機のペクタ・テーブル、５５６・・・
仮想計算機のスタック、５５７・・・仮想計算機の割込
処理プログラム。
Claims (1)
- 【特許請求の範囲】 １、制御プログラムの管理下に仮想計算機が実計算機上
で走行し、前記制御プログラムと仮想計算機のそれぞれ
が割込原因別のエントリに割込処理プログラムのアドレ
スを保持するベクタ・テーブルを有する仮想計算機シス
テムにおいて、前記仮想計算機の走行開始に先立つて前
記制御プログラムのベクタ・テーブルのエントリにその
エントリに対応する割込原因に対する当該仮想計算機の
割込処理プログラムのアドレスをセットするベクタ・テ
ーブル設定過程と、当該仮想計算機の走行中に発生した
割込みに応答して前記制御プログラムのベクタ・テーブ
ルを参照してそこに保持されたアドレスに基づき割込処
理プログラムの実行を開始させる過程とを含む割込制御
方法。 ２、特許請求の範囲１において、そのベクタ・テーブル
設定過程は、当該仮想計算機のベクタ・テーブルに保持
されたアドレス値と当該仮想計算機に割当てられた単一
の実メモリ領域の先頭アドレスを加算して前記制御プロ
グラムのベクタ・テーブルにセットされるべきアドレス
値を決定する過程を含む割込制御方法。 ３、特許請求の範囲１又は２において、そのベクタ・テ
ーブル設定過程は、予め指示された当該仮想計算機のベ
クタ・テーブルのアドレスと制御プログラムの介入なし
に処理することが許された割込みの識別番号とに基づい
て当該仮想計算機のベクタ・テーブルにアクセスする過
程と、前記許された割込みの識別番号に基づいて前記制
御プログラムのベクタ・テーブルにアクセスする過程と
を含む割込制御方法。 ４、制御プログラムの管理下に仮想計算機が実計算機上
で走行し、前記制御プログラムと仮想計算機のそれぞれ
が割込原因別のエントリに割込処理プログラムのアドレ
スを保持するベクタ・テーブルを有する仮想計算機シス
テムにおいて、前記仮想計算機の生成時に当該仮想計算
機の割込処理プログラムの物理アドレスを計算して記憶
する過程と、前記仮想計算機の走行開始に先立つて前記
制御プログラムのベクタ・テーブルのエントリにそのエ
ントリに対応する割込原因に対する当該仮想計算機の割
込処理プログラムの前記物理アドレスをセットする過程
と、当該仮想計算機の走行中に発生した割込みに応答し
て前記制御プログラムのベクタ・テーブルを参照してそ
こに保持されたアドレスに基づき割込処理プログラムの
実行を開始させる過程とを含む割込制御方法。 ５、制御プログラムの管理下に仮想計算機が実計算機上
で走行し、前記制御プログラムと仮想計算機のそれぞれ
が、割込原因別のエントリに割込処理プログラムのアド
レスを保持するベクタ・テーブルと、割込みの処理に際
して退避すべき情報を格納するスタックとを有し、前記
実計算機が一つの前記スタックのアドレスを指示するス
タック・ポインタを有する仮想計算機システムにおいて
、前記仮想計算機の走行開始に先立つて、前記制御プロ
グラムのベクタ・テーブルのエントリにそのエントリに
対応する割込原因に対する当該仮想計算機の割込処理プ
ログラムのアドレスをセットするとともに、前記スタッ
ク・ポインタに当該仮想計算機のスタックのアドレスを
セットする過程と、当該仮想計算機の走行中に発生した
割込みに応答して、退避すべき情報を前記スタック・ポ
インタが指示するスタックに格納するとともに、前記制
御プログラムのベクタ・テーブルを参照してそこに保持
されたアドレスに基づき割込処理プログラムの実行を開
始させる過程とを含む割込制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046676A JPS61206043A (ja) | 1985-03-11 | 1985-03-11 | 仮想計算機システムにおける割込制御方法 |
| US06/837,345 US4812967A (en) | 1985-03-11 | 1986-03-07 | Method and apparatus for controlling interrupts in a virtual machine system |
| DE19863607889 DE3607889A1 (de) | 1985-03-11 | 1986-03-10 | Verfahren zum steuern von unterbrechungen in einem virtuellen maschinensystem und virtuelles maschinensystem zur durchfuehrung des verfahrens |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60046676A JPS61206043A (ja) | 1985-03-11 | 1985-03-11 | 仮想計算機システムにおける割込制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206043A true JPS61206043A (ja) | 1986-09-12 |
Family
ID=12753974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60046676A Pending JPS61206043A (ja) | 1985-03-11 | 1985-03-11 | 仮想計算機システムにおける割込制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4812967A (ja) |
| JP (1) | JPS61206043A (ja) |
| DE (1) | DE3607889A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193830A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | 仮想計算機システムにおける割り込み制御方式 |
| WO2010137092A1 (ja) * | 2009-05-26 | 2010-12-02 | パナソニック株式会社 | マルチオペレーティングシステム制御方法及びプロセッサシステム |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63182749A (ja) * | 1987-01-26 | 1988-07-28 | Nec Corp | 計算機システムのタイマ制御装置 |
| US5129064A (en) * | 1988-02-01 | 1992-07-07 | International Business Machines Corporation | System and method for simulating the I/O of a processing system |
| JP2629278B2 (ja) * | 1988-06-30 | 1997-07-09 | 株式会社日立製作所 | 仮想計算機システム |
| JPH02171934A (ja) * | 1988-12-26 | 1990-07-03 | Hitachi Ltd | 仮想計算機システム |
| US5369767A (en) * | 1989-05-17 | 1994-11-29 | International Business Machines Corp. | Servicing interrupt requests in a data processing system without using the services of an operating system |
| US5222220A (en) * | 1989-11-16 | 1993-06-22 | Mehta Hemang S | Microprocessor stack built-in guards |
| US5115506A (en) * | 1990-01-05 | 1992-05-19 | Motorola, Inc. | Method and apparatus for preventing recursion jeopardy |
| US5095526A (en) * | 1990-01-26 | 1992-03-10 | Apple Computer, Inc. | Microprocessor with improved interrupt response with interrupt data saving dependent upon processor status |
| US5187791A (en) * | 1990-01-26 | 1993-02-16 | Apple Computer, Inc. | Microprocessor with improved interrupt response with data saving dependent upon processor status using status flag |
| US5134580A (en) * | 1990-03-22 | 1992-07-28 | International Business Machines Corporation | Computer with capability to automatically initialize in a first operating system of choice and reinitialize in a second operating system without computer shutdown |
| US5287523A (en) * | 1990-10-09 | 1994-02-15 | Motorola, Inc. | Method for servicing a peripheral interrupt request in a microcontroller |
| JPH0776951B2 (ja) * | 1990-10-30 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータシステム、複数の入出力アダプタによるアドレス空間共用システム、及び複数の入出力装置とコンピュータプロセッサ間の通信管理方 |
| EP0578646B1 (en) * | 1991-04-01 | 1995-06-28 | Cray Research, Inc. | Privileged instruction trap for operating system control |
| JP2870254B2 (ja) * | 1991-10-02 | 1999-03-17 | 日本電気株式会社 | 仮想計算機の入出力割り込み処理方式 |
| JP3300407B2 (ja) * | 1992-05-15 | 2002-07-08 | 富士通株式会社 | 仮想計算機システム |
| JPH0695898A (ja) * | 1992-09-16 | 1994-04-08 | Hitachi Ltd | 仮想計算機の制御方法および仮想計算機システム |
| US5386563A (en) * | 1992-10-13 | 1995-01-31 | Advanced Risc Machines Limited | Register substitution during exception processing |
| JPH06187178A (ja) * | 1992-12-18 | 1994-07-08 | Hitachi Ltd | 仮想計算機システムの入出力割込み制御方法 |
| US5526503A (en) * | 1993-10-06 | 1996-06-11 | Ast Research, Inc. | Virtual addressing buffer circuit |
| US5684948A (en) * | 1995-09-01 | 1997-11-04 | National Semiconductor Corporation | Memory management circuit which provides simulated privilege levels |
| US5734910A (en) * | 1995-12-22 | 1998-03-31 | International Business Machines Corporation | Integrating multi-modal synchronous interrupt handlers for computer system |
| DE19723676A1 (de) * | 1997-06-05 | 1998-08-27 | Siemens Ag | Verfahren zum Nachladen von Programmen auf eine Chip-Karte |
| US6496847B1 (en) * | 1998-05-15 | 2002-12-17 | Vmware, Inc. | System and method for virtualizing computer systems |
| US8631066B2 (en) * | 1998-09-10 | 2014-01-14 | Vmware, Inc. | Mechanism for providing virtual machines for use by multiple users |
| US7516453B1 (en) * | 1998-10-26 | 2009-04-07 | Vmware, Inc. | Binary translator with precise exception synchronization mechanism |
| US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
| US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
| US7181744B2 (en) * | 2002-10-24 | 2007-02-20 | International Business Machines Corporation | System and method for transferring data between virtual machines or other computer entities |
| US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
| JP4012517B2 (ja) * | 2003-04-29 | 2007-11-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 仮想計算機環境におけるロックの管理 |
| US7130949B2 (en) * | 2003-05-12 | 2006-10-31 | International Business Machines Corporation | Managing input/output interruptions in non-dedicated interruption hardware environments |
| US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
| US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
| US7475002B1 (en) * | 2004-02-18 | 2009-01-06 | Vmware, Inc. | Method and apparatus for emulating multiple virtual timers in a virtual computer system when the virtual timers fall behind the real time of a physical computer system |
| US8127098B1 (en) * | 2004-05-11 | 2012-02-28 | Globalfoundries Inc. | Virtualization of real mode execution |
| EP1669864B1 (en) * | 2004-12-03 | 2010-06-02 | STMicroelectronics Srl | A process for managing virtual machines in a physical processing machine, corresponding processor system and computer program product therefor |
| US7689747B2 (en) * | 2005-03-28 | 2010-03-30 | Microsoft Corporation | Systems and methods for an augmented interrupt controller and synthetic interrupt sources |
| US7814496B2 (en) * | 2005-08-19 | 2010-10-12 | Intel Corporation | Method and system for replicating schedules with regard to a host controller for virtualization |
| US7873770B2 (en) | 2006-11-13 | 2011-01-18 | Globalfoundries Inc. | Filtering and remapping interrupts |
| US7849287B2 (en) | 2006-11-13 | 2010-12-07 | Advanced Micro Devices, Inc. | Efficiently controlling special memory mapped system accesses |
| US7533207B2 (en) * | 2006-12-06 | 2009-05-12 | Microsoft Corporation | Optimized interrupt delivery in a virtualized environment |
| US9043562B2 (en) | 2011-04-20 | 2015-05-26 | Microsoft Technology Licensing, Llc | Virtual machine trigger |
| US8631212B2 (en) | 2011-09-25 | 2014-01-14 | Advanced Micro Devices, Inc. | Input/output memory management unit with protection mode for preventing memory access by I/O devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
| JPS5576447A (en) * | 1978-12-01 | 1980-06-09 | Fujitsu Ltd | Address control system for software simulation |
| US4253145A (en) * | 1978-12-26 | 1981-02-24 | Honeywell Information Systems Inc. | Hardware virtualizer for supporting recursive virtual computer systems on a host computer system |
| JPS55112651A (en) * | 1979-02-21 | 1980-08-30 | Fujitsu Ltd | Virtual computer system |
| US4456954A (en) * | 1981-06-15 | 1984-06-26 | International Business Machines Corporation | Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations |
| US4564903A (en) * | 1983-10-05 | 1986-01-14 | International Business Machines Corporation | Partitioned multiprocessor programming system |
-
1985
- 1985-03-11 JP JP60046676A patent/JPS61206043A/ja active Pending
-
1986
- 1986-03-07 US US06/837,345 patent/US4812967A/en not_active Expired - Fee Related
- 1986-03-10 DE DE19863607889 patent/DE3607889A1/de active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193830A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | 仮想計算機システムにおける割り込み制御方式 |
| WO2010137092A1 (ja) * | 2009-05-26 | 2010-12-02 | パナソニック株式会社 | マルチオペレーティングシステム制御方法及びプロセッサシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3607889C2 (ja) | 1993-07-29 |
| DE3607889A1 (de) | 1986-09-11 |
| US4812967A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| US4975836A (en) | Virtual computer system | |
| US4814975A (en) | Virtual machine system and method for controlling machines of different architectures | |
| US7225119B2 (en) | System and method for the logical substitution of processor control in an emulated computing environment | |
| US4885681A (en) | I/O Execution method for a virtual machine system and system therefor | |
| JPH0792761B2 (ja) | 仮想計算機システムの入出力制御方法 | |
| JPH0430053B2 (ja) | ||
| EP4220394A1 (en) | Chip system, method for processing virtual interrupt, and corresponding device | |
| EP4195020A1 (en) | Computer device, abnormality processing method and interrupt processing method | |
| JPH05151003A (ja) | システム・コントロール・プログラム、及び情報処理システム | |
| JPH0833851B2 (ja) | 仮想計算機のモニタリング方式 | |
| JPH06332803A (ja) | 仮想計算機システムにおけるｔｌｂ制御方法 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPH0754468B2 (ja) | 仮想計算機システム | |
| JPS61160160A (ja) | 仮想計算機システムにおけるアドレツシング制御装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH0552535B2 (ja) | ||
| JPH09282196A (ja) | 複合論理プロセッサシステムのプログラム走行制御方式 | |
| JPS6336012B2 (ja) | ||
| JPS5958553A (ja) | 統合型仮想計算機のディスパッチ制御方式 | |
| JPH0638238B2 (ja) | 仮想計算機システム | |
| JP2556018B2 (ja) | チヤネルパスグル−プ管理方式 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPS61204743A (ja) | マイクロ・プロセツサの割込み制御方式 | |
| JPH0567973B2 (ja) |