JPS62221041A - 仮想計算機システムにおけるデイスパツチ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、仮想計算機システムに関し、特に、複数のプ
ロセッサを有する実計算機上における複数の仮想計算機
の走行の制御に関する。

〔従来の技術〕

仮想計算機７ステムは、１台の実計算機上で複数のオペ
レーティングシステム（以下Ｏ８という）が見掛は上回
時に走行するのを可能にする、ハードウェアとソフトウ
ェアからなるシステムである。

これらのＯ８のそれぞれは論理的には１台の計算機に対
応し、この論理的な計算機は仮想計算機（ｖｉｒｔｕａ
ｌ　Ｍａｃｈｉｎｅ　：以下ＶＭという）と呼ばれる。

これらのＶ−Ｍに実計算機のリソースを時分割的に配分
して、各ＶＭがあたかも実計算機を占有しているかのよ
うな環境を作シ出すためのプログラムが、仮想計算機制
御プログラム（ｖｉｒｔｕａｌＭａｃｈｉｎｅ　Ｃｏｎ
ｔｒｏｌ　ｐｒｏｇｒａｍ　：以下ＶＭＣＰという）で
ある。

仮想計算機システム（以下ＶＭシステムという）におい
て、諸ＶＭに時分割的に配分されるべき実計算機リソー
スの代表は、プロセッサ（いわゆるＣＰＵ）である。マ
ルチプロセッサ構成の実計算機は、複数のプロセッサ（
実プロセッサ）を有する。他方、各ＶＭは、少なくとも
１台のプロセッサ（仮想プロセッサ）を有し、マルチプ
ロセッサ構成であれば、複数の仮想プロセッサを有する
。

したがって、マルチプロセッサ構成の実計算機上で効率
の良いＶＭシステムを構築するには、複数の実プロセッ
サを複数の仮想プロセッサに効率良く割当てる機構が必
要である。

特開昭５９−１６７７５６号公報には、マルチプロセッ
サ構成の実計算機上でマルチプロセッサ構成のＶＭを含
む複数のＶＭを走行させるＶＭシステムのだめの、ディ
スパッチ制御方式が記載されている。このディスパッチ
制御方式によれば、各仮想プロセッサに対応してＶＰＣ
Ｂと呼ばれる記憶領域が用意される。各ＶＰＣＢは、対
応する仮想プロセッサのＶＭ番号（ＶＭＮ）、仮想プロ
セッサ番号（ＶＰＮ）及び走行優先度ｆｆＰＰＲＩ）並
びにキュー関連情報を保持するとともに、各種レジスタ
内容のだめの退避領域を含み、ディスパッチ待ち状態に
ある仮想プロセッサに対応するＶＰＣＢは、走行優先度
に従ってキューを形成する。■Ｐディスパッチャと呼ば
れるマイクロプログラム又はプログラムルーチンは、実
行すべきＶＭＣＰ（前掲公報ではＶＭＣと呼ばれる）の
プロセスがなければ、このｖＰディスパッチャを実行中
の実プロセッサの番号と等しいＶＰＮを持つ仮想プロセ
ッサをＶＰＣＢのキューから探し出し、そして、その実
プロセッサ上で走行中であった仮想プロセッサがあれば
、それと探し出された仮想プロセッサの内で高い走行優
先度を持つ方をディスパッチし、走行中であった仮想プ
ロセッサがなければ、探し出された仮想プロセッサをデ
ィスパッチする。

〔発明が解決しようとする問題点〕

前掲公開公報に記載された方式は、マルチブロセッサ構
成の実計算機上でマルチプロセッサ構成のＶＭを含むＶ
Ｍシステムを構築するために、非常に有効である。しか
しながら、そこには、更に洗練されたＶＭシステムを実
現するために考慮すべき、いくつかの点がある。

第１は、ＶＭの内部における管理用情報であるＶＰＮが
、走行可能な実プロセッサの番号に対応付けられている
ことに起因する制約を、除くことである。ＶＰＮが走行
可能な実プロセッサを決定する型の機構では、各仮想プ
ロセッサは、単一の実プロセッサ上での走行が許されう
るにすぎず。

しかも、その単一の走行可能な実プロセッサの割当てが
ＶＰＮに依存し、不自由である。その結果、複数の仮想
プロセッサの間における実プロセッサの割当てを、負荷
の不均一に応じて適切に決定し、また、負荷の変化に応
じて変更するのは、必ずしも容易ではない。更に、備え
られた実プロセッサよシも多い仮想プロセッサを持っＶ
Ｍを走行させるには、どうしたらよいかも問題である。

第２は、ＶＰディスパッチャを実行中の実プロセッサ以
外の実プロセッサに対する措置である。

ある実プロセッサ上で走行中の仮想プロセッサがアイド
ル又はウェイト状態に入った時に、その実プロセッサに
対するディスパッチに加えて、他の遊休実プロセッサに
対するディスパッチが行なわれれば、ＶＭシステムの効
率の一層の向上が期待できる。

第３は、マルチプロセッサ構成のＶＭにおける、記憶領
域のロックに対する措置である。ある仮想プロセッサが
、同じＶＭの他の仮想プロセッサによりロックされた記
憶領域へのアクセスを必要とした時、前者は、後者がそ
のロックを解除するまで、実質的な処理を進めることが
できない。このような場合に有効な特別のディスパッチ
処理は、前掲公報には開示されていない。

〔問題点を解決するだめの手段〕

前記第１の問題点を解決するために、本発明によれば、
仮想プロセッサの走行が許されうる実プロセッサを示す
情報（前掲公報記載の方式におけるＶＰＮに相当）は、
任意の１又は複数の実プロセッサを示す。このような指
示は、例えば、各実プロセッサに対応するフラグの群に
よシ、容易に実現することができる。

前記第２の問題点を解決するために、各実プロセッサが
空いているか否かを示す情報を保持する実プロセッサ状
態テーブルが設けられ、そして、ディスパッチ手段（前
掲公報記載の方式におけるＶＰディスパッチャに相当）
は、前記テーブルを参照して、特定の実プロセッサに限
らず、すべての空いている実プロセッサについて、仮想
プロセッサのディスパッチを逐次試みる。

第３の問題点を解決するために、同じＶＭに属する仮想
プロセッサに対応する仮想プロセッサ状態テーブル（前
掲公報記載の方式におけるＶＰＣＢに相当）がリンクさ
れるとともに、ロック判定命令によシ記憶領域のロック
が発見されたことを検出する手段が設けられ、そして、
前記検出手段が走行中の仮想プロセッサについてロック
を検出した時に、ディスパッチ手段は、前記リンクに沿
って、同じＶＭに属する他の仮想プロセッサの起動を試
みる。

〔作用〕

仮想プロセッサが走行を許されうる実プロセッサとして
任意の１又は複数の実プロセッサが指定できる構成は、
オペレータが、ＶＭＣＰを介して、仮想プロセッサ番号
とは無関係に、各仮想プロセッサの負荷の相対的大きさ
あるいはその変動に応じて、適当な数の適当な実プロセ
ッサをそれぞれの仮想プロセッサに割当て、あるいはそ
の割当てを変更することを、容易にする。

また、ディスパッチ手段は、実プロセッサ状態テーブル
を参照することによシ、ディスパッチ処理を実行中の実
プロセッサ以外の各実プロセッサについても、実プロセ
ッサが空き状態にあるか否かを逐次判定し、空き状態に
あればそこで走行可能な仮想プロセッサを探して、もし
あればそれを起動する。

更に、走行中の仮想プロセッサに関して、ロック判定命
令が発行されて、その結果、記憶領域が同じＶＭの他の
仮想プロセッサによりロックされていることが発見され
ると、ロック検出手段はそれを検出し、この検出に応じ
て起動されたディスパッチ手段は、同−ＶＭの仮想プロ
セッサ状態テーブルの間のリンクをたどって、空いてい
る実プロセッサ上で走行可能な同−ＶＭの他の仮想フロ
セッサを探し、あればそれを起動する。したがって、ロ
ックの解除が早められる。

〔実施例〕

第１図は、本発明の一実施例をブロックダイヤグラムで
示す。主記憶装置１は複数のプロセッサ（いわゆるＣＰ
Ｕ）２により共有される。ただし、図には１台のプロセ
ッサのみが示されている。他のプロセッサは、少なくと
もディスパッチ処理機構に関する限シ、図示のプロセッ
サ、２と同じ構成である。このコンピュータシステム上
で、ＶＭＣＰの管理の下に複数のＶＭが走行することが
でき、各ＶＭは、少なくとも１台の仮想プロセッサを有
し、あるいは、複数の仮想プロセッサを有してもよい。

なお、本欄において、単にプロセッサといえば、それは
実プロセッサを意味する。

主記憶装置１内に、実プロセッサ状態テーブル（以下Ｒ
，Ｐ状態テーブルという）３と、一群の仮想プロセッサ
状態テーブル（以下ＶＰ状態テーブルという）４と、仮
想プロセッサ管理テーブル（以下ＶＰ管理テーブルとい
う）５が用意される。

ＲＰ状態テーブル３は、システム中の全プロセッサ２の
それぞれの稼動状態を示す情報を保持する。

ｖＰ状態テーブル４のそれぞれ（図において４−１−０
〜４−　ｎ　−０）は、個々の仮想プロセッサに対応し
、対応する仮想プロセッサの管理用情報と状態情報を保
持する。この状態情報は、走行の中断・再開に際して退
避・回復される各種レジスタ等の内容を含む。ｖＰ管理
テーブル５は、ＶＰ状態テーブル４のキューを、対応す
る仮想プロセッサの走行優先変則に形成するだめのテー
ブルである。そのフィールド５−０〜５−　ｎは、その
順に低くなる走行優先度のＶＰ状態テーブルのキューの
先頭を指す。第１図においては、２番目に高い走行優先
度に対応するフィールド５−１に、３個＋７）ＶＰ状態
テーブル４−１−０〜４−１−２がリンクされ、最も低
い走行優先度に対応するフィールド５−ｎに、１個のＶ
Ｐ状態テーブル４−　ｎ−〇がリンクされている。Ｒ，
Ｐ状態テーブル３と■Ｐ状態テーブル４の詳細は後述す
る。主記憶装置１は、まだ、仮想プロセッサのディスパ
ッチを制御するだめのディスパッチ命令群６を保持する
。

プロセッサ２において、命令実行回路７は、命令実行マ
イクロプログラム７ａと協同して、命令を解釈・実行す
る。割込回路８は、割込処理マイクロプログラム８ａと
協同して、割込みを処理する。プロセッサレジスタ群９
は、各種の制御情報を保持するだめのレジスタ群と、処
理途上でデータを一時的に保持するためのレジスタ群か
らなる。

前記制御情報はｐＳＷ（ｐｒｏｇｒａｍ　５ｔａｔｕｓ
　Ｗｏｒｄ）９ａを含む。ＰＳＷ９ａの特定のビットｗ
は、対応する仮想プロセッサがウェイト状態にあるか否
かを示すウェイトビットであり、＠ｌ１ｊｊの時にウェ
イト状態を示し、Ｎ　Ｏ＃の時に非ウェイト状態（走行
可能状態）を示す。ＲＰ状態テーブル３、ＶＰ管理テー
ブル５及びディスパッチ命令群６のアドレスも、プロセ
ッサレジスタ群９中の予め定められた各レジスタに保持
される。

タイマ１０は、仮想プロセッサの走行をタイムスライス
に基づいて管理するためのタイマであシ、走行中の仮想
プロセッサのタイムスライス値ヲカウントダウンして、
それが“０”に達すると、仮想プロセッサの切換えのた
めの割込原因信号を割込回路８に送る。プロセッサ番号
レジスタ１１は、それが属するプロセッサ２を識別する
プロセッサ番号を保持する。仮想プロセッサアドレスレ
ジスタ（以下ｖＰアドレスレジスタという）１２は、目
下走行中の仮想プロセッサに対応するＶＰ状態テーブル
４のアドレスを保持する。第１図における点線１００は
、ｖＰ状態テーブル４−１−０に対応する仮想プロセッ
サが走行中であることを表わす。プロセッサ状態退避機
構１３は、プロセッサ状態退避マイクロプログラム１３
ａと協同して、仮想プロセッサの切換えに際して、プロ
セッサレジスタ群９の内容の一部及びその他の情報の退
避を制御する。ロック検出回路１４は後述する。

第２図は、第１図におけるＲＰ状態テーブル３の詳細を
示す。ＲＰ状態テーブル３は、システム中のプロセッサ
２０個数に等しいフィールド３−〇〜３−ｉ〜３−ｍを
有し、一般に、番号ｉのフィールドの内容は、番号ｉの
プロセッサ（プロセッサ番号レジスタ１１がＨｊ＃を保
持するプロセッサ）の稼動状態を示す。すなわち、各フ
ィールドのＲ，Ｐアクティブピット３ａは、それが６１
”ならば対応するプロセッサ２がアクティブ状態（仮想
プロセッサが走行中）にあることを示し。

“０７ｊならば遊休状態にあることを示す。■Ｐ状態テ
ーブルアドレス３ｂは、対応するプロセッサ２がアクテ
ィブ状態にあるとき、そこで走行中の仮想プロセッサに
対応するＶＰ状態テーブルのアドレスを指す。プロセッ
サロックワード３Ｃは、あるプロセッサフィールド（３
−ｉ）の参照又は更新が行なわれている間にそこへの他
の参照又は更新動作が行なわれないように、各プロセッ
サフィールドをロックするためにセットされる。

第３図は、■Ｐ状態テーブル４の詳細を示す。

ＶＰアクティブフラグ４ａは、対応する仮想プロセッサ
がアクティブ状態にあるか否か、すなわち、実プロセッ
サ上で走行中か否かを示す。チェンジピッ）４ｂは、対
応する仮想プロセッサの走行優先度が、ＶＭＣＰによっ
て動的に変更されうるか否かを示す。走行可能プロセッ
サフラグ４Ｃは、対応する仮想プロセッサの走行に使用
しうる実プロセッサを示す。例えば、このフィールドは
複数のビットを持ち、各ビットは１台の実プロセッサに
対応し、あるビットが１”であれば、このビットに対応
するプロセッサは、このｖＰ状態テーブルに対応する仮
想プロセッサの走行のために使用することができる。単
一の仮想プロセッサに複数の走行可能な実プロセッサが
与えられてもよい。

プロセッサ番号４ｄは、■Ｐアクティブフラグ４ａが１
″（走行中）のとき、対応する仮想プロセッサが走行中
のプロセッサのプロセッサ番号を示す。走行優先度４ｅ
は、対応する仮想プロセッサの走行優先度を示す。

プロセッサ状態退避領域４ｆは、対応する仮想プロセッ
サの状態の保存のための領域であり、この仮想プロセッ
サの走行が中断されるときには、プロセッサレジスタ群
９の内容の所要部分がこの領域に退避され、走行の再開
に際しては、この領域の内容がプロセッサレジスタ群９
に戻される。

タイムスライス値４ｇは、対応する仮想プロセッサの走
行時間の管理のためのタイムスライスの値であり、走行
の都度更新される。同一走行優先度ｖＰ状態テーブルポ
インタ４ｈは、同じ走行優先度を持つｖＰ状態テーブル
のキューを形成するためのリンク情報であシ、キュー中
次位のｖＰ状態テーブルのアドレスを指す。同−ＶＭＶ
Ｐ状態テーブルポインタ４１は、対応するＶＭが複数の
仮想プロセッサを持つ場合に、それらのｖＰ状態テーブ
ルをリンクするため、同じＶＭに属する他の■Ｐ状態テ
ーブルのアドレスを指す。これらの他に、図示されてい
ないが、第１図の３０と同様なロックワードのためのフ
ィールドが用意される。

次に、いくつかの場合について、ディスパッチ処理の過
程を説明する。最初は、ＶＭのＯ８が発する。

ｉｆ、ｖＰアドレスレジスタ１２の内容が取込まれ、そ
の値をアドレスとするＶＰ状態テーブル４−１−０がア
クセスされて（３３）、そのプロセッサ状態退避領域４
ｆに、プロセッサレジスタ群９から、走行中の仮想プロ
セッサに個有の情報が転送され（３４）、また、タイマ
１ｏの内容が、タイムスライス値フィールド４ｇに転送
される（３５）。

更に、■Ｐアクティブフラグ４ａは＠　Ｏｊｌにセット
される（３６）。これらの処理が終ると、プロセッサ状
態退避機構１３及びプロセッサ状態退避マイクロプログ
ラム１３ａは、主記憶装置１上のディスパッチ命令群６
に制御を渡す（３７）。ディスパッチ命令群６のアドレ
スは、前述のように、プロセッサレジスタ群９中の予め
定められたレジスタに常時保持されている。そこで、デ
ィスパッチ命令群６中の命令は、命令実行回路７に逐次
読出されて、実行される。

ディスパッチ命令群６によって行なわれる処理は、次の
とおシである。プロセッサ番号レジスタ行する走行中の
仮想プロセッサをウェイト状態にする命令が、ＶＭＣＰ
の介在なしに、ハードウェアとマイクロプログラムによ
り直接実行されるようなアーキテクチャが備えられてい
る場合である。

第４図Ａ−Ｃはその処理のフローチャートであり。

これらの図において、ＲＰ及び■Ｐは、実プロセッサ及
び仮想プロセッサをそれぞれ意味する。

ある仮想プロセッサがプロセッサ２上で走行中に、その
仮想プロセッサ上のＯ８が、ＰＳＷ９ａのウェイトビッ
トＷを１″にする（すなわち、その仮想プロセッサをウ
ェイト状態にする）命令を、命令実行回路７に渡す。こ
の命令は、前記のアーキテクチャにより、命令実行回路
７と命令実行マイクロプログラム７ａによシ直接実行さ
れ、その結果、Ｐ８Ｗ９ａのウェイトビットＷは′１″
になる（第４図Ａ、３１）。プロセッサ状態退避機構１
３は、ウェイトピッ）ｗが１”になったことにより起動
され（３２）　、プロセッサ状態退避マイクロプログラ
ム１３ａと協同して、走行中の仮想プロセッサの状態退
避を次のようにして遂行１１からプロセッサ番号が取出
されて、このプロセッサ番号（例えばｉ）の次のプロセ
ッサ番号（例えばｉ＋１）に対応するＲＰ状態テーブル
のフィールド（例えば３−　（ｉ＋１））がアクセスさ
れる。まず、そのプロセッサロックワード３Ｃが、プロ
セッサ＆ｉによるロックを示す値にセットされる。次い
で、そのＲ，Ｐアクティブピット３ａが調べられる（第
４図Ｂ、３８．３９）。ＲＰアクティブビット３９が′
１″、すなわち、そのプロセッサがアクティブ状態にあ
れば、ロックは解除され、次の番号（ｉ＋２　）のプロ
セッサに対応するフィールドが調べられる（４７．３８
）。他方、ＲＰアクティブビット３ａが１０″ならば、
そのプロセッサは利用可能である。そこで、そのＲＰア
クティブビットが１”に変更され、ロックが解除される
（４０）。この処理により、待機中の仮想プロセッサを
走行させる１台のプロセッサが選択される。今、番号ｔ
のプロセッサが選択されたとする。

ディスパッチ命令群６は、次いで、前記のようにして選
択されたプロセッサ２上で走行させる仮想プロセッサを
選出する。この選出のだめに、ｖＰ管理テーブル５にリ
ンクされたｖＰ状態テーブルのキューが、走行優先度の
最も高いキューの先頭から始めて、順次調べられ、ＶＰ
アクティブフラグ４ａが“０”で、走行可能プロセッサ
フラグ４Ｃが前記の選択されたプロセッサＡＡを示し、
かつ、プロセッサ状態退避領域４ｆ中のＰＳＷのウェイ
トビットＷが０”である最初のｖＰ状態テーブルが選択
される（４１．４２）。ｐｓｗのウェイトビットＷが１
０”であることは、対応する仮想プロセッサがウェイト
状態にはないことを意味する。前記の条件を満たすＶＰ
状態テーブルが発見されなければ、前記選択されたプロ
セッサＭｌに対応するＲ、Ｐ状態テーブルのフィールド
３−２のＲＰアクティブピッ）３ａが０”に戻され（４
２，４３）、次の利用可能なプロセッサの選択が開始さ
れる（４８．３８）。

今、ＶＰ状態テーブル４−１−１が、前記の条件を満た
すものとして選択されたとする。ディスパンチ命令群６
は、選択されたＶＰ状態テーブル４−１−１のｖｐルア
クチイブフラグ４ａ１″にセットしく４４）　、また、
そのプロセッサ番号４ｄを先に選択されたプロセッサの
番号″′ｔ″にセットする（４５）。更に、このプロセ
ッサＡ７に対応するＲ、Ｐ状態テーブルのフィールド３
−１のｖＰ状態テーブルアドレス３ｂが、選択されたｖ
Ｐ状態テーブル４−１−１のアドレス値にセットされる
（４６）。それから、ディスパッチ命令群６は、選択さ
れたプロセッサＡ６に対するＳＩＧＰ（Ｓｉｇｎａｌ　
ｐｒｏｃｅｓｓｏｒ）命令を発行する（４７）。

マルチプロセッサシステムのための支援機能として周知
の５ＩＧＰ命令は、プロセッサ間通信のために他のプロ
セッサへの割込要求を発生する命令であり、そのオペラ
ンドとして、プロセッサ番号と副指令コードを持つ。前
記のようにして発行された５ＩＧＰ命令は、プロセッサ
番号として前記の選択されたプロセッサの番号”Ａ　＋
ｔを持ち、副指令コードとして仮想プロセッサ起動指示
コードを持つ。この５ＩＧＰ命令が実行されると、前記
の選択されたプロセッサ１６．１に対して外部割込みが
発生されるとともに、そこに仮想プロセッサ起動指示コ
ードが送られる。

前述の外部割込みを受付けたプロセッサＡｔでは、送ら
れてきた仮想プロセッサ起動指示コードに従って、仮想
プロセッサ起動ルーチンが起動される（第４図Ｃ，５６
）。仮想プロセッサ起動ルーチンは、図示されていない
が、主記憶装置１上の命令群として用意される。まず、
プロセッサ番号レジスタ読取命令が発行され、それによ
り、プロセッサ番号レジスタ１１の内容（ａ）が読出さ
れル（５７）。次に、こうして得られたプロセッサ番号
に対応するＲ、Ｐ状態テーブル３のフィールド３−１か
ら、ＶＰ状態テーブルアドレス３ｂが読出されて（５８
）、ＶＰアドレスレジスタ１２にセットされる（５９）
。また、この読出されたｖＰ状態テーブルアドレスを用
いて、それが示すＶＰ状態テーブル４−１−１がアクセ
スされて、そのタイムスライス値４ｇはタイマ１０に転
送され（６ｏ）、プロセッサ状態退避領域４ｆの内容は
プロセッサレジスタ群９中の所定の諸レジスタに転送さ
れる（６１）。そこで、新だにセットされたＰＳＷに従
って、ＶＰ状態テーブル４−１−１に対応する仮想プロ
セッサが走行を開始する（６２）。仮想プロセッサ起動
ルーチン又はその一部は、プロセッサ２内のマイクロプ
ログラムとして用意されてもよい。

走行中の仮想プロセッサがウェイト状態に切換えられた
ことによって前述の処理を開始したプロセッサＡｉは、
ディスパッチ命令群６に従って前述の処理（第４図Ｂ、
３８〜４８）を反覆実行し、ＲＰ状態テーブル３の他の
プロセッサに対応するフィールドのすべてを処理する。

最後に、ディスパッチ命令群６は、もう一度ＶＰ状態テ
ーブルのキューをたどって、ウェイト状態にもアクティ
ブ状態にもなく、かつ、プロセッサ＆ｉ自身上で走行が
可能な、走行優先度が最も高いＶＰ状態テーブルを選択
する（４９．５０）。選択されたＶＰ状態テーブルのＶ
Ｐアクティブ７ラグ４ａは１”にセットされ（５１）、
そのプロセッサ番号４ｄはｉ″（プロセッサ番号レジス
タ１１の内容）にセットされる（５２）。また、この選
択されたＶＰ状態テーブルのアドレスは、このプロセッ
サに対応するＲ、Ｐ状態テーブルのフィールド３−　ｉ
に■Ｐ状態テーブルアドレス３ｂとして書込まれる（５
３）。そして、第４図Ｃに示されたのと同様なりＰ起動
ルーチンが起動されて１選択されたｖＰ状態テーブルに
対応する仮想プロセッサが、プロセッサ＆ｉ上で走行を
開始する。他方、所定の条件を満たす■Ｐ状態テーブル
が発見できなかったときは、ＲＰ状態テーブルの対応す
るフィールド３−　ｉのＲＰアクティブビット３ａがｆ
″０”に上床 ツトされ、プロセッサＡ１は遊体状態に入る。説明は省
略したが、ＶＰ状態テーブル４及びｖＰ管理テーブル５
も、ＲＰ状態テーブル３と同様に、参照又は更新されつ
つある間ロックされる。

次に、第２の場合として、プロセッサＡｉにおいて、第
１の仮想プロセッサの走行中に割込みが発生し、それに
より、第２の仮想プロセッサのウェイト状態が解除され
るときの処理を説明する。

割込回路８及び割込マイクロプログラム８ａは、この割
込みを、ＶＭＣＰの介入なしに、直接処理することがで
きるものとする。

割込回路８及び割込マイクロプログラム８ａは、前記の
割込みを第２の仮想プロセッサに反映させ、その結果、
第２の仮想プロセッサに対応するＶＰ状態テーブル４の
プロセッサ状態退避領域４ｆ中のＰＳＷのウェイトビッ
トＷが１”から０”に変わる。そこで、割込回路８及び
割込マイクロプログラム８ａは、プロセッサ状態退避機
構１３に起動信号を送る。その後は、第１の場合と同じ
処理（第４図Ａ−Ｃ）が遂行され、全遊休プロセッサに
おいて、そこでの走行が可能な状態にあった仮想プロセ
ッサが、走行優先度とキュー内頴位に従って走行を開始
する。ウェイト状態が解除された第２の仮想プロセッサ
は、走行優先度が充分高く、かつ、先行キューがなけれ
ば、この時点で走行を開始し、さもなければ、キュー中
で次の機会を待つ。

第３の場合は、走行中の仮想プロセッサのタイムスライ
スが尽きたときの割込処理が、ＶＭＣＰの介入なしに、
割込回路８及び割込マイクロプログラム８ａによシ直接
実行される場合である。

割込回路８及び割込マイクロプログラム８ａは、タイマ
１０からの信号により、走行中の仮想プロセッサの予め
定められたタイムスライス値が＋０１７まで減少された
ことを知ると、プロセッサ状態退避機構１３を起動する
とともに、タイムスライスの消尽を告げる。その後行な
われる処理は、次の２点を除き、第１の場合と同じであ
る。

第１の相違点は、タイムスライス値の更新である。本場
合において、タイムスライスの尽きた仮想プロセッサに
対応するｖＰ状態テーブルのタイムスライス値４ｇには
、タイマ１ｏの内容が退避される代りに、予め定められ
た特定の値がセットされる。この値は、例えば、プロセ
ッサレジスタ群９中の特定のレジスタに保持されている
。

第２の相違点は、キューの変更である。タイムスライス
が尽きてその値が更新されたＶＰ状態テーブルは、同じ
走行優先度を持っＶＰ状態テーブルのキューの末尾に置
かれる。

第４の場合は、仮想プロセッサの切換えがＶＭＣＰによ
シ行なわれる場合である。ＶＭＣＰが仮想プロセッサの
切換えを行なう主な場合としては、走行中の仮想プロセ
ッサのタイムスライスが尽きた時に生じる割込みの処理
へのＶＭＣＰの介入、ＶＭのＯ８が発行したＰＳＷをウ
ェイト状態に変える命令のＶＭＣＰによるシミュレーシ
ョン、割込処理のＶＭＣＰによるシミュレーションの結
果仮想プロセッサのウェイト状態が解除されたとき、な
どがあシうる。第１図に示されたコンピュータ上でＶＭ
ＣＰによる仮想プロセッサ切換処理を効率良く実現する
ために、仮想プロセッサ選択・起動命令が用意される。

これは、簡単にいえば、ディスパッチ命令群６に対する
起動命令である。

前記のような原因が発生すると、ＶＭＣＰは、直接に、
あるいはプロセッサ状態退避機構１３及び連携マイクロ
プログラム１３ａを介して、第４図Ａに示された退避処
理を行なう。次に、ＶＭＣＰは、制御がそれに渡された
原因に応じて、タイムスライスの消尽に対処する処理、
プロセッサをウェイト状態にする命令のシミュレーショ
ン、割込みによるウェイト状態の解除のシミュレーショ
ンなどを実行する。その後、ＶＭＣＰは、仮想プロセッ
サ選択・起動命令を発行する。この命令を受取ると、命
令実行回路７及び連携マイクロプログラム７ａは、プロ
セッサレジスタ群９中の予め定められたレジスタからデ
ィスパッチ命令群６のアドレスを取出し、主記憶装置１
上のディスパッチ命令群６を呼出して、その実行を開始
する。以後、第４図Ｂ及びＣに示されるようにして、仮
想プロセッサの切換えが行なわれる。

第５の場合は、記憶領域のロックに関連する。

マルチプロセッサ構成のＶＭにおいて、ある仮想プロセ
ッサがある記憶領域をロックした後は、その仮想プロセ
ッサがそのロックを解くまで、同じＶＭに属する他の仮
想プロセッサは、そのロックされた領域にアクセスする
ことができず、しだがって、処理を進めることができな
い。このような場合には、同じＶＭに属する他の仮想プ
ロセッサを優先的に走行させて、ロックが解除される機
会を増すことが望まれる。

第１図におけるロック検出回路１４は、このような目的
のために設けられ、その詳細は第５図に示されている。

第５図において、演算コードレジスタ７１は、各時点に
おいて実行中の命令の演算コードを保持するレジスタで
あシ、条件コードレジスタ７２は、その命令の実行状態
を示すためにＰＳＷにセットされるべき条件コードを保
持するレジスタであり、これらは命令実行回路７のコン
ポーネントである。発行された命令の演算コードは演算
コードレジスタ７１にセットされ、その命令の条件コー
ドが確定すると、それは条件コードレジスタ７２にセッ
トされる。

ロック検出回路１４は、演算コード指定レジスタ１４１
１条件コード指定レジスタ１４２、演算コードレジスタ
７１と演算コード指定レジスタ１４１の内容の一致を検
出するだめの比較器１４３、条件コードレジスタ７２と
条件コード指定レジスタ１４２の内容の一致を検出する
だめの比較器１４４、及び両比較器１４３，１４４の出
力を受けるＡＮＤ回路１４５を有し、ＡＮＤ回路１４５
の出力１０２は、プロセッサ状態退避機構１３に送られ
る。演算コード指定レジスタ１４１は、後述するロック
判定命令の演算コードを予め保持するだめのレジスタで
あり、条件コード指定レジスタ１４２は、このロック判
定命令により調査された記憶領域が他のプロセッサによ
ブロックされていたときに形成されるべき条件コードを
、予め保持するだめのレジスタである。両指定レジスタ
１４１．１４２へのこれらの値の格納は、予め、そのた
めのＶＭＣＰ専用命令によシ行なわれる。

演算コード指定レジスタ１４１及び／又は条件コード指
定レジスタ１４２並びに連携する比較器１４３．１４４
及びＡＮＤ回路１４５は、複数個設けられてもよい。

マルチプロセッサ構成のＶＭの場合、第６図に示すよう
に、ＶＰ状態テーブルにおける開−ＶＭＶＰ状態テーブ
ルポインタ４１により、同じＶＭに属する全仮想プロセ
ッサに対応するＶＰ状態テーブルが環状にリンクされる
。このリンクは、ウェイト状態にある仮想プロセッサも
含み、また、すべての走行優先度の仮想プロセッサを含
む。第６図においては、ｖＰ状態テーブル４−１−０と
４−ｎ−０が、前記のようＫしてリンクされている。

今、あるＶＰ状態テーブルに対応する仮想プロセッサが
プロセッサ２上で走行しつつあり、そして、その仮想プ
ロセッサのアドレス空間のある領域が、同じＶＭの他の
仮想プロセッサによりロックされていたとする。走行中
の仮想プロセッサ上のＯ８が、前記の領域が他のプロセ
ッサによシロツクされているか否かを判定するために、
ロック判定命令を発行すると、その演算コードは演算コ
ードレジスタ７１にセットされる。やがて、対象領域が
ロックされていたことを示す条件コードが。

条件コードレジスタ７２に形成される。そこで、比較器
１４１及び１４２はそれぞれ一致信号を発生し、これら
の信号に応答して、ＡＮＤ回路１４５は、線１０２に信
号を送出し、プロセッサ状態退避機構１３を起動する。

プロセッサ状態退避機構１３は、第４図Ａ３３以下の処
理を行なって、ディスパッチ命令群６に制御を渡す。

ディスパッチ命令群６は、第４図Ｂに示されたのと同様
な処理を行なう。ただし、この場合には、処理４１にお
ける■Ｐ状態テーブルの探索は、ＶＰ状態テーブルの開
−ＶＭＶＰ状態テーブルポインタ４１をたどって行なわ
れる。しだがって。

走行が中断された仮想プロセッサが属するＶＭの他の待
機中の仮想プロセッサが選択されて、走行を開始し、そ
の結果、ロックの解除が促進される。

第３図に戻り、チェンジビット４ｂは、走行優先度４ｅ
の動的変更の可否を示す。チェンジピットが１”ならば
、走行優先度４ｅはコンソールからのコマンドによって
のみ変更が許され、それが０″ならば、ＶＭＣＰによる
動的変更も許される。走行優先度によりタイムスライス
値が異なる場合には、走行優先度とタイムスライス値の
対応表を主記憶装置１内に用意して、走行優先度４ｅの
変更に応じてタイムスライス値４ｇを変更すればよい。

諸仮想プロセッサの稼動率等に応じて走行優先度やタイ
ムスライス値を動的に変更する機能をＶＭＣＰに設ける
ことは、従来技術により容易に実現することができ、Ｖ
Ｍシステムの効率の向上に有益である。

走行可能プロセッサフラグ４Ｃは、コンソールからのコ
マンドによりＶＭＣＰを介して変更される。例えば、２
台のプロセッサ（＆１及び＆２）を有するコンピュータ
上で３台のＶＭ　（ＶＭｌ。

ＶＭ２、及びＶＭ３）が走行する場合に、ＶＭＩの負荷
が他よりも大きい間は、ＶＭ２とＶＭ３の仮想プロセッ
サはプロセッサＡ２上でのみ走行が許され、ＶＭＩの負
荷が小さくなった時に、両プロセッサが全ＶＭの仮想プ
ロセッサに平等に割当てられるように、走行可能プロセ
ッサフラグ４Ｃの設定と変更を行なうことができる。

ディスパッチ命令群６を主記憶装置１に用意する代シＫ
、それと同じ機能又はその一部を遂行するマイクロプロ
グラムが、各プロセッサ２に設けられてもよい。

〔発明の効果〕

本発明によれば、実プロセッサの仮想プロセッサへの割
当てに対する制約が除かれること忙より、仮想プロセッ
サの負荷の大きさとその変化に応じた適切な実プロセッ
サの割当てが可能であり、また、常にすべての遊休状態
にある実プロセッサが調べられることにより、実プロセ
ッサの稼動率が向上し、更に、記憶ロックに遭遇した仮
想プロセッサと同じＶＭの他の仮想プロセッサのディス
パッチが促進されることによシ、マルチプロセッサ構成
のＶＭの走行の記憶ロックによる遅滞が軽減される。

【図面の簡単な説明】

第１図は本発明の一実施例のブロックダイヤグラム、第
２図は第１図におけるＢＰ状態テーブルの内容を示す図
、第３図は第１図におけるＶＰ状態テーブルの内容を示
す図、第４図Ａ−Ｃは第１図のシステムで行なわれるデ
ィスパッチ処理の７０−チャート、第５図は第１図にお
けるロック検出回路の一例のブロックダイヤグラム、第
６図は同−ＶＭの仮想プロセッサに対応するＶＰ状態テ
ーブルのリンクの一例を示す図である。 ２・・・実プロセッサ、３・・・実プロセッサ状態テー
ブル、４−１−０〜４−　ｎ　−０・・・仮想プロセッ
サ状態テーブル、６・・・ディスパッチ命令群、７・・
・命令実行回路、９・・・プロセッサレジスタ群、１３
・・・プロセッサ状態退避機構、１４・・・記憶ロック
検出回路、３ａ・・・実プロセッサの動作状態を示すビ
ット、４ａ・・・仮想プロセッサの走行状態を示すフラ
グ、４Ｃ・・・仮想プロセッサの走行が許されうる実プ
ロセッサを示すフラグ、４ｈ・・・同一走行優先度を持
つＶＰ状態テーブルのキューのためのポインタ、４１・
・・同−ＶＭの■Ｐ状態テーブルをリンクするボイ／り
。

Claims (1)

1. 【特許請求の範囲】 １、複数の実プロセッサを有するコンピュータ上でそれ
   ぞれが少なくとも１台の仮想プロセッサを有する複数の
   仮想計算機の同時走行が許される仮想計算機システムに
   おいて、各前記実プロセッサが空いているか否かを示す
   情報を保持する実プロセッサ状態テーブルと、各前記仮
   想プロセッサごとに設けられてその状態を示す情報を保
   持する仮想プロセッサ状態テーブルと、予め定められた
   事象が発生した時に前記２種のテーブルを参照しながら
   走行可能状態にあつて空いている実プロセッサ上で走行
   が許されうる仮想プロセッサの索出と起動を試みるディ
   スパッチ手段とを備え、前記仮想プロセッサ状態テーブ
   ルに保持される情報は、対応する仮想プロセッサが走行
   可能状態にあるか否かを示す情報と、対応する仮想プロ
   セッサが走行を許されうる任意の１又は複数の前記実プ
   ロセッサを示す情報とを含む、ディスパッチ制御装置。 ２、特許請求の範囲１において、前記ディスパッチ手段
   は、起動されるたびにすべての空いている前記実プロセ
   ッサについて走行可能な仮想プロセッサの索出と起動を
   逐次試みる、ディスパッチ制御装置。 ３、複数の実プロセッサを有するコンピュータ上でそれ
   ぞれが少なくとも１台の仮想プロセッサを有する複数の
   仮想計算機の同時走行が許され、少なくとも１台の前記
   仮想計算機は複数の仮想プロセッサを有する仮想計算機
   システムにおいて、各前記実プロセッサが空いているか
   否かを示す情報を保持する実プロセッサ状態テーブルと
   、各前記仮想プロセッサごとに設けられてその状態を示
   す情報を保持する仮想プロセッサ状態テーブルと、同じ
   仮想計算機に属する仮想プロセッサに対応する仮想プロ
   セッサ状態テーブルをリンクする手段と、記憶領域のロ
   ックがロック判定命令により発見されたことを検出する
   手段と、仮想プロセッサの起動を制御するディスパッチ
   手段とを備え、前記仮想プロセッサ状態テーブルに保持
   される情報は、対応する仮想プロセッサが走行可能な状
   態にあるか否かを示す情報と、対応する仮想プロセッサ
   が走行を許されうる任意の１又は複数の前記実プロセッ
   サを示す情報とを含み、前記ディスパッチ手段は、走行
   中のある仮想プロセッサについて前記検出手段がロック
   を検出した時に前記２種のテーブルを参照しながら走行
   可能状態にあつて空いている実プロセッサ上で走行が許
   されうる同一仮想計算機の他の仮想プロセッサの索出と
   起動を試み、他の予め定められた事象が発生した時に前
   記２種のテーブルを参照しながら走行可能状態にあつて
   空いている実プロセッサ上で走行が許されうる任意の仮
   想プロセッサの索出と起動を試みる、ディスパッチ制御
   装置。 ４、特許請求の範囲３において、前記ディスパッチ手段
   は、起動されるたびにすべての空いている前記実プロセ
   ッサについて走行可能な仮想プロセッサの索出と起動を
   試みる、ディスパッチ制御装置。