JPS62226367A - デイジタル計算機システム - Google Patents

デイジタル計算機システム

Info

Publication number
JPS62226367A
JPS62226367A JP61068810A JP6881086A JPS62226367A JP S62226367 A JPS62226367 A JP S62226367A JP 61068810 A JP61068810 A JP 61068810A JP 6881086 A JP6881086 A JP 6881086A JP S62226367 A JPS62226367 A JP S62226367A
Authority
JP
Japan
Prior art keywords
usage right
usage
computer system
storage area
digital computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61068810A
Other languages
English (en)
Inventor
Jiyunichi Kitsuki
純一 木槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61068810A priority Critical patent/JPS62226367A/ja
Publication of JPS62226367A publication Critical patent/JPS62226367A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、仮想記憶機能を持つ複数の処理装置が、主
記憶装置を共用する形態を持つディジタル計算機システ
ムに関し、特にそのアクセス方式に関するものである。
[従来の技術] 複数の処理装置、例えば中央処理装置(CPU)が主記
憶装置を共有し、独自に主記憶装置に対して参照・更新
処理を行う場合、同一記憶域(記憶セグメント又はペー
ジ)に対して参照・更新処理が競合して、結果が不正に
なる可能性がある。したがって、主記憶装置の当該記憶
域に対する参照・更新処理を各中央処理装置ごとに順序
付ける必要がある。
従来、複数の中央処理装置からの主記憶装置の記憶域の
参照・更新処理の順序付けには、使用(アクセス)権表
ないし使用権項目を用いたソフトウェア技術が用いられ
ている。
かかる主記憶装置の従来のアクセス方式について説明す
る。
第3図に2つの中央処理装置(12a)及び(12b)
が主記憶装置(4)を共用している場合を例示する。
各中央処理装置(12a)及び(12b)は各々、固有
の中央処理装置識別子(13a)及び(13b)を有し
ている。
例えば、中央処理装置(12a)は、他の中央処理装置
(12b)と競合する可能性のある主記憶装置(4)の
記憶域を参照する場合、予め、その記憶域の使用権種別
に対応した使用権表(6)内の使用権項目(7)又は参
照しようとする記憶域(14)内の使用権項目(7)を
調べる。尚、使用権表(6)は、1つ以りの使用権項目
(7)から成り、主記憶装置上あるいは各中央処理装置
で共存される拡張記憶装置上に置かれる。
調べた結果、他の中央処理装置(12b)が使用権を獲
得していない場合は、当該使用権項目(7)にその中央
処理装置(12a)の識別子(L3a)を書き込んで使
用権を獲得する。
更に処理終了後は、当該使用権項目(7)に書き込まれ
た識別子(13a)をクリアして初期値に戻し、獲得し
ていた使用権を返却する。
一方、当該使用権項目(7)を調べた結果、例えば他の
中央処理装置(12b)が使用権を獲得していた場合に
は、使用権が返却されるまで、処理を待ち合わせる。こ
れによって、主記憶装置(4)の当該記憶域への参照の
順序付けを行っている。
[発明が解決しようとする問題点] 従来のディンタル計算機システムにおける主記憶装置の
アクセス方式は、主記憶装置の同一の記憶域への参照を
ソフトウェア(プログラム)上の規約によって順序付け
ているので、処理装置側で、この規約を誤って、あるい
は故意に守らずに、即ち、使用権表を調べることなくそ
の記憶域を参照・更新する可能性があり、こうした場合
には、正規の処理装置の処理が誤って行なわれることと
なる。
そして、誤りが発生した場合、規約を守らなかった処理
装置側に問題かあるにもかかわらず、いつ、どの処理装
置のプログラムが規約を破って主記憶を参照・更新した
かを識別することが困難であるという問題点がある。
この発明は、上記のような問題点を解消するためになさ
れたもので、各処理装置が使用権を必ず確認するハード
ウェア機構を設けることにより、使用権を持たない場合
に主記憶装置の記憶域に対して参照・更新を行うことを
防止することを目的とする。
[問題点を解決するための手段] 上記の目的を解決するためのこの発明に係るディンタル
計算機システムを第1図を用いて説明すると、各処理装
置のアドレス変換表(Lll)のセグメントアドレス、
その他の従来の変換表項目(3)に主記憶装置(4)の
記憶域(5)の使用権種別を示す番号項目(2)を付加
し、各処理装置は動的アドレス変換と同時に、この番号
項目(2)から、対応する使用権表(6)内の使用権項
目(7)を調べ、ここに曲の処理装置の識別子が記入さ
れている時は、当該記憶域への参照・更新を禁止して割
込みを発生させるようにしたしのである。
[作 用] この発明において、各処理装置は、参照・更新処理の順
序付けが必要な主記憶装置の記憶域(5)を参照・更新
する前に、その記憶域(5)の使用権種別に対応する使
用権表(6)内の使用権項目(7)を調べ、他の処理装
置が使用権を獲得していないことを確認した後、当該使
用権項目(7)に自己の処理装置の識別子を記入して、
使用権を獲得する。
各処理装置は記憶域(5)への参照に先立って、前述の
使用権の確認を行う。
[実施例] 以下、第1図に示したこの発明の基本概念の好ましい実
施例を第2図に沿って説明する。
各処理装置、例えば中央処理装置は仮想アドレス(8)
のためのセグメント及びページの2階層のアドレス変換
機構を有しており、この仮想アドレス(8)は各々上位
からセグメント番号(9)、ページ番号(10)、及び
ページ内変位(11)に分割されている。セグメント番
号(9)はセグメントテーブル、ページ番号(10)は
ページテーブル(1a)からそれぞれ成っている。この
ページテーブル(1a)は、第1図に示したように動的
アドレス変換に使用されるアドレス変換表であり、使用
権表(6)内のエントリを指す使用権種別番号項目(2
a)と、仮想記憶の記憶域がプログラムに割振られてい
るか、又は対応A”ろ実記憶域か割当てられているか等
、実記憶域のセグメントアドレス(3a)とを含むもの
である。
(4a)は主記憶装置(4)における実記憶域を示し、
(5a)はその内のアドレス変換表エントリで指される
実ページ記憶域を示す。(6)は第3図と同様の使用権
表であり、使用権種別番号項目(2a)の値によって、
そのページに対応する使用権項目(7)が選択される。
第2図において動作を説明すると、各中央処理装置(1
2a)、(12b)は、プログラム上で仮想記憶を参照
するために使われている仮想アドレス(8)を、セグメ
ントテーブル(11)とページテーブル(1a)を用い
て実アドレスに変換している。この動的アドレス変換時
に中央処理装置(12a)、(12b)は、ページテー
ブル(1a)の使用権種別を示す番号項目(2a)を調
べる。この実施例では、この番号項目(2a)の値がO
である時は、使用権の獲得は不要で、中央処理装置は記
憶ページ(5a)を参照する。この場合は、規約上、各
中央処理装置が一緒に参照・更新処理を行ってし構わな
い。
らし、この番号項目(2a)の値がOでない時は、その
値に対応する使用樅表(6)内の使用権項目(7)を調
べる。この使用権項目(7)に他の中央処理装置、例え
ば中央処理装置(12a)から見て中央処理装置(12
b)の識別子(13b)が記入されていなければやはり
参照・更新処理は許可され、中央処理装置(12a)は
、記憶ページ(5a)を参照する。
もし、使用権項目(7)に他の中央処理装置(L2b)
の識別子(13b)が記入されていた場合は、中央処理
装置(12a)は記憶ページ(5a)への参照を抑止し
、プログラム割込みを発生させることとなる。
この実施例では、使用権項目(7)の値が0の場合には
、記憶ページ(5a)からの読込みだけを許可する事と
している。
さらに、この実施例では、使用権を獲得する命令と、使
用権を返却する命令とを設け、これ以外の命令による使
用権表の変更を禁止している。
即ち、使用権の獲得命令は、命令オペランドで指定され
た種別番号に対応する使用権項目(7)を調べ、その値
が0であれば、自己の中央処理装置識別子を記入し、0
てなければ、条件コードで非零を戻す命令である。
また、使用権の返却命令は、指定された使用権項目(7
)を調べ、その値が自己の中央処理装置識別子の値と一
致すれば、当該処理終了後、値を0に変更し、不一致の
場合は条件コードに非零を戻す命令である。これにより
、使用権表の勝手な変更を防いで、使用権が不正に使わ
れることを防止している。
尚、第2図の実施例では、セグメントテーブル(11)
の各項目には使用権種別番号項目を設けなかったが、こ
れを設けることにより、セグメント単位の排他使用権と
ページ単位の排他使用権を混在させることもできる。
また、実施例においては、処理装置として中央処理装置
のみを対象としていたが、動的アドレス変換を行う処理
装置であれば他の処理装置、例えばチャネル装置などで
も、この発明を適用することが可能である。このチャネ
ル装置の場合、一連の入出力動作の最初の主記憶参照時
に、使用権の獲得を行い、入出力の終了時に獲得した全
ての使用権を返却する方式などが実現できる。
[発明の効果] 以上のようにこの発明によれば、従来ソフトウェアの規
約として実現されていた複数の処理装置による主記憶装
置の記憶域への参照・更新処理の順序付けを、各処理装
置の動的アドレス変換と同時に使用権表を調べるように
ハードウェア構成によって実現したので、各処理装置の
主記憶装置の競合記憶域への排他アクセスが保証される
た゛め、ディジタル計算機システムの信頼性を高める効
果がある。
【図面の簡単な説明】
第1図は、この発明にかかるディジタル計算機システム
における主記憶装置のアクセス方式の一般的な概念構成
を示すブロック図、第2図は第1図の構成の実施例をし
めずブロック図、第3図は従来のディジタル計算機シス
テムにおける主記憶装置のアクセス方式を概略的に説明
するための図、である。 図において、(1)はアドレス変換表、(2)はアドレ
ス変換表のエントリ内に含まれる使用権種別番号項目、
(3)はセグメントアドレス、(4)は主記憶装置、(
5)は主記憶装置内の記憶域、(6)は使用権表、(7
)は使用権項目、を示している。 尚、図中、同一符号は同−又は相当部分を示す。 ・、゛・′J・1″−1

Claims (6)

    【特許請求の範囲】
  1. (1)複数の処理装置(12a、12b)が、参照・更
    新処理の順序付けが必要な主記憶装置(4)の記憶域(
    5)を共有するディジタル計算機システムにおいて、仮
    想記憶を実現するためのアドレス変換表(1、11)の
    各項目に、前記記憶域(5)の使用権種別を示す番号領
    域(2)を付加し、かつ、使用権種別ごとに使用権を持
    つ前記処理装置の識別子を保持する使用権表(6)を持
    ち、各処理装置の前記記憶域参照・更新時に該使用権表
    を参照し、該処理装置の前記記憶域(5)に対する使用
    権の有無を判別するハードウェア機構を備えたディジタ
    ル計算機システム。
  2. (2)前記ハードウェア機構が、前記使用権表を参照し
    、前記使用権が他の処理装置によって獲得されていない
    ことを確認した後、該使用権を獲得する命令と、該使用
    権を自処理装置が獲得していることを確認した後、該使
    用権を返却する命令とを有し、これ以外の命令では、前
    記使用権表の更新を行わせない特許請求の範囲第1項記
    載のディジタル計算機システム。
  3. (3)前記処理装置が、中央処理装置である特許請求の
    範囲第1項又は第2項に記載のディジタル計算機システ
    ム。
  4. (4)前記処理装置が、チャネル装置である特許請求の
    範囲第1項又は第2項に記載のディジタル計算機システ
    ム。
  5. (5)前記アドレス変換表が、ページテーブルである特
    許請求の範囲第1項乃至第4項のいずれか1項に記載の
    ディジタル計算機システム。
  6. (6)前記アドレス変換表が、セグメントテーブルであ
    る特許請求の範囲第1項乃至第4項のいずれか1項に記
    載のディジタル計算機システム。
JP61068810A 1986-03-28 1986-03-28 デイジタル計算機システム Pending JPS62226367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61068810A JPS62226367A (ja) 1986-03-28 1986-03-28 デイジタル計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61068810A JPS62226367A (ja) 1986-03-28 1986-03-28 デイジタル計算機システム

Publications (1)

Publication Number Publication Date
JPS62226367A true JPS62226367A (ja) 1987-10-05

Family

ID=13384436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61068810A Pending JPS62226367A (ja) 1986-03-28 1986-03-28 デイジタル計算機システム

Country Status (1)

Country Link
JP (1) JPS62226367A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116951A (ja) * 1988-10-27 1990-05-01 Nec Corp 情報処理システム
JPH02116950A (ja) * 1988-10-27 1990-05-01 Nec Corp 情報処理システム
US7644252B2 (en) 2004-03-23 2010-01-05 Nec Corporation Multi-processor system and memory accessing method
JP2011023000A (ja) * 2009-07-14 2011-02-03 Intel Corp マルチプロセッサ仮想マシン環境においてアドレス変換をサポートする方法及び装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116951A (ja) * 1988-10-27 1990-05-01 Nec Corp 情報処理システム
JPH02116950A (ja) * 1988-10-27 1990-05-01 Nec Corp 情報処理システム
US7644252B2 (en) 2004-03-23 2010-01-05 Nec Corporation Multi-processor system and memory accessing method
JP2011023000A (ja) * 2009-07-14 2011-02-03 Intel Corp マルチプロセッサ仮想マシン環境においてアドレス変換をサポートする方法及び装置

Similar Documents

Publication Publication Date Title
US6470380B1 (en) Signal processing device accessible as memory
EP1091294B1 (en) Method and apparatus for assigning resources to logical partition clusters
US4862349A (en) Method for extracting and/or replacing control system information in a computer operating system
EP0431326A2 (en) Inter-processor interrupts in an n-element multi-processor
US5249297A (en) Methods and apparatus for carrying out transactions in a computer system
CN111984729A (zh) 异构数据库数据同步方法、装置、介质和电子设备
US5113509A (en) Method of changing data on disk
JPS5835295B2 (ja) マスタ・スレ−ブ・システムにおけるデ−タ転送方式
US5615374A (en) Lock control method for resource
EP0363882B1 (en) Multiprocessor system using communication register having processor-associated storage locations
JPS62226367A (ja) デイジタル計算機システム
JPS5837743A (ja) プログラム参照方法
US5261108A (en) Multiprocessor communications register providing complete access in a full access mode, and mapped access in a partial access mode
JPH0370038A (ja) 高級言語プログラムの変数割付け方式
JP3130798B2 (ja) バス転送装置
JP2587468B2 (ja) ロツクデータ設定装置
US20080209427A1 (en) Hardware Register Access Via Task Tag Id
JP2830293B2 (ja) プログラム実行方法
JPH01279346A (ja) オンラインメモリチェック方式
JPH04260141A (ja) データ共有処理装置
JP2547329B2 (ja) ロツクデータ設定装置
JP2973227B2 (ja) 排他制御命令実行方法
JPS60215272A (ja) マルチプロセツサシステム
JPS6327740B2 (ja)
JPS5918787B2 (ja) Tlbパ−テイシヨン方式