JPS6327740B2 - - Google Patents
Info
- Publication number
- JPS6327740B2 JPS6327740B2 JP57007547A JP754782A JPS6327740B2 JP S6327740 B2 JPS6327740 B2 JP S6327740B2 JP 57007547 A JP57007547 A JP 57007547A JP 754782 A JP754782 A JP 754782A JP S6327740 B2 JPS6327740 B2 JP S6327740B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- cpu
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008676 import Effects 0.000 claims 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 13
- 238000003860 storage Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013523 data management Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101100262374 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CDC21 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はマルチ計算機装置に係り、特に他系の
計算機に接続される入出力機器の利用に関する。
計算機に接続される入出力機器の利用に関する。
従来、他系の計算機に接続される入出力機器を
使用するには、自系の計算機と他系の計算機間で
入出力データの送受信を行ない、このデータを入
出力機器毎のコードに変換して行なつていた。し
かし、上記のような従来の方法では、自系の計算
機に接続されている入出力機器を使用する場合
と、他系計算機に接続されている機器を使用する
場合とで使用方法が異なる為、他系計算機の機器
使用時、特別なプログラムを作らなければならな
い欠点があつた。また入出力に時間がかかり処理
性が悪いという欠点があつた。
使用するには、自系の計算機と他系の計算機間で
入出力データの送受信を行ない、このデータを入
出力機器毎のコードに変換して行なつていた。し
かし、上記のような従来の方法では、自系の計算
機に接続されている入出力機器を使用する場合
と、他系計算機に接続されている機器を使用する
場合とで使用方法が異なる為、他系計算機の機器
使用時、特別なプログラムを作らなければならな
い欠点があつた。また入出力に時間がかかり処理
性が悪いという欠点があつた。
本発明の目的は、上記の欠点を解消し、他系の
計算機に接続される入出力機器を自系の計算機に
接続されている入出力機器と全く同一の方法で使
用でき、且つ、その入出力所要時間を短縮し、プ
ログラム容量を大幅に節減できるマルチ計算機装
置を提供することにある。
計算機に接続される入出力機器を自系の計算機に
接続されている入出力機器と全く同一の方法で使
用でき、且つ、その入出力所要時間を短縮し、プ
ログラム容量を大幅に節減できるマルチ計算機装
置を提供することにある。
本発明は、複数の計算機間で共用できるメモリ
と計算機間のプログラムの起動を可能とする
CPU間リンケージバスを備えたマルチ計算機シ
ステムにおいて、アプリケーシヨンプログラムと
入出力パツケージプログラム間のデータのやりと
りを前記共用メモリにて行なう事により、上記目
的を達成する。
と計算機間のプログラムの起動を可能とする
CPU間リンケージバスを備えたマルチ計算機シ
ステムにおいて、アプリケーシヨンプログラムと
入出力パツケージプログラム間のデータのやりと
りを前記共用メモリにて行なう事により、上記目
的を達成する。
以下、本発明の一実施例を図面に従つて説明す
る。
る。
第１図は本発明のマルチ計算機装置の一実施例
のハードウエア構成図である。Ａ系のCPU（中央
処理装置）１とＢ系のCPU２は、共用にアクセ
スできるグローバルメモリ３を持ち、且つ、両
CPU間のリンケージの割込みを発生させるCPU
間リンケージバス４によつて、CPU１とCPU２
とは結ばれている。また２台のCPU１，２はマ
ルチアクセスコントローラ５を介して外部記憶装
置６に接続され、この外部記憶装置６にいずれの
CPUからもアクセス可能となつている。更に、
Ａ系のCPU１にはCRT７とタイプライタ８とが
接続され、Ｂ系のCPU２にはCRT９とタイプラ
イタ１０が接続されている。
のハードウエア構成図である。Ａ系のCPU（中央
処理装置）１とＢ系のCPU２は、共用にアクセ
スできるグローバルメモリ３を持ち、且つ、両
CPU間のリンケージの割込みを発生させるCPU
間リンケージバス４によつて、CPU１とCPU２
とは結ばれている。また２台のCPU１，２はマ
ルチアクセスコントローラ５を介して外部記憶装
置６に接続され、この外部記憶装置６にいずれの
CPUからもアクセス可能となつている。更に、
Ａ系のCPU１にはCRT７とタイプライタ８とが
接続され、Ｂ系のCPU２にはCRT９とタイプラ
イタ１０が接続されている。
今、Ａ系のCPU１より、Ｂ系のCPU２に接続
されているタイプライタ１０にデータを出力する
場合を例にとり、本実施例の具体的なデータ管理
方法を第２図により説明する。CPU１内のアプ
リケーシヨンプログラム１１の出力パツケージサ
ブルーチンは、CPU２に接続されているタイプ
ライタ１０に出力すべきデータを編集し、外部記
憶装置６内の空いている出力バツフア６０に、マ
ルチアクセスコントローラ５を経由して格納す
る。また、この出力バツフア６０に対応するケー
スNo.のグローバルメモリ３内のインデツクステー
ブル３１にキーデータ１７等のデータを格納す
る。
されているタイプライタ１０にデータを出力する
場合を例にとり、本実施例の具体的なデータ管理
方法を第２図により説明する。CPU１内のアプ
リケーシヨンプログラム１１の出力パツケージサ
ブルーチンは、CPU２に接続されているタイプ
ライタ１０に出力すべきデータを編集し、外部記
憶装置６内の空いている出力バツフア６０に、マ
ルチアクセスコントローラ５を経由して格納す
る。また、この出力バツフア６０に対応するケー
スNo.のグローバルメモリ３内のインデツクステー
ブル３１にキーデータ１７等のデータを格納す
る。
キーデータは、複数台（この例では２台）の計
算機システム内において、タイプライタ１０がた
だ１つ持つユニークな番号である。例えば、
CPUのNo.（Ａ系が１でＢ系が２）＋CPU内（この
場合Ｂ系）の入出力機器の連番を用いる。
算機システム内において、タイプライタ１０がた
だ１つ持つユニークな番号である。例えば、
CPUのNo.（Ａ系が１でＢ系が２）＋CPU内（この
場合Ｂ系）の入出力機器の連番を用いる。
なお、符号３２はインデツクステーブルを示
し、１８は１ケース目のキーデータ内順番を、１
９は１ケース目のコントロールデータをそれぞれ
示している。また、符号１２はＡ系のタイプライ
タ出力パツケージプログラムを、２１はＢ系のタ
イプライタ出力パツケージプログラムを、２２は
Ｂ系のCRT入力パツケージプログラムを示して
いる。第３図Ａ及びＢはこのキーデータの製作例
を示したものである。Ａに示すキーデータの
FILE No.41は該当CPU内でユニークな入出力機
器No.であり、Ｂに示すキーデータのプログラムNo.
42も該当CPU内でユニークなプログラムNo.であ
る。
し、１８は１ケース目のキーデータ内順番を、１
９は１ケース目のコントロールデータをそれぞれ
示している。また、符号１２はＡ系のタイプライ
タ出力パツケージプログラムを、２１はＢ系のタ
イプライタ出力パツケージプログラムを、２２は
Ｂ系のCRT入力パツケージプログラムを示して
いる。第３図Ａ及びＢはこのキーデータの製作例
を示したものである。Ａに示すキーデータの
FILE No.41は該当CPU内でユニークな入出力機
器No.であり、Ｂに示すキーデータのプログラムNo.
42も該当CPU内でユニークなプログラムNo.であ
る。
第２図に戻つて、キーデータ内順番１８は、同
一機器への出力データのFIFO（FIRST IN，
FIRST OUT）を管理する為のもので、同一キ
ーデータを持つ出力データの受付け順を記憶す
る。コントロールデータ１９は出力データ量等の
制御情報を格納する。アプリケーシヨンプログラ
ム１１内の出力パツケージサブルーチンは、これ
らデータ類を格納した後、キーデータよりタイプ
ライタ１０が接続されているCPUがCPU２であ
る事を知り、Ｂ系（他系）のCPU内のタイプラ
イタ出力パツケージプログラム２１をCPU間リ
ンケージバス４を経由して起動する。第４図は前
記アプリケーシヨンプログラム１１の出力パツケ
ージサブルーチンの処理内容を示すフローチヤー
トである。
一機器への出力データのFIFO（FIRST IN，
FIRST OUT）を管理する為のもので、同一キ
ーデータを持つ出力データの受付け順を記憶す
る。コントロールデータ１９は出力データ量等の
制御情報を格納する。アプリケーシヨンプログラ
ム１１内の出力パツケージサブルーチンは、これ
らデータ類を格納した後、キーデータよりタイプ
ライタ１０が接続されているCPUがCPU２であ
る事を知り、Ｂ系（他系）のCPU内のタイプラ
イタ出力パツケージプログラム２１をCPU間リ
ンケージバス４を経由して起動する。第４図は前
記アプリケーシヨンプログラム１１の出力パツケ
ージサブルーチンの処理内容を示すフローチヤー
トである。
なお、出力データを格納したり他系CPUの出
力パツケージを起動したりする仕事は、アプリケ
ーシヨンプログラムにより呼び出されたパツケー
ジサブルーチンにて行なわれる為、アプリケーシ
ヨンプログラムは出力先のタイプライタのキーデ
ータだけ決めれば、このタイプライタがどの
CPUに接続されているのかを全く意識しないで
済む。
力パツケージを起動したりする仕事は、アプリケ
ーシヨンプログラムにより呼び出されたパツケー
ジサブルーチンにて行なわれる為、アプリケーシ
ヨンプログラムは出力先のタイプライタのキーデ
ータだけ決めれば、このタイプライタがどの
CPUに接続されているのかを全く意識しないで
済む。
一方、起動されたタイプライタ出力パツケージ
プログラム２１は、自系に接続されているタイプ
ライタのキーデータを持つ出力データが格納され
ているかどうか、グローバルメモリ３内のテーブ
ルを捜し、出力データがある場合にはこの登録順
に従つて該当する外部記憶装置６内の出力データ
を該当のタイプライタ１０に出力する。第５図は
前記タイプライタ出力パツケージプログラム２１
の処理内容を示すフローチヤートである。
プログラム２１は、自系に接続されているタイプ
ライタのキーデータを持つ出力データが格納され
ているかどうか、グローバルメモリ３内のテーブ
ルを捜し、出力データがある場合にはこの登録順
に従つて該当する外部記憶装置６内の出力データ
を該当のタイプライタ１０に出力する。第５図は
前記タイプライタ出力パツケージプログラム２１
の処理内容を示すフローチヤートである。
以上が他系（Ｂ系）計算機に接続されるタイプ
ライタにデータを出力する手順であるが、自系
（Ａ系）計算機に接続されるタイプライタに出力
する場合は次の手順による。
ライタにデータを出力する手順であるが、自系
（Ａ系）計算機に接続されるタイプライタに出力
する場合は次の手順による。
即ち、第２図に示すＡ系のCPU１内のアプリ
ケーシヨンプログラム１１から、Ａ系に接続され
ているタイプライタ８に出力しようとした場合、
アプリケーシヨンプログラム１１内の出力パツケ
ージサブルーチンにて出力データを編集し、外部
記憶装置６の出力バツフア及びグローバルメモリ
３のインデツクステーブルに出力データ、キーデ
ータ等を格納する。タイプライタ８のキーデータ
のCPUNo.がCPU１を示している為、CPU１内の
タイプライタ出力パツケージプログラム１２を起
動する。起動された出力パツケージプログラムは
自系に接続されているタイプライタのキーデータ
を持つ出力データを捜し、これを該当するタイプ
ライタ８に出力する。
ケーシヨンプログラム１１から、Ａ系に接続され
ているタイプライタ８に出力しようとした場合、
アプリケーシヨンプログラム１１内の出力パツケ
ージサブルーチンにて出力データを編集し、外部
記憶装置６の出力バツフア及びグローバルメモリ
３のインデツクステーブルに出力データ、キーデ
ータ等を格納する。タイプライタ８のキーデータ
のCPUNo.がCPU１を示している為、CPU１内の
タイプライタ出力パツケージプログラム１２を起
動する。起動された出力パツケージプログラムは
自系に接続されているタイプライタのキーデータ
を持つ出力データを捜し、これを該当するタイプ
ライタ８に出力する。
次に他系計算機に接続されているCRTからの
データ入力の手順を説明する。第２図に示すＢ系
のCPU２に接続されるCRT９から入力されたデ
ータを、Ａ系のCPU１内のアプリケーシヨンプ
ログラム１１に渡す場合で説明する。
データ入力の手順を説明する。第２図に示すＢ系
のCPU２に接続されるCRT９から入力されたデ
ータを、Ａ系のCPU１内のアプリケーシヨンプ
ログラム１１に渡す場合で説明する。
CRT９から入力されたデータは、CPU２内の
CRT入力パツケージプログラム２２に取り込ま
れる。CRT９から入力されるデータには、この
データを扱うアプリケーシヨンプログラムを指定
するコードが含まれており、この入力コードとア
プリケーシヨンプログラムのキーデータとの対応
表により、前記入力パツケージプログラム２２は
相手のアプリケーシヨンプログラムのキーコード
を知る。また、このキーコードからこのアプリケ
ーシヨンプログラムがCPU１内にあることを知
り、入力データを外部記憶装置６内の入力データ
バツフアに、キーデータ、キーデータ内順番、コ
ントロールデータをグローバルメモリ３内のイン
デツクステーブルに格納する。その後、CPU間
リンケージバス４を経由して、CPU１内のアプ
リケーシヨンプログラム１１を起動する。第６図
は前記CRT入力パツケージプログラム２２の処
理内容を示すフローチヤートである。起動された
アプリケーシヨンプログラムは、入力パツケージ
サブルーチンにより自分のキーデータを持つ入力
データを、グローバルメモリ３内のインデツクス
テーブルから捜し、該当する入力データを取り込
む。第７図はアプリケーシヨンプログラム１１の
入力パツケージサブルーチンの処理内容を示すフ
ローチヤートである。
CRT入力パツケージプログラム２２に取り込ま
れる。CRT９から入力されるデータには、この
データを扱うアプリケーシヨンプログラムを指定
するコードが含まれており、この入力コードとア
プリケーシヨンプログラムのキーデータとの対応
表により、前記入力パツケージプログラム２２は
相手のアプリケーシヨンプログラムのキーコード
を知る。また、このキーコードからこのアプリケ
ーシヨンプログラムがCPU１内にあることを知
り、入力データを外部記憶装置６内の入力データ
バツフアに、キーデータ、キーデータ内順番、コ
ントロールデータをグローバルメモリ３内のイン
デツクステーブルに格納する。その後、CPU間
リンケージバス４を経由して、CPU１内のアプ
リケーシヨンプログラム１１を起動する。第６図
は前記CRT入力パツケージプログラム２２の処
理内容を示すフローチヤートである。起動された
アプリケーシヨンプログラムは、入力パツケージ
サブルーチンにより自分のキーデータを持つ入力
データを、グローバルメモリ３内のインデツクス
テーブルから捜し、該当する入力データを取り込
む。第７図はアプリケーシヨンプログラム１１の
入力パツケージサブルーチンの処理内容を示すフ
ローチヤートである。
本実施例によれば、Ａ系のCPU１及びＢ系の
CPU２に接続されるCRT７，９及びタイプライ
タ８，１０等の各機器と各CPUに格納されてい
るプログラムとに１対１で対応するキーデータを
割付け、このキーデータをグローバルメモリ３内
に格納し得るようにし、入力又は出力データを外
部記憶装置６内に格納し、且つこのデータの取出
し順番をキーデータ毎の順番として前記グローバ
ルメモリ３内に記憶し、このキーデータにより出
力機器あるいは入力するアプリケーシヨンプログ
ラムの所属するCPUを決定し、このCPU内のデ
ータ出力プログラム又はデータ入力アプリケーシ
ヨンプログラムを起動し、起動されたプログラム
は自分に該当するキーデータの入力又は出力デー
タを外部記憶装置６の中から見つけ出し、これを
取り出しタイプライタあるいはCRT等の機器へ
のデータ出力あるいは入力データの取り込みを行
なうことにより、他系のCPUに接続されている
入出力機器を、これが他系に接続されているとい
うことをアプリケーシヨンプログラムが全く意識
することなく使用でき、CPU１とCPU２とに所
属しているCRT７，９及びタイプライタ８，１
０等の入出力機器を、あたかも全て自系のCPU
に所属しているかの如く使用し得る効果がある。
従つて、他系の入出力機器を使用する場合におい
ても入出力所要時間を短縮し、プログラム容量を
大幅に節減し得る効果がある。また、入出力機器
側から見れば他系のCPUのアプリケーシヨンプ
ログラムの機能を自由に使えることになり、各
CPU毎に同じような機能を持つアプリケーシヨ
ンプログラムを重複して作成しないで済む効果が
ある。更に、CPU１とCPU２とのリンケージが、
グローバルメモリ３とCPU間リンケージバス４
によつて行なわれるため、処理速度を著しく早め
る効果がある。
CPU２に接続されるCRT７，９及びタイプライ
タ８，１０等の各機器と各CPUに格納されてい
るプログラムとに１対１で対応するキーデータを
割付け、このキーデータをグローバルメモリ３内
に格納し得るようにし、入力又は出力データを外
部記憶装置６内に格納し、且つこのデータの取出
し順番をキーデータ毎の順番として前記グローバ
ルメモリ３内に記憶し、このキーデータにより出
力機器あるいは入力するアプリケーシヨンプログ
ラムの所属するCPUを決定し、このCPU内のデ
ータ出力プログラム又はデータ入力アプリケーシ
ヨンプログラムを起動し、起動されたプログラム
は自分に該当するキーデータの入力又は出力デー
タを外部記憶装置６の中から見つけ出し、これを
取り出しタイプライタあるいはCRT等の機器へ
のデータ出力あるいは入力データの取り込みを行
なうことにより、他系のCPUに接続されている
入出力機器を、これが他系に接続されているとい
うことをアプリケーシヨンプログラムが全く意識
することなく使用でき、CPU１とCPU２とに所
属しているCRT７，９及びタイプライタ８，１
０等の入出力機器を、あたかも全て自系のCPU
に所属しているかの如く使用し得る効果がある。
従つて、他系の入出力機器を使用する場合におい
ても入出力所要時間を短縮し、プログラム容量を
大幅に節減し得る効果がある。また、入出力機器
側から見れば他系のCPUのアプリケーシヨンプ
ログラムの機能を自由に使えることになり、各
CPU毎に同じような機能を持つアプリケーシヨ
ンプログラムを重複して作成しないで済む効果が
ある。更に、CPU１とCPU２とのリンケージが、
グローバルメモリ３とCPU間リンケージバス４
によつて行なわれるため、処理速度を著しく早め
る効果がある。
以上記述した如く本発明のマルチ計算機装置に
よれば、他系の計算機に接続される入出力機器を
自系の計算機に接続されている入出力機器と全く
同一の方法で使用でき、且つ、その入出力所要時
間を短縮し、プログラム容量を大幅に節減できる
効果がある。
よれば、他系の計算機に接続される入出力機器を
自系の計算機に接続されている入出力機器と全く
同一の方法で使用でき、且つ、その入出力所要時
間を短縮し、プログラム容量を大幅に節減できる
効果がある。
第１図は本発明のマルチ計算機装置の一実施例
のハードウエア構成図、第２図は本実施例の具体
的なデータ管理方法を示す説明図、第３図Ａ及び
Ｂは本実施例のキーデータの作成例を示す説明
図、第４図はアプリケーシヨンプログラム１１の
出力パツケージサブルーチンの処理内容を示すフ
ローチヤート図、第５図はタイプライタ出力パツ
ケージプログラム２１の処理内容を示すフローチ
ヤート図、第６図はCRT入力パツケージプログ
ラム２２の処理内容を示すフローチヤート図、第
７図はアプリケーシヨンプログラム１１の入力パ
ツケージサブルーチンの処理内容を示すフローチ
ヤート図である。 １，２……CPU、３……グローバルメモリ、
４……リンケージバス、５……マルチアクセスコ
ントローラ、６……外部記憶装置、７，９……
CRT、８，１０……タイプライタ。
のハードウエア構成図、第２図は本実施例の具体
的なデータ管理方法を示す説明図、第３図Ａ及び
Ｂは本実施例のキーデータの作成例を示す説明
図、第４図はアプリケーシヨンプログラム１１の
出力パツケージサブルーチンの処理内容を示すフ
ローチヤート図、第５図はタイプライタ出力パツ
ケージプログラム２１の処理内容を示すフローチ
ヤート図、第６図はCRT入力パツケージプログ
ラム２２の処理内容を示すフローチヤート図、第
７図はアプリケーシヨンプログラム１１の入力パ
ツケージサブルーチンの処理内容を示すフローチ
ヤート図である。 １，２……CPU、３……グローバルメモリ、
４……リンケージバス、５……マルチアクセスコ
ントローラ、６……外部記憶装置、７，９……
CRT、８，１０……タイプライタ。
Claims (1)
- 【特許請求の範囲】 １ それぞれがアプリケーシヨンプログラムを内
蔵する複数台の中央処理装置と、 各中央処理装置に独立に接続される複数台の入
出力機器と、 上記中央処理装置の各アプリケーシヨンプログ
ラムと上記各入出力機器とに１対１で対応するキ
ーデータ及びデータの取出順番が上記キーデータ
毎の順番として設定されたキーデータ内順番をイ
ンデツクステーブルとして格納し、上記複数台の
中央処理装置からアクセスできる第１の共用メモ
リと、 上記入出力機器によつて入出力されるデータを
格納し、上記複数台の中央処理装置からアクセス
できる第２の共用メモリと、 上記複数台の中央処理装置相互間を連絡し、相
互間でそれぞれのアプリケーシヨンプログラムの
起動を可能ならしめるリンケージバスと、を有
し、 データの入出力に際しては、上記第１の共用メ
モリをサーチすることにより、該当するキーデー
タ及びキーデータ内順番をさがし出し、出力機器
又は入力するアプリケーシヨンプログラムの所属
がどの中央処理装置であるかを決定し、該当の中
央処理装置内のアプリケーシヨンプログラムを起
動し、起動されたプログラムは自分に該当するキ
ーデータの入力又は出力データを上記第２の共用
メモリの中から見つけ出し、これを取出して入出
力機器へのデータ出力、又は、入力データの取込
みを行なうことを特徴とするマルチ計算機システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP754782A JPS58125161A (ja) | 1982-01-22 | 1982-01-22 | マルチ計算機装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP754782A JPS58125161A (ja) | 1982-01-22 | 1982-01-22 | マルチ計算機装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125161A JPS58125161A (ja) | 1983-07-26 |
| JPS6327740B2 true JPS6327740B2 (ja) | 1988-06-06 |
Family
ID=11668813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP754782A Granted JPS58125161A (ja) | 1982-01-22 | 1982-01-22 | マルチ計算機装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125161A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4833596A (en) * | 1985-02-28 | 1989-05-23 | International Business Machines Corporation | Logical arrangement for controlling use of different system displays by main processor and co-processor |
| US4757441A (en) * | 1985-02-28 | 1988-07-12 | International Business Machines Corporation | Logical arrangement for controlling use of different system displays by main proessor and coprocessor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56159759A (en) * | 1980-05-13 | 1981-12-09 | Omron Tateisi Electronics Co | Selecting method for input and output equipment of multiple computer system |
-
1982
- 1982-01-22 JP JP754782A patent/JPS58125161A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56159759A (en) * | 1980-05-13 | 1981-12-09 | Omron Tateisi Electronics Co | Selecting method for input and output equipment of multiple computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58125161A (ja) | 1983-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liskov | The design of the Venus operating system | |
| JP2977688B2 (ja) | マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ | |
| JPS59501802A (ja) | マルチプロセッサシステムにおけるプロセス間呼出しの方法と装置 | |
| JPS6218949B2 (ja) | ||
| JPH0131214B2 (ja) | ||
| US5134711A (en) | Computer with intelligent memory system | |
| KR20010070469A (ko) | 고속의 낮은 오버헤드 콘텍스트 스위치를 실행하는디바이스 및 방법 | |
| JPH0512126A (ja) | 仮想計算機のアドレス変換装置及びアドレス変換方法 | |
| JPS59167761A (ja) | 計算機システム | |
| EP0037264A2 (en) | Associative memory system | |
| JPS6327740B2 (ja) | ||
| JPS592933B2 (ja) | 入出力装置共用制御装置 | |
| JPS59173828A (ja) | デ−タ処理システム | |
| JPS61165170A (ja) | バス制御方式 | |
| JPS6037933B2 (ja) | 電子計算機のメモリ・アクセス方式 | |
| JPS63168762A (ja) | マルチプロセツサ起動装置 | |
| JPH01291358A (ja) | 多重言語処理システム | |
| JP2895892B2 (ja) | データ処理装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP2742245B2 (ja) | 並列計算機 | |
| JPH0547856B2 (ja) | ||
| JPH065838B2 (ja) | サーバ制御装置 | |
| JPS6345657A (ja) | 仮想計算機システムにおける仮想記憶制御方式 | |
| JPS6074074A (ja) | 優先順位制御方式 | |
| JPS63225846A (ja) | アドレス変換機構付マルチポ−トメモリ |