JPH01291358A - 多重言語処理システム - Google Patents
多重言語処理システムInfo
- Publication number
- JPH01291358A JPH01291358A JP12126688A JP12126688A JPH01291358A JP H01291358 A JPH01291358 A JP H01291358A JP 12126688 A JP12126688 A JP 12126688A JP 12126688 A JP12126688 A JP 12126688A JP H01291358 A JPH01291358 A JP H01291358A
- Authority
- JP
- Japan
- Prior art keywords
- machine language
- dedicated processing
- processing device
- exclusive
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- YASYVMFAVPKPKE-UHFFFAOYSA-N acephate Chemical compound COP(=O)(SC)NC(C)=O YASYVMFAVPKPKE-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 101150073133 Cpt1a gene Proteins 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ＦＯＲＴＲＡＮ、 ＬＩＳＰ等の複数の異な
るプログラム言語を高速で実行するとともに、拡張性を
備えた多重言語処理システムに関するものである。
るプログラム言語を高速で実行するとともに、拡張性を
備えた多重言語処理システムに関するものである。
第４図は、例えば特開昭６０−１４２７４４号公報に示
された従来の多重言語処理システムのブロック構成口で
あり、図において、１００はユーザが所定の言語で記述
したソースプログラムを解釈して機械語に翻訳するコン
パイラ、１は前記コンパイラ１００で翻訳されたオブジ
ェクト・プログラムを格納するメイン・メモリ、１１０
〜ｌｌｎは使用される言語に最適のアーキテクチャ−か
ら成る専用処理装置で、例えば専用処理装置１１０はＦ
ＯＲＴＲＡＮ用処理装置、専用処理装置１１１はＬＩＳ
Ｐ用処理語処理装置。また、１０３は各専用処理装置１
１０〜Ｉｌｎに接続され、メイン・メモリ１のプログラ
ムの処理を対応する言語の専用処理装置１１０〜Ｉｌｎ
に行わせるために各専用処理袋Ｍ１１０〜ｌｌｎに指示
を与える切替装置であって、切替スイッチ回路１３０と
、割込みメモリ１３１、命令メモリ１３２、変換テーブ
ル１３３及び割込先メモリ１３４とを有している。 次に動作について説明する。まず、ユーザが所定の言語
で作成したソースプログラムはコンパイラ１００に入力
され、当該言語に対応する機械語のオブジェクト・プロ
グラムに翻訳される。その時、各機械語の先頭には当該
言語であることのフラグがイ」される。また、例えばＦ
Ｏｌ？ＴＲＡＮ とＬＩＳＰとの混在する多重言語プロ
グラムの場合においても、ＦＯＲ’ＴＲＡＮで記述され
た部分はＦＯＲＴＲＡＮの機械語に翻訳されてＦＯＲＴ
ＲＡＮであることのフラグが付され、ＬＩＳＰで記述さ
れた部分はＩ、ＩＳＰの機械語に翻訳されてＬＩＳＰで
あることのフラグが付される。 コンパイラ１００で翻訳されたオブジェク１−・プログ
ラムはメイン・メモリ１に格納される。次にメイン・メ
モリ１のオブジェクト・プログラムはＦＯＲＴＲＡＮ用
の専用処理装置１１０に読み込まれ、先頭のフラグが判
定され、フラグがＦＯＲＴＲＡＮであることを示してい
れば、この機械語を実行する。先頭のフラグがＬＩＳＰ
であることを示していれば、切替装置１０３に割込みを
要求する。 切替装Ｗ ］ ０３ ハ、ＦＯＲＴＲＡＮ用の専用処理
装置１１０から割込みを受けると、切替スイッチ回路１
３０によってＦＯＲＴＲＡＮ用の専用処理装置１１０の
信号線と割込みメモ’Ｊ１３１．命令メモ１月３２を接
続し、割込みメモ１月３１にＦＯＲＴＲＡＮ用の専用処
理装置１１０の装置番号壱、命令メモリ１３２に割込み
原因となった機械語を格納する。命令メモ１月３２に格
納された機械語のＣＰＵ識別子により変換テーブル１３
３が参照され、処理可能な専用処理装置の番号が割込先
メモ１月３４に格納される。切替スイッチ回路１３０は
割込先メモリ１３４の内容により該機械語を実行すべき
専用処理装置、この例ではＬＩＳＰ専用処理装置１１１
に、割込みメモ１月３１の内容を通知する。これによっ
てＬＩＳＰ専用処理装置１１１ はＩ’０ＲＴＲＡＮ用
の専用処理装置１１０から演算結果及び処理ステップ数
を読出し、処理ステップ数の示すステップの機械語から
メイン・メモリ１のプログラムを実行する。 この様にして、多重言語プログラムの実行が、各言語に
該当する専用処理装置によって実行される。
された従来の多重言語処理システムのブロック構成口で
あり、図において、１００はユーザが所定の言語で記述
したソースプログラムを解釈して機械語に翻訳するコン
パイラ、１は前記コンパイラ１００で翻訳されたオブジ
ェクト・プログラムを格納するメイン・メモリ、１１０
〜ｌｌｎは使用される言語に最適のアーキテクチャ−か
ら成る専用処理装置で、例えば専用処理装置１１０はＦ
ＯＲＴＲＡＮ用処理装置、専用処理装置１１１はＬＩＳ
Ｐ用処理語処理装置。また、１０３は各専用処理装置１
１０〜Ｉｌｎに接続され、メイン・メモリ１のプログラ
ムの処理を対応する言語の専用処理装置１１０〜Ｉｌｎ
に行わせるために各専用処理袋Ｍ１１０〜ｌｌｎに指示
を与える切替装置であって、切替スイッチ回路１３０と
、割込みメモリ１３１、命令メモリ１３２、変換テーブ
ル１３３及び割込先メモリ１３４とを有している。 次に動作について説明する。まず、ユーザが所定の言語
で作成したソースプログラムはコンパイラ１００に入力
され、当該言語に対応する機械語のオブジェクト・プロ
グラムに翻訳される。その時、各機械語の先頭には当該
言語であることのフラグがイ」される。また、例えばＦ
Ｏｌ？ＴＲＡＮ とＬＩＳＰとの混在する多重言語プロ
グラムの場合においても、ＦＯＲ’ＴＲＡＮで記述され
た部分はＦＯＲＴＲＡＮの機械語に翻訳されてＦＯＲＴ
ＲＡＮであることのフラグが付され、ＬＩＳＰで記述さ
れた部分はＩ、ＩＳＰの機械語に翻訳されてＬＩＳＰで
あることのフラグが付される。 コンパイラ１００で翻訳されたオブジェク１−・プログ
ラムはメイン・メモリ１に格納される。次にメイン・メ
モリ１のオブジェクト・プログラムはＦＯＲＴＲＡＮ用
の専用処理装置１１０に読み込まれ、先頭のフラグが判
定され、フラグがＦＯＲＴＲＡＮであることを示してい
れば、この機械語を実行する。先頭のフラグがＬＩＳＰ
であることを示していれば、切替装置１０３に割込みを
要求する。 切替装Ｗ ］ ０３ ハ、ＦＯＲＴＲＡＮ用の専用処理
装置１１０から割込みを受けると、切替スイッチ回路１
３０によってＦＯＲＴＲＡＮ用の専用処理装置１１０の
信号線と割込みメモ’Ｊ１３１．命令メモ１月３２を接
続し、割込みメモ１月３１にＦＯＲＴＲＡＮ用の専用処
理装置１１０の装置番号壱、命令メモリ１３２に割込み
原因となった機械語を格納する。命令メモ１月３２に格
納された機械語のＣＰＵ識別子により変換テーブル１３
３が参照され、処理可能な専用処理装置の番号が割込先
メモ１月３４に格納される。切替スイッチ回路１３０は
割込先メモリ１３４の内容により該機械語を実行すべき
専用処理装置、この例ではＬＩＳＰ専用処理装置１１１
に、割込みメモ１月３１の内容を通知する。これによっ
てＬＩＳＰ専用処理装置１１１ はＩ’０ＲＴＲＡＮ用
の専用処理装置１１０から演算結果及び処理ステップ数
を読出し、処理ステップ数の示すステップの機械語から
メイン・メモリ１のプログラムを実行する。 この様にして、多重言語プログラムの実行が、各言語に
該当する専用処理装置によって実行される。
従来の多重言語処理システムは以上のように構成されて
いるので、新たな専用処理装置を追加しようとする場合
には切替装置１０３を変更し、変換テーブルに新たな処
理装置に対応した項目を追加しなければならず、容易に
追加することができないという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、該当する機械語のみを実行する複数の専用処
理装置と他の専用処理装置との間でデータの受は渡しを
するＣＰＵ間データ転送ユニットを設けて複数のプログ
ラム言語の専用処理装置を簡単に追加できるようにした
多重言語処理システムを得ることを目的とする。
いるので、新たな専用処理装置を追加しようとする場合
には切替装置１０３を変更し、変換テーブルに新たな処
理装置に対応した項目を追加しなければならず、容易に
追加することができないという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、該当する機械語のみを実行する複数の専用処
理装置と他の専用処理装置との間でデータの受は渡しを
するＣＰＵ間データ転送ユニットを設けて複数のプログ
ラム言語の専用処理装置を簡単に追加できるようにした
多重言語処理システムを得ることを目的とする。
この発明に係る多重言語処理システムはユーザのソース
プログラムをコンパイラを介して機械語に翻訳しメイン
・メモリに格納すると共に、各々異なる複数の言語に対
応して該メイン・メモリ内の該当する機械語のみを実行
する複数の専用処理装置を設け、該専用処理装置間での
データ受り渡しをＣＰＵ間デーデー送ユニッ１〜によっ
て行うようにしたものである。
プログラムをコンパイラを介して機械語に翻訳しメイン
・メモリに格納すると共に、各々異なる複数の言語に対
応して該メイン・メモリ内の該当する機械語のみを実行
する複数の専用処理装置を設け、該専用処理装置間での
データ受り渡しをＣＰＵ間デーデー送ユニッ１〜によっ
て行うようにしたものである。
この発明における多重言語処理システムは一つの専用処
理装置がメイン・メモリから読み出した機械語は全ての
専用処理装置へ取り込むと共に、咳取り込んだ機械語に
ついては対応した専用処理装置のみがそれを実行する。 その実行において直前に取り込んだ機械語が他の専用処
理装置のものであれば専用処理装置間のＣＰＵ間データ
転送ユニットにより他の専用処理装置から演算結果、処
理ステップ数を取り込んで該機械語を実行し、直前の機
械語が該処理装置のものであればそのまま実行する。
理装置がメイン・メモリから読み出した機械語は全ての
専用処理装置へ取り込むと共に、咳取り込んだ機械語に
ついては対応した専用処理装置のみがそれを実行する。 その実行において直前に取り込んだ機械語が他の専用処
理装置のものであれば専用処理装置間のＣＰＵ間データ
転送ユニットにより他の専用処理装置から演算結果、処
理ステップ数を取り込んで該機械語を実行し、直前の機
械語が該処理装置のものであればそのまま実行する。
【実施例】
以下、この発明の一実施例を図について説明する。図中
、第４図と同一の部分は同一の符号をもって図示した第
１図において、２はＣＰＵ ｉの要求によりＣＰＵ１の
演算結果と処理ステップ数を読め、ＣＰ Ｕ ｉにデー
タを引き渡すＣＰＵ間デーデー送ユニント、１０，２０
．３０は専用処理装置で、例えば専用処理装置１０はＦ
ＯＲＴＲＡＮ用ｃｐｕ、専用処理装置２０はＬＩＳＰ用
ＣＰＵ、専用処理装置３０ばＰｒｏｌｏｇ用ＣＰＵであ
る。また、１１．２１．。 ３１は識別コードメモリで、各々専用処理装置１０゜２
０．３０に内蔵されている。４０は後から追加された専
用処理装置で、例えばＡｄａ用ＣＰＵ、４１はＡｄａ用
ＣＰＵに内蔵された識別コードメモリである。 また、第２図において、１００はユーザプログラムを該
当する機械語に翻訳するコンパイラである。 第３図は各機械語の構成を示す図である。 次に動作について説明する。まず、ユーザプログラムは
第２図に示すようにコンパイラ１００により該当する機
械語に翻訳される。ＦＯＲＴＩ’ｌＡＮやＬＩＳＩ’が
混在するプログラムにおいては、Ｉ’０ＲＴＲＡＮで記
述された部分はＦＯＲＴＩＩＡＮの専用処理装置１０の
機械語に、ＬＩＳＰで記述された部分はＬＩＳＰの専用
処理装置２０の機械語に翻訳される。各機械語は第３図
に示すように構成されており、ｍ＋ｎヒツトのうちｍビ
ットが処理装置を識別するだめの識別コードとなってい
る。 このようにして作成された機械語はメイン・メモリ１に
格納される。 まず、ＦＯＲＴＩ昂Ｎ用ＣＰＵの専用処理装置１０が、
プログラムの先頭の機械語を読み出すと同時に、他の全
てのＣＰＵもこの機械語を読み込む。以下ではＬＩＳＰ
用ｃｐｕの専用処理装置２０を具体例にして説明する。 読み込んだ機械語はＦＯＲＴＲＡＮ ＣＰｔ１の専用処
理袋Ｗ１０のものであるので、ＬＩＳＰ用ＣＰＵの専用
処理袋Ｎ２０は識別コードメモリ２１に機械語の先頭の
ｍハイドを格納し、処理は行わない。ＬＩＳＰ用ＣＰＴ
Ｊの専用処理装置２０はＬＪＳＰ機械語を読み込むまで
この動作を繰り返す。 ＬＩＳＰ部分の先頭の機械語を読み込んだ場合、識別コ
ードメモリ２１に格納されている内容と読み込んだ機械
語の識別コードとを比較し、該読み込み直前の機械語を
ＬＩＳＰ用ＣＰＵの専用処理装置２０で処理していたか
、他のＣＰＵで処理していたかを判定する。 識別コードメモリ２１の内容と、読み込んだ機械語の識
別コートとが異なる場合には直前まで他のＣＰＵで処理
を行なっていたので、識別コードメモリ２１の内容をＣ
ＰＵ間デーデー送ユニット２に与え、データ転送要求を
出力する。ＣＰＵ間データ転送ユニット２では受は取っ
た識別コードが示す処理装置、この例の場合ＦＯＲＴＲ
ＡＮ用ＣＰＵの専用処理装置１０からの演算結果と処理
ステップ数を読み出し、要求元の処理装置、この例の場
合にはＬＩＳＰ用ＣＰＵの専用処理装置２０に渡す。 ＬＩＳＰ用ＣＰＵの専用処理装置２０は演算結果と処理
ステップ数とを受は取ってから該機械語を実行し、識別
コードメモリ２１に先頭ｍビットを格納し、次の機械語
を読み出す。 次に読み込んだ機械語はＬＩＳＰ機械語であるので、識
別コードメモリ２１の内容と、読み込んだ機械語の識別
コートとを比較する。この場合一致するので、すなわち
直前までＬｒ５Ｐ用ＣＰＵの専用処理装置２０が処理を
行なっていたので、該機械語を実行し、識別コードメモ
リ２１に機械語の先頭ｍビットを格納し、次の機械語を
読み出す。 この様にして、多重言語のプログラムが実行できる。 次に、処理装置を追加する場合について説明する。例え
ばＡｄａ用ＣＰＵの専用処理装置４０を追加する場合に
は、他の専用処理袋ｆｆ１ｌＯ，２０゜３０と同様に接
続すれば、他の専用処理装置と同様に機械語を読み込み
、Ａｄａ機械語のみを実行する。また、他のハードウェ
アが構成要素となる専用処理装置を制約していないので
、他のハードウェアを変更する必要もない。 なお、上記実施例では、専用処理装置間データ転送手段
を専用処理装置外にあるものとして示したが、各専用処
理装置内に組み込むようにしてもよい。、 また、識別コードメモリには、各機械語の識別コード部
分のみを格納しているが、機械語の命令部を含めて格納
するようにしてもよい。
、第４図と同一の部分は同一の符号をもって図示した第
１図において、２はＣＰＵ ｉの要求によりＣＰＵ１の
演算結果と処理ステップ数を読め、ＣＰ Ｕ ｉにデー
タを引き渡すＣＰＵ間デーデー送ユニント、１０，２０
．３０は専用処理装置で、例えば専用処理装置１０はＦ
ＯＲＴＲＡＮ用ｃｐｕ、専用処理装置２０はＬＩＳＰ用
ＣＰＵ、専用処理装置３０ばＰｒｏｌｏｇ用ＣＰＵであ
る。また、１１．２１．。 ３１は識別コードメモリで、各々専用処理装置１０゜２
０．３０に内蔵されている。４０は後から追加された専
用処理装置で、例えばＡｄａ用ＣＰＵ、４１はＡｄａ用
ＣＰＵに内蔵された識別コードメモリである。 また、第２図において、１００はユーザプログラムを該
当する機械語に翻訳するコンパイラである。 第３図は各機械語の構成を示す図である。 次に動作について説明する。まず、ユーザプログラムは
第２図に示すようにコンパイラ１００により該当する機
械語に翻訳される。ＦＯＲＴＩ’ｌＡＮやＬＩＳＩ’が
混在するプログラムにおいては、Ｉ’０ＲＴＲＡＮで記
述された部分はＦＯＲＴＩＩＡＮの専用処理装置１０の
機械語に、ＬＩＳＰで記述された部分はＬＩＳＰの専用
処理装置２０の機械語に翻訳される。各機械語は第３図
に示すように構成されており、ｍ＋ｎヒツトのうちｍビ
ットが処理装置を識別するだめの識別コードとなってい
る。 このようにして作成された機械語はメイン・メモリ１に
格納される。 まず、ＦＯＲＴＩ昂Ｎ用ＣＰＵの専用処理装置１０が、
プログラムの先頭の機械語を読み出すと同時に、他の全
てのＣＰＵもこの機械語を読み込む。以下ではＬＩＳＰ
用ｃｐｕの専用処理装置２０を具体例にして説明する。 読み込んだ機械語はＦＯＲＴＲＡＮ ＣＰｔ１の専用処
理袋Ｗ１０のものであるので、ＬＩＳＰ用ＣＰＵの専用
処理袋Ｎ２０は識別コードメモリ２１に機械語の先頭の
ｍハイドを格納し、処理は行わない。ＬＩＳＰ用ＣＰＴ
Ｊの専用処理装置２０はＬＪＳＰ機械語を読み込むまで
この動作を繰り返す。 ＬＩＳＰ部分の先頭の機械語を読み込んだ場合、識別コ
ードメモリ２１に格納されている内容と読み込んだ機械
語の識別コードとを比較し、該読み込み直前の機械語を
ＬＩＳＰ用ＣＰＵの専用処理装置２０で処理していたか
、他のＣＰＵで処理していたかを判定する。 識別コードメモリ２１の内容と、読み込んだ機械語の識
別コートとが異なる場合には直前まで他のＣＰＵで処理
を行なっていたので、識別コードメモリ２１の内容をＣ
ＰＵ間デーデー送ユニット２に与え、データ転送要求を
出力する。ＣＰＵ間データ転送ユニット２では受は取っ
た識別コードが示す処理装置、この例の場合ＦＯＲＴＲ
ＡＮ用ＣＰＵの専用処理装置１０からの演算結果と処理
ステップ数を読み出し、要求元の処理装置、この例の場
合にはＬＩＳＰ用ＣＰＵの専用処理装置２０に渡す。 ＬＩＳＰ用ＣＰＵの専用処理装置２０は演算結果と処理
ステップ数とを受は取ってから該機械語を実行し、識別
コードメモリ２１に先頭ｍビットを格納し、次の機械語
を読み出す。 次に読み込んだ機械語はＬＩＳＰ機械語であるので、識
別コードメモリ２１の内容と、読み込んだ機械語の識別
コートとを比較する。この場合一致するので、すなわち
直前までＬｒ５Ｐ用ＣＰＵの専用処理装置２０が処理を
行なっていたので、該機械語を実行し、識別コードメモ
リ２１に機械語の先頭ｍビットを格納し、次の機械語を
読み出す。 この様にして、多重言語のプログラムが実行できる。 次に、処理装置を追加する場合について説明する。例え
ばＡｄａ用ＣＰＵの専用処理装置４０を追加する場合に
は、他の専用処理袋ｆｆ１ｌＯ，２０゜３０と同様に接
続すれば、他の専用処理装置と同様に機械語を読み込み
、Ａｄａ機械語のみを実行する。また、他のハードウェ
アが構成要素となる専用処理装置を制約していないので
、他のハードウェアを変更する必要もない。 なお、上記実施例では、専用処理装置間データ転送手段
を専用処理装置外にあるものとして示したが、各専用処
理装置内に組み込むようにしてもよい。、 また、識別コードメモリには、各機械語の識別コード部
分のみを格納しているが、機械語の命令部を含めて格納
するようにしてもよい。
以上のように、この発明によれば、機械語で構成される
プログラムを格納するメイン・メモリと、種々異なる言
語に対応し該当言語の機械語のみを実行する専用処理装
置と、該専用処理装置間のデ−タを受は渡すＣＰＵ間デ
ータ転送ユニットとをもってシステムを構成したので、
構成要素となる処理装置を追加する場合にも、他のハー
ドウェアに影響を与えないで、容易に追加することがで
きるという効果がある。
プログラムを格納するメイン・メモリと、種々異なる言
語に対応し該当言語の機械語のみを実行する専用処理装
置と、該専用処理装置間のデ−タを受は渡すＣＰＵ間デ
ータ転送ユニットとをもってシステムを構成したので、
構成要素となる処理装置を追加する場合にも、他のハー
ドウェアに影響を与えないで、容易に追加することがで
きるという効果がある。
第１図はこの発明の一実施例による多重言語処理システ
ムのブロック構成図、第２図はユーザプログラムのコン
パイラ概念回、第３図は機械語の構成図、第４図は従来
の多重言語処理システムの一例を示すブロック構成図で
ある。 図中、１はメイン・メモリ、２はＣＰＵ間データ転送ユ
ニット、１０，２０，３０．４０は専用処理装置、１１
，２１．３１．４１は識別コードメモリ、１００はコン
パイラである。 特 許 出 願 人 三菱電機株式会社代理人
弁理士 １）澤 博 昭（他２名）
ムのブロック構成図、第２図はユーザプログラムのコン
パイラ概念回、第３図は機械語の構成図、第４図は従来
の多重言語処理システムの一例を示すブロック構成図で
ある。 図中、１はメイン・メモリ、２はＣＰＵ間データ転送ユ
ニット、１０，２０，３０．４０は専用処理装置、１１
，２１．３１．４１は識別コードメモリ、１００はコン
パイラである。 特 許 出 願 人 三菱電機株式会社代理人
弁理士 １）澤 博 昭（他２名）
Claims (1)
- ユーザが記述したソースプログラムをコンパイラを介し
て機械語に翻訳し、前記機械語に翻訳したプログラムを
格納するメイン・メモリと、前記メイン・メモリに格納
された各々異なる言語の機械語に対応し該当する機械語
のみを処理する複数の専用処理装置と、前記複数の専用
処理装置に内蔵された識別コードメモリと、前記専用処
理装置間のデータ受け渡しを行うＣＰＵ間転送ユニット
とを備えた多重言語処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12126688A JPH01291358A (ja) | 1988-05-18 | 1988-05-18 | 多重言語処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12126688A JPH01291358A (ja) | 1988-05-18 | 1988-05-18 | 多重言語処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291358A true JPH01291358A (ja) | 1989-11-22 |
Family
ID=14806998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12126688A Pending JPH01291358A (ja) | 1988-05-18 | 1988-05-18 | 多重言語処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260054A (en) * | 1992-01-10 | 1993-11-09 | Helene Curtis, Inc. | Cysteamine permanent wave composition and method |
-
1988
- 1988-05-18 JP JP12126688A patent/JPH01291358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260054A (en) * | 1992-01-10 | 1993-11-09 | Helene Curtis, Inc. | Cysteamine permanent wave composition and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4432051A (en) | Process execution time accounting system | |
| US4369494A (en) | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system | |
| JPS59133650A (ja) | マイクロコンピユ−タおよびマイクロコンピユ−タのネツトワ−クならびにこれらを動作させる方法 | |
| JP2845433B2 (ja) | 集積回路装置 | |
| US5274825A (en) | Microprocessor vectored interrupts | |
| US5428746A (en) | Integrated microprocessor unit generating separate memory and input-output device control signals | |
| JPH01291358A (ja) | 多重言語処理システム | |
| JPS63143660A (ja) | コ・プロセツサを有する演算処理装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| EP0306042A2 (en) | Microprocessor vectored interrupts | |
| EP0376003A2 (en) | Multiprocessing system with interprocessor communications facility | |
| JPS6327740B2 (ja) | ||
| JPS60142744A (ja) | 多重言語処理システム | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPS63118950A (ja) | 情報処理装置 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPS6153754B2 (ja) | ||
| JP2895892B2 (ja) | データ処理装置 | |
| JPS61151745A (ja) | 割込処理方式 | |
| Franke et al. | TOPS-a distributed operating system kernel for transputer systems | |
| JPS59103146A (ja) | 動作モ−ド表示装置 | |
| JPS62154172A (ja) | ベクトル命令処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 |