JPS60142744A - 多重言語処理システム - Google Patents
多重言語処理システムInfo
- Publication number
- JPS60142744A JPS60142744A JP24670483A JP24670483A JPS60142744A JP S60142744 A JPS60142744 A JP S60142744A JP 24670483 A JP24670483 A JP 24670483A JP 24670483 A JP24670483 A JP 24670483A JP S60142744 A JPS60142744 A JP S60142744A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- language
- processing device
- fortran
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、フォートラン（ＦＯＲＴＲＡＮ）、 リスプ
（ＬＩＭＰ）等の複数の異なる言語を処理する多重言語
処理システムに関し、特に多重言語を高速で実行できる
様にした多重言語処理システムに関するＯ 〔技術の背景〕 コンピュータはソフトウェアでおるプログラムによって
動作し、そのプログラムを記述する言語は予じめ定めら
れている。この記述言語の代表的なものにフォートラン
（ＦＯＲＴＲＡＮ）、：ｆｆポル（Ｃ０ＢＯＬ ）が知
られており、これらは計算及び論理判断の処理に適した
言語である。一方、近年これら言語以外にリスト処理に
適した首飴９例えばリスプ（ＬＩＭＰ）ｌプロローグ（
ＰＲＯＬＯＧ）等が開発され、実用に供されている。
（ＬＩＭＰ）等の複数の異なる言語を処理する多重言語
処理システムに関し、特に多重言語を高速で実行できる
様にした多重言語処理システムに関するＯ 〔技術の背景〕 コンピュータはソフトウェアでおるプログラムによって
動作し、そのプログラムを記述する言語は予じめ定めら
れている。この記述言語の代表的なものにフォートラン
（ＦＯＲＴＲＡＮ）、：ｆｆポル（Ｃ０ＢＯＬ ）が知
られており、これらは計算及び論理判断の処理に適した
言語である。一方、近年これら言語以外にリスト処理に
適した首飴９例えばリスプ（ＬＩＭＰ）ｌプロローグ（
ＰＲＯＬＯＧ）等が開発され、実用に供されている。
一般のコンピュータのアーキテクチャ−は、広く用いら
れているＦＯＲＴＲＡＮ、Ｃ０ＢＯＬという記述言語の
処理に最適となる様に構成されており。
れているＦＯＲＴＲＡＮ、Ｃ０ＢＯＬという記述言語の
処理に最適となる様に構成されており。
記述言語プログラム（ユーザープログラム）をコンパイ
ラにより機械語からなるオブジェクトプログラムに変換
した後、中央処理装置が変換された機械語を処理するも
のであった。この言語処理システムにＬＩＳＰ等の他の
言語を処理させるには。
ラにより機械語からなるオブジェクトプログラムに変換
した後、中央処理装置が変換された機械語を処理するも
のであった。この言語処理システムにＬＩＳＰ等の他の
言語を処理させるには。
ＬＩＳＰで記述されたユーザープログラムを同一の種類
の機械語にコンパイル（翻訳）シ、オブジェクドブ目グ
２ムに変換した後同様の処理を行なう様にしている。こ
の様な従来の多重言語処理システムでは、全ての言語を
唯一種類の機械語に変換し、同一のアーキテクチャ−の
処理装置で処理するため、全ての言語を効率良く高速に
処理することができないという問題があった。
の機械語にコンパイル（翻訳）シ、オブジェクドブ目グ
２ムに変換した後同様の処理を行なう様にしている。こ
の様な従来の多重言語処理システムでは、全ての言語を
唯一種類の機械語に変換し、同一のアーキテクチャ−の
処理装置で処理するため、全ての言語を効率良く高速に
処理することができないという問題があった。
逆に、 ＬＩＳＦに好適なアーキテクチャ−のコンピュ
ータは別に用意し、 ＬＩＳＰで記述されたユーザープ
ログラムはこのＬＩＭＦ専用マシンで処理することも行
なわれているが、この方法ではシステムがＦＯＲＴＲＡ
Ｎ系とＬＩＳＦ系の２本立てとなり。
ータは別に用意し、 ＬＩＳＰで記述されたユーザープ
ログラムはこのＬＩＭＦ専用マシンで処理することも行
なわれているが、この方法ではシステムがＦＯＲＴＲＡ
Ｎ系とＬＩＳＦ系の２本立てとなり。
システム構成が複雑となり、しかもＦＯＲＴＲＡＮとＬ
ＩＳＰの混在したユーザープログラムは処理できないと
いう問題があった。
ＩＳＰの混在したユーザープログラムは処理できないと
いう問題があった。
本発明の目的は、１つのシステムで異なる言語を効率良
く高速に処理しうる多重言語処理システムを提供するに
ある。
く高速に処理しうる多重言語処理システムを提供するに
ある。
上述の目的の達成のため２本発明は９機械語で構成され
るプログ：）Ａを格納するメインメモリと。
るプログ：）Ａを格納するメインメモリと。
各々異なる言語の機械語を処理する複数の処理装置と、
該プログラムの言語に応じた該処理装置に該メインメモ
リに格納されたプログラムの処理を行なわしめる切換手
段とを有し、該切換手段の指示によって該メインメモリ
に格納されたプログラムを対応する言語を処理する処理
装置に実行させることを特徴としている。
該プログラムの言語に応じた該処理装置に該メインメモ
リに格納されたプログラムの処理を行なわしめる切換手
段とを有し、該切換手段の指示によって該メインメモリ
に格納されたプログラムを対応する言語を処理する処理
装置に実行させることを特徴としている。
更に１本発明の一実施態様においては、前記切換手段は
該メインメモリのプログ２ムを一方の処理装置が処理し
ている間に、該プログラムに他のｌｉｔ！ｌＮの機械語
が存在していることを検出したことに応じて、該他の言
語に対応する他の処理装置に該プログラムの処理を切換
え、複数の言語の混在するプログラムを処理せしめるこ
とを特徴としている。
該メインメモリのプログ２ムを一方の処理装置が処理し
ている間に、該プログラムに他のｌｉｔ！ｌＮの機械語
が存在していることを検出したことに応じて、該他の言
語に対応する他の処理装置に該プログラムの処理を切換
え、複数の言語の混在するプログラムを処理せしめるこ
とを特徴としている。
以下１本発明を実施例により詳細に説明する。
第１図は本発明の一実施例ブロック図であり。
図中、１０はコンパイラであり、所定の言語で記述され
たユーザープログラムを言語に対応する機械語の集合（
セット）から成るオブジェクトプログラムに翻訳するも
のである。例えば、コンパイラ１０にはＭ語に対応する
機械語の集合を各言語に対応して複数用意され、ニーデ
ープログ２ムの言語に対応した機械語の集合が選択され
、当該言語の機械語のオブジェクトプログラムに翻訳さ
れる。１１はメインメモリであり、コンパイラ１０で翻
訳されたオブジェクトプログラムを格納するもの、２０
〜２ｎは処理装置であり、各々使用されるＭ語に最適の
アーキテクチャ−で構成される当該対応言語専用の処理
装置であわ、対応言語の機械語を処理する。例えば処理
装置２ｏはＦＯＲＴＲＡＮ専用処理装置、処理装置２１
はＬＩＭＰ専用処理装置である。
たユーザープログラムを言語に対応する機械語の集合（
セット）から成るオブジェクトプログラムに翻訳するも
のである。例えば、コンパイラ１０にはＭ語に対応する
機械語の集合を各言語に対応して複数用意され、ニーデ
ープログ２ムの言語に対応した機械語の集合が選択され
、当該言語の機械語のオブジェクトプログラムに翻訳さ
れる。１１はメインメモリであり、コンパイラ１０で翻
訳されたオブジェクトプログラムを格納するもの、２０
〜２ｎは処理装置であり、各々使用されるＭ語に最適の
アーキテクチャ−で構成される当該対応言語専用の処理
装置であわ、対応言語の機械語を処理する。例えば処理
装置２ｏはＦＯＲＴＲＡＮ専用処理装置、処理装置２１
はＬＩＭＰ専用処理装置である。
３は切替装置であわ、各処理装置２０〜２ｎに接続され
、メインメモリ１１のプログラムの処理を対応する言語
専用処理装置２０〜２ｎに行なわせるため、各処理装置
２０〜２ｎに指示を与えるもので）おり、切替スイッチ
回路３０と１割込メモリ６１と、命令メモリ３２と、変
換テーブル３３と１割込先メモリ３４とを有しているも
のである。
、メインメモリ１１のプログラムの処理を対応する言語
専用処理装置２０〜２ｎに行なわせるため、各処理装置
２０〜２ｎに指示を与えるもので）おり、切替スイッチ
回路３０と１割込メモリ６１と、命令メモリ３２と、変
換テーブル３３と１割込先メモリ３４とを有しているも
のである。
次に第１図実施例構成の動作について第２図及び第３図
を参照して説明する。
を参照して説明する。
先づ、ユーザーが所定の言語で作成したユーザープログ
ラムはコンパイラ１０に入力され、当該言語に対応する
機械語の集合を用いて機械語から成るオブジェクトプロ
グラムに翻訳される。例えば、ユーザープログラムがＦ
ＯＲＴＲＡＮ で記述されていれば１；’０ＲＴＲＡＮ
の機械語の集合によって各命令が翻訳され、且つ各機械
＠（命令）の先頭にＦＯＲＴＲＡＮ言語でおることの７
２グが付される。即ち、第２図に示す様に、フラグとし
てＦＯＲＴＲＡＮなら”０００１“、Ｃ０ＢＯＬなら′
″００１０”。
ラムはコンパイラ１０に入力され、当該言語に対応する
機械語の集合を用いて機械語から成るオブジェクトプロ
グラムに翻訳される。例えば、ユーザープログラムがＦ
ＯＲＴＲＡＮ で記述されていれば１；’０ＲＴＲＡＮ
の機械語の集合によって各命令が翻訳され、且つ各機械
＠（命令）の先頭にＦＯＲＴＲＡＮ言語でおることの７
２グが付される。即ち、第２図に示す様に、フラグとし
てＦＯＲＴＲＡＮなら”０００１“、Ｃ０ＢＯＬなら′
″００１０”。
ＬＩＳＰなら”０１０ｎ”が付される。この言語を指定
する方法としては外部から別途；ンパイラ１０に指定し
ても曳く、又プログラム中に制御ステートメントとして
”＊ＰＯＲＴＲｋＮ″、”＊Ｃ０ＢＯＬ”。
する方法としては外部から別途；ンパイラ１０に指定し
ても曳く、又プログラム中に制御ステートメントとして
”＊ＰＯＲＴＲｋＮ″、”＊Ｃ０ＢＯＬ”。
”＊ＬＩ８Ｐ″ という様にして指定してもよい。従っ
て、第３図に示すＦＯＲＴＲＡＮとＬＩＭＰの混在する
多重言語プ冒グラムにおいても、ＦＯＲＴＲＡＮで記述
された部分はＦＯＲＴＲＡＮに対応する機械語に翻訳さ
れ、且つＦＯＲＴＲＡＮの７ラグが付され、 ＬＩＳＰ
で記述された部分はＬＩＭＰに対応する機械語に翻訳さ
れ、且つＬＩ８Ｐのフラグが付される。
て、第３図に示すＦＯＲＴＲＡＮとＬＩＭＰの混在する
多重言語プ冒グラムにおいても、ＦＯＲＴＲＡＮで記述
された部分はＦＯＲＴＲＡＮに対応する機械語に翻訳さ
れ、且つＦＯＲＴＲＡＮの７ラグが付され、 ＬＩＳＰ
で記述された部分はＬＩＭＰに対応する機械語に翻訳さ
れ、且つＬＩ８Ｐのフラグが付される。
コンパイラ１０で翻訳されたオブジェクトプログラムは
メインメモリ１１に格納される。次に。
メインメモリ１１に格納される。次に。
メインメモリ１１の内容（オブジェクトプログラム）は
ＦＯＲＴＲＡＮ専用処理装置２ｏに読み出され。
ＦＯＲＴＲＡＮ専用処理装置２ｏに読み出され。
先づ各機械語の７フグが判定され、フラグが０００１”
なら、この機械語を実行処理する。万一。
なら、この機械語を実行処理する。万一。
フラグが＠０１ＤＯ”ならＦＯＲＴＲＡＮ専用処理装置
２０では処理不可能なため、これを検出（未定義命令を
検出）すると、切替装置３に割込みを要求し、該命令を
処理可能な専用処理装置に対して処理を要求する。切替
装置３はＦ’０ＲＴＲＡＮ専用処理装［２０から他の専
用処理装置の処理要求を受けると、切替スイッチ回路６
０によって処理要求を発したＦＯＲＴＲＡＮ専用処理装
置２０の信号線と割込メモリ３１．命令メモリ５２とを
接続し、処理要求を発した専用処理装置２０の番号を割
込メモリ３１に格納せしめるとともに９割込の対象とな
った機械語（命令コード）を命令メモリ３２に格納せし
める。命令メモリ６２に格納された機械語のフラグ（＠
０１００”）より変換テーブル５３が参照され、処理可
能な専用処理装置（この例ではＬＩＭＰ専用処理装置１
２１）の番号が索引され２割込先メモリ３４にセットさ
れる。この変換テーブル３３にはフラグに対応する専用
処理装置の番号が格納されている。切替スイッチ回路３
０は２割込先メモリ３４の内容により１割込みを要求す
べき専用処理装置（この例では２１）を選択し、尚該専
用処理装置に割込を要求し、且つ割込メモリ３１の割込
処理装置（この例では２０）の番号を通知する。これに
よってＬＩＰＳ専用処理装置２１はＦＯＲＴＲＡＮ専用
処理装ｗＬ２０から今までの演算結果及び処理ステップ
数を読出し、処理ステップ数の示すステップの機械語（
即ち、ＦＯＲＴＲＡＮ専用処理装［２０の未定義命令）
からメインメモリ１１のプログラムを読出し、処理を実
行する。
２０では処理不可能なため、これを検出（未定義命令を
検出）すると、切替装置３に割込みを要求し、該命令を
処理可能な専用処理装置に対して処理を要求する。切替
装置３はＦ’０ＲＴＲＡＮ専用処理装［２０から他の専
用処理装置の処理要求を受けると、切替スイッチ回路６
０によって処理要求を発したＦＯＲＴＲＡＮ専用処理装
置２０の信号線と割込メモリ３１．命令メモリ５２とを
接続し、処理要求を発した専用処理装置２０の番号を割
込メモリ３１に格納せしめるとともに９割込の対象とな
った機械語（命令コード）を命令メモリ３２に格納せし
める。命令メモリ６２に格納された機械語のフラグ（＠
０１００”）より変換テーブル５３が参照され、処理可
能な専用処理装置（この例ではＬＩＭＰ専用処理装置１
２１）の番号が索引され２割込先メモリ３４にセットさ
れる。この変換テーブル３３にはフラグに対応する専用
処理装置の番号が格納されている。切替スイッチ回路３
０は２割込先メモリ３４の内容により１割込みを要求す
べき専用処理装置（この例では２１）を選択し、尚該専
用処理装置に割込を要求し、且つ割込メモリ３１の割込
処理装置（この例では２０）の番号を通知する。これに
よってＬＩＰＳ専用処理装置２１はＦＯＲＴＲＡＮ専用
処理装ｗＬ２０から今までの演算結果及び処理ステップ
数を読出し、処理ステップ数の示すステップの機械語（
即ち、ＦＯＲＴＲＡＮ専用処理装［２０の未定義命令）
からメインメモリ１１のプログラムを読出し、処理を実
行する。
この様にして、各専用処理装置は定義命令のみを実行し
、未定義命令を検出すると、切替装置！５に割込みを発
し、当該未定義命令の処理できる専用処理装置に処理の
実行を渡し、当該未定義命令を当該処理のできる専用処
理装置に処理を行なわしめる。
、未定義命令を検出すると、切替装置！５に割込みを発
し、当該未定義命令の処理できる専用処理装置に処理の
実行を渡し、当該未定義命令を当該処理のできる専用処
理装置に処理を行なわしめる。
このため、第３図の如（ＦＯＲＴＲＡＮとＬＩＳＰの混
在した多重言語プログラムを実行するに際しても、先づ
ＦＯＲＴＲＡＮの部分はＦ’０ＲＴＲＡＮ専用処理装置
２０が処理を行い、未定義命令を検出すると。
在した多重言語プログラムを実行するに際しても、先づ
ＦＯＲＴＲＡＮの部分はＦ’０ＲＴＲＡＮ専用処理装置
２０が処理を行い、未定義命令を検出すると。
切替回路３に割込みを通知し、未定義命令のフラグから
ＬＩＳＦ専用処理装置２１を指定し、 ＬＩ８Ｐ専用処
理装置ｆ、２１に以降のＩ、ＩＳＦの部分の処理を行な
わしめ、更にＬＩ ＳＰ専用処理装ＷｊＬ２１がＦＯＲ
ＴＲＡＮの部分の未定義命令を検出すると、切替回路３
に割込みを通知し、この未定義命令のフラグからＦＯＲ
ＴＲＡＮ専用処理装［２０を指定し。
ＬＩＳＦ専用処理装置２１を指定し、 ＬＩ８Ｐ専用処
理装置ｆ、２１に以降のＩ、ＩＳＦの部分の処理を行な
わしめ、更にＬＩ ＳＰ専用処理装ＷｊＬ２１がＦＯＲ
ＴＲＡＮの部分の未定義命令を検出すると、切替回路３
に割込みを通知し、この未定義命令のフラグからＦＯＲ
ＴＲＡＮ専用処理装［２０を指定し。
ＦＯＲＴＲＡＮ 専用処理装置！ｊ ２ ＯＫ以降）Ｆ
ＯＲＴＲＡＮの部分の処理を行なわしめる。これによっ
て、多重言語プログラムの実行が、各言語に専用のハー
ドウェアを持つ専用処理装置によって実行されるので、
効率良く、高速に係る多重言語プログラムの実行が可能
となる。他の言＠１例えばＣ０ＢＯＬ。
ＯＲＴＲＡＮの部分の処理を行なわしめる。これによっ
て、多重言語プログラムの実行が、各言語に専用のハー
ドウェアを持つ専用処理装置によって実行されるので、
効率良く、高速に係る多重言語プログラムの実行が可能
となる。他の言＠１例えばＣ０ＢＯＬ。
ＰＲＯＬＯＧ等においても同様である。
上述の説明においては、各機械鵬の先頭に７ラグを付し
て識別しているが、各言語プログラムの先頭の機械語に
のみフラグを付してもよく、又その他の識別手法を用い
ることができ、又メインメモリ１１と各専用処理装置と
の間に切替を行なう切替回路を設けてもよい。
て識別しているが、各言語プログラムの先頭の機械語に
のみフラグを付してもよく、又その他の識別手法を用い
ることができ、又メインメモリ１１と各専用処理装置と
の間に切替を行なう切替回路を設けてもよい。
以上本発明を一実施例により説明したが１本発明は本発
明の主旨に従い種々の変形が可能であり。
明の主旨に従い種々の変形が可能であり。
本発明からこれらを排除するものではない。
以上説明した様に２本発明によれば機械語で構成される
プログラムを格納するメインメモリと。
プログラムを格納するメインメモリと。
各々異なる言語の機械語を処理する複数の処理装置と、
該グログ２ムの言語に応じた該処理装置に該メインメモ
リに格納されたプログラムの処理を行なわしめる切換手
段とを有し、該切換手段の指示によって核メインメモリ
に格納されたプログラムを対応する言語を処理する処理
装置に実行させることを特徴としているので、各言語は
当該言断の処理に最適なハードウェアの専用処理装置で
処理されるから、効率良く且つ高速に言語処理が可能と
なるという効果を奏し、高速の多重言語処理系の提供が
可能となる。又、１システムで多重言語処理が可能とな
るという効果も奏し、構成が小型化し簡単化する。更に
多重言語プログラムの処理が可能となるので、１ユーザ
ープログラムに最適の言語を混在して作成出来るという
効果を奏し。
該グログ２ムの言語に応じた該処理装置に該メインメモ
リに格納されたプログラムの処理を行なわしめる切換手
段とを有し、該切換手段の指示によって核メインメモリ
に格納されたプログラムを対応する言語を処理する処理
装置に実行させることを特徴としているので、各言語は
当該言断の処理に最適なハードウェアの専用処理装置で
処理されるから、効率良く且つ高速に言語処理が可能と
なるという効果を奏し、高速の多重言語処理系の提供が
可能となる。又、１システムで多重言語処理が可能とな
るという効果も奏し、構成が小型化し簡単化する。更に
多重言語プログラムの処理が可能となるので、１ユーザ
ープログラムに最適の言語を混在して作成出来るという
効果を奏し。
例えば人工知能のプログラムに用いればＬＩ ＳＰ言語
で作成されたプログラムの計算、論理判断部をＦＯＲＴ
ＲＡＮ−ｉ語で作成出来、高速処理可能なプログラムを
作成出来一層の高速化を計ることも可能となり、実用上
優れた多重言語処理システムの提供が可能となる。
で作成されたプログラムの計算、論理判断部をＦＯＲＴ
ＲＡＮ−ｉ語で作成出来、高速処理可能なプログラムを
作成出来一層の高速化を計ることも可能となり、実用上
優れた多重言語処理システムの提供が可能となる。
第１図は本発明の一実施例ブロック図、第２図は第１図
構成に用いられるオブジェクトプログラムの機械語構成
図、第３図は本発明に用いられるヱーザープログラムの
一実施例構成図である。 図中、１０・・・コンパイラ、１１・・・メインメモリ
。 ２０〜２ｎ・・・専用処理装置、６・・・切替回路。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
構成に用いられるオブジェクトプログラムの機械語構成
図、第３図は本発明に用いられるヱーザープログラムの
一実施例構成図である。 図中、１０・・・コンパイラ、１１・・・メインメモリ
。 ２０〜２ｎ・・・専用処理装置、６・・・切替回路。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮
Claims (2)
- （１） 機械語で構成されるプログラムを格納するメイ
ンメモリと、各々異なる言語の機械語を処理する複数の
処理装置と、該プログラムの言語に応じた該処理装置に
該メインメモリに格納されたプログラムの処理を行なわ
しめる切換手段とを有し。 該切換手段の指示によって該メインメモリに格納された
プログラムを対応する８語を処理する処理装置に実行さ
せることを特徴とする多重言語処理システム。 - （２） 前記切換手段は該メインメモリのプログラムを
一方の処理装置が処理している間に、該プログラムに他
の８語の機械語が存在していることを検出したことに応
じて、該他の８語に対応する他の処理装置に該プログラ
ムの処理を切換え、複数の言語の混在するプログラムを
処理せしめることを特徴とする特許請求の範囲第（１）
項記載の多重言語処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670483A JPS60142744A (ja) | 1983-12-29 | 1983-12-29 | 多重言語処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24670483A JPS60142744A (ja) | 1983-12-29 | 1983-12-29 | 多重言語処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142744A true JPS60142744A (ja) | 1985-07-27 |
Family
ID=17152389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24670483A Pending JPS60142744A (ja) | 1983-12-29 | 1983-12-29 | 多重言語処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142744A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251867A (ja) * | 1986-04-24 | 1987-11-02 | Hitachi Ltd | マルチプロセツサシステム |
| JPS6376052A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | Ｃｐｕ切替え方式 |
| JPH01217536A (ja) * | 1988-02-25 | 1989-08-31 | Hitachi Ltd | 異種言語混在形プログラム処理コントローラ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272130A (en) * | 1975-12-12 | 1977-06-16 | Nec Corp | Information processing device |
| JPS58129673A (ja) * | 1982-01-29 | 1983-08-02 | Nec Corp | デ−タ処理装置 |
-
1983
- 1983-12-29 JP JP24670483A patent/JPS60142744A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272130A (en) * | 1975-12-12 | 1977-06-16 | Nec Corp | Information processing device |
| JPS58129673A (ja) * | 1982-01-29 | 1983-08-02 | Nec Corp | デ−タ処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251867A (ja) * | 1986-04-24 | 1987-11-02 | Hitachi Ltd | マルチプロセツサシステム |
| JPS6376052A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | Ｃｐｕ切替え方式 |
| JPH01217536A (ja) * | 1988-02-25 | 1989-08-31 | Hitachi Ltd | 異種言語混在形プログラム処理コントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0109567B1 (en) | Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter | |
| KR920010978B1 (ko) | 개선된 입·출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템 | |
| US4922414A (en) | Symbolic language data processing system | |
| US4843541A (en) | Logical resource partitioning of a data processing system | |
| JPH0776921B2 (ja) | データ処理方法及び装置 | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| JPH0215369A (ja) | ベクター処理システムの命令を実行する方法及び装置 | |
| JPS6334490B2 (ja) | ||
| JPS60142744A (ja) | 多重言語処理システム | |
| JPS5851327A (ja) | 入出力制御システム | |
| US4633406A (en) | Digital data processing system method for making a general call | |
| JPH0192843A (ja) | データ処理装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| JPH04268928A (ja) | エミュレーション装置及び半導体装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JPS63216136A (ja) | 多重言語処理方式 | |
| JPS6049335B2 (ja) | マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 | |
| JPH01291358A (ja) | 多重言語処理システム | |
| JPS62100839A (ja) | ソフトウエア命令によるフア−ムウエア実行方式 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH0266632A (ja) | 割込み制御方式 | |
| JPH0334053A (ja) | 制御移行方式 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 |