KR900015005A - 링 축소 로직 매카니즘 - Google Patents

링 축소 로직 매카니즘 Download PDF

Info

Publication number
KR900015005A
KR900015005A KR1019900003573A KR900003573A KR900015005A KR 900015005 A KR900015005 A KR 900015005A KR 1019900003573 A KR1019900003573 A KR 1019900003573A KR 900003573 A KR900003573 A KR 900003573A KR 900015005 A KR900015005 A KR 900015005A
Authority
KR
South Korea
Prior art keywords
ring
ring number
state
signal
valid
Prior art date
Application number
KR1019900003573A
Other languages
English (en)
Other versions
KR940005788B1 (ko
Inventor
브이.레도욱스 로버트
피.켈리 리챠드
엠.필립스 포레스트
Original Assignee
루이스 피.앨빈저
볼 에이치엔 인포메이숀 시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피.앨빈저, 볼 에이치엔 인포메이숀 시스템즈 인코포레이티드 filed Critical 루이스 피.앨빈저
Publication of KR900015005A publication Critical patent/KR900015005A/ko
Application granted granted Critical
Publication of KR940005788B1 publication Critical patent/KR940005788B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Abstract

내용 없음.

Description

링 축소 로직 매카니즘
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용한 컴퓨터 시스템의 블럭도,
제3도(제3-1도 및 제3-2도)는 중앙 프러세서 유닛의 실행 유닛에 대한 블럭도,
제4도는 가상 어드레스를 물리 어드레스로 변환하고 링 발생 로직을 포함하고 있는 가상 메모리 관리 유닛의 일부에 대한 소프트웨어 블럭도.

Claims (8)

  1. 명령실행중에 프로세스의 링 번호를 생성하기 위한 실행 유닛에 있어서, 프로세스의 안전성을 지시하는 안전 프로세서 신호를 생성하기 위한 프로세스형 레지스터 수단과, 제1링 번호부와 제1데이타부를 가진 제1오퍼랜드를 기억하는 메모리 수단과, 제2링번호를 기억하는 링유효 레지스터 수단과, 상기 명령을 기억하는 명령 레지스터 수단과, 상기 명령 레지스터 수단에 결합되어 상기 명령에 응답하고 다수의 펌웨어 워드 신호들을 발생하는 제어기억 수단을 구비하는데, 상기 실행유닛은 상기 명령을 실행하기 위해 다수의 펌웨어 워드 신호들에 응답하게 되며, 첫번째 펌웨어 신호군에 응답하여 다수의 링제어신호 들을 발생하는 디코드 로직 수단과, 상기 링유효 레지스터 수단, 상기 메모리 수단, 상기 프로세스형 레지스터 수단 및 디코드 로직 수단에 결합되어, 상기 제1링번호부, 상게 제2링번호, 상기 안전프로세스 신호 및 상기 다수의 링 제어 신호들에 응답해서, 유효 링 번호를 발생하는 비교 논리 수단을 구비하는 것을 특징으로 하는 실행유닛.
  2. 제1항에 있어서, 제3링번호부와 제2데이타부를 갖는 제2오퍼랜드를 기억하는 레지스터 파일 수단과, 상기 디코드 로직 수단에 결합되어, 링 제어 신호들중 한 신호에 응답해서, 제1상태의 선택신호를 발생하는 OR로직수단과, 상기 OR로직 수단, 상기 비교 로직 수단 및 상기 레지스터 파일 수단에 결합되어, 제1상태의 상기 선택 신호에 응답해서 상기 유효 링번호를 선택하고 제2상태의 상기 선택 신호에 응답해서 제3링 번호부를 선택하여, 제4링번호를 발생하는 선택 로직 수단을 아울러 구비하는 것을 특징으로 하는 실행유닛.
  3. 제2항에 있어서, 상기 제1 및 제2데이타부 또는, 상기 제1또는 제2데이타부의 산술 및 논리 동작들을 수행하여, 제3데이타부를 갖는 제3오퍼랜드를 발생하는 산술 로직 수단과, 상기 제어 기억수단, 상기 선택된 로직수단 및 상기 산술 로직 수단에 결합되어, 두번째 펌웨어 워드신호군에 응답해서 제4링번호를 상기 제3데이타부에 부여하는 조합 로직수단을 아울러 구비하는 것을 특징으로 하는 실행유닛.
  4. 제1항에 있어서, 상기 유효 링번호는 제1링 제어 신호가 제2상태일때 2진수 00인 것을 특징으로 하는 실행유닛.
  5. 제1항에 있어서, 상기 유효 링번호는 제2링 제어 신호가 제1상태이면 상기 제2링번호와 같은 것을 특징으로 하는 실행유닛.
  6. 제1항에 있어서, 제3링 제어신호가 제1상태이고, 상기 안전 프로세스 신호가 제1상태이고, 상기 제2링번호가 상기 제1링번호부와 같거나 큰 경우, 상기 유효링 번호는 상기 제2링번호와 같은 것을 특징으로 하는 실행유닛.
  7. 제1항에 있어서, 상기 제3링 제어 신호가 제1상태이고, 상기 안전 프로세스 신호가 제1상태이고, 상기 제2링번호가 제1링 번호부 보다 작은 경우, 상기 유효링 번호는 상기 제2링 번호와 같은 것을 특징으로 하는 실행유닛.
  8. 제1항에 있어서, 상기 유효 링 번호는 상기 제3링 제어신호가 제1상태이고 상기 특권신호가 제2상태이면 2진수 00인 것을 특징으로 하는 실행유닛.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900003573A 1989-03-31 1990-03-25 링 축소 로직 매커니즘 KR940005788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/332,258 US5117491A (en) 1989-03-31 1989-03-31 Ring reduction logic using parallel determination of ring numbers in a plurality of functional units and forced ring numbers by instruction decoding
US332,258 1989-03-31

Publications (2)

Publication Number Publication Date
KR900015005A true KR900015005A (ko) 1990-10-25
KR940005788B1 KR940005788B1 (ko) 1994-06-23

Family

ID=23297438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003573A KR940005788B1 (ko) 1989-03-31 1990-03-25 링 축소 로직 매커니즘

Country Status (10)

Country Link
US (1) US5117491A (ko)
EP (1) EP0389886B1 (ko)
JP (1) JP2535086B2 (ko)
KR (1) KR940005788B1 (ko)
CN (1) CN1021936C (ko)
AU (1) AU632542B2 (ko)
CA (1) CA2011394C (ko)
DE (1) DE69033099T2 (ko)
IL (1) IL93584A0 (ko)
YU (1) YU56290A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210395A (ja) * 1994-01-10 1995-08-11 Fujitsu Ltd ファームウェアメンテナンス方式
CN1094739C (zh) * 2000-04-13 2002-11-27 昆明卷烟厂 提高烟叶对糖基添加剂吸收方法
US9396015B2 (en) * 2014-10-27 2016-07-19 Ayla Networks, Inc. Flexible device templates for connected consumer devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253425A5 (ko) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
FR2258112A5 (ko) * 1973-11-30 1975-08-08 Honeywell Bull Soc Ind
US3916385A (en) * 1973-12-12 1975-10-28 Honeywell Inf Systems Ring checking hardware
US4409655A (en) * 1980-04-25 1983-10-11 Data General Corporation Hierarchial memory ring protection system using comparisons of requested and previously accessed addresses
US4442484A (en) * 1980-10-14 1984-04-10 Intel Corporation Microprocessor memory management and protection mechanism
JPS6111866A (ja) * 1984-06-27 1986-01-20 Fujitsu Ltd リング保護方式
US4787031A (en) * 1985-01-04 1988-11-22 Digital Equipment Corporation Computer with virtual machine mode and multiple protection rings
US4703417A (en) * 1985-06-27 1987-10-27 Honeywell Information Systems Inc. Call instruction for ring crossing architecture
US4866599A (en) * 1985-06-27 1989-09-12 Bull Hn Information Systems Inc. Call instruction, return instruction and trap procedure for ring crossing architecture
US4858117A (en) * 1987-08-07 1989-08-15 Bull Hn Information Systems Inc. Apparatus and method for preventing computer access by unauthorized personnel
US4980819A (en) * 1988-12-19 1990-12-25 Bull Hn Information Systems Inc. Mechanism for automatically updating multiple unit register file memories in successive cycles for a pipelined processing system

Also Published As

Publication number Publication date
EP0389886B1 (en) 1999-05-12
IL93584A0 (en) 1990-12-23
AU5116190A (en) 1990-10-04
CN1021936C (zh) 1993-08-25
YU56290A (sh) 1994-04-05
CA2011394C (en) 1994-06-28
AU632542B2 (en) 1993-01-07
JPH02287649A (ja) 1990-11-27
CN1045473A (zh) 1990-09-19
EP0389886A3 (en) 1991-12-11
US5117491A (en) 1992-05-26
DE69033099D1 (de) 1999-06-17
KR940005788B1 (ko) 1994-06-23
DE69033099T2 (de) 2000-01-05
JP2535086B2 (ja) 1996-09-18
EP0389886A2 (en) 1990-10-03
CA2011394A1 (en) 1990-09-30

Similar Documents

Publication Publication Date Title
US4835677A (en) System for directly and indirectly accessing control registers by different operating systems based upon value of operating system indication bit
US4347565A (en) Address control system for software simulation
JP2571757B2 (ja) 信号処理装置及び該装置を使用する
US4498132A (en) Data processing system using object-based information and a protection scheme for determining access rights to such information and using multilevel microcode techniques
KR920001319A (ko) 처리기 및 처리기의 처리방법
KR930006541A (ko) 원자 억세스를 제공하는 레지스터가 소프트웨어 인터록 없이 공유된 레지스터의 개별 비트를 세트하고 클리어하기 위한 방법 및 장치
KR900006853A (ko) 마이크로 프로세서
US4047245A (en) Indirect memory addressing
US4499535A (en) Digital computer system having descriptors for variable length addressing for a plurality of instruction dialects
US4493024A (en) Digital data processing system
KR900015005A (ko) 링 축소 로직 매카니즘
US4455604A (en) Digital data processing system having addressing means for translating operands into descriptors identifying data, plural multilevel microcode control means, and ability to execute a plurality of internal language dialects
JPH0668724B2 (ja) シミユレーシヨン方法
US4618925A (en) Digital data processing system capable of executing a plurality of internal language dialects
US4480306A (en) Digital data processing system using unique ALU register files and micro-instruction stacks
JPS6238738B2 (ko)
US4633406A (en) Digital data processing system method for making a general call
JPH056281A (ja) 情報処理装置
US4493023A (en) Digital data processing system having unique addressing means and means for identifying and accessing operands
US6321319B2 (en) Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction
KR960016401B1 (ko) 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로
US4532586A (en) Digital data processing system with tripartite description-based addressing multi-level microcode control, and multi-level stacks
US4517642A (en) Digital computer system having unique means of referring to operands and ability to execute a plurality of internal languages
US4661903A (en) Digital data processing system incorporating apparatus for resolving names
JPS60129856A (ja) メモリ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990616

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee