CN1045473A - 环换算逻辑机制 - Google Patents

环换算逻辑机制 Download PDF

Info

Publication number
CN1045473A
CN1045473A CN90101794A CN90101794A CN1045473A CN 1045473 A CN1045473 A CN 1045473A CN 90101794 A CN90101794 A CN 90101794A CN 90101794 A CN90101794 A CN 90101794A CN 1045473 A CN1045473 A CN 1045473A
Authority
CN
China
Prior art keywords
mentioned
ring
instruction
signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN90101794A
Other languages
English (en)
Other versions
CN1021936C (zh
Inventor
罗伯特·V·莱登休
理查德·P·凯利
福雷斯特·M·菲利普斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Inc
Original Assignee
Bull HN Information Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull HN Information Systems Inc filed Critical Bull HN Information Systems Inc
Publication of CN1045473A publication Critical patent/CN1045473A/zh
Application granted granted Critical
Publication of CN1021936C publication Critical patent/CN1021936C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

在执行单元执行一条指令期间，指令存贮在指令寄存器中，含有环号的操作数存贮在数据存贮器中，由虚拟存贮器管理单元生成的环号存贮在环有效存贮器中。指令对在其控制存贮寄存器中存有固件字的一个控制存贮器进行寻址。对固件场进行解码从而产生多个环控制信号。从数据寄存器和环有效寄存器中送来的环号被加以比较，产生出一个有效环号。根据安全过程信号、环控制信号和环号的相对值的状态，有效环号被定为二进制00或者环号中的较大者。

Description

本发明总的来说涉及数据处理系统，具体地来说是涉及信息的环状保护。
计算机软件包括操作系统，设备语言程序和用户程序。通过使用一种特定语言程序，程序员可以用较高级的语言书写用户程序。操作系统软件与执行指令的硬件发生联系，从而能把用户程序编译成机器语言。操作人员与执行某一特定工作的被编译的应用程序发生联系。
为了保护存贮在系统中的软件不被无意地或有意地加以改动，人们设计了一种环状保护方案。环状保护由一组不同级别的保护组成，可以设想为存贮器中的一组N个从里向外分别标有数字0、1、2…N-1个的同心圆。包括在圆0之内的存贮空间叫做0号环，包括在圆1和2之间的存贮器空间叫做2号环。一个过程中的每一段都存放在一个存贮器环上。越靠近中心的段，其保护和特许就越高。系统支持标有数字0、1、2和3的四个环。0号环级别最高，3号环级别最低。
操作系统的一部分通常驻留在0号环上，存贮器管理单元的过程调度程序通常存贮在1号环中。完整性要求较高的软件通常存放在2号环中。用户程序则停留在3号环上。
用户由操作系统给予一个分类。这种分类能使用户访问一定的环中的过程。假定用户被允许访问2号环，那么用户不能读取0号和1号环中的过程，而只能读取2号和3号环中的过程。
一个虚拟存贮器由一批目标程序组成，每个目标程序都有一个（路径名形式的）名称、一个概括描述（比方说长度和根据他们的访问权被允许使用本目标程序的用户名单）和一个本体。
为了便于管理，目标程序被分成两类：目录目标程序（含有非目录目标程序的描述）和非目录目标程序（含有程序和系统数据）。一旦要求参考一个目标程序，操作系统（OS）马上利用该目标程序的路径名寻找该目录目标程序，期望发现所要求的目标文件的目录项。接着，OS使用这个目录来断定提出要求的用户是否有权访问本目标程序。如果有权，再确定目标程序的位置，长短等等。
具有虚拟存贮器能力的那些现有系统中装有复杂的环换算逻辑电路作为虚拟存贮器管理单元的一部分。题为“环检验硬件”的第3，916，385号美国专利和题为“采用环的概念来表示过程的不同优先级别的信息多重处理系统中的数据保护”的第4，177，510号美国专利中描述了这种环状保护机制。但是目前对计算机的输入/输出信息量已提出了更高的要求。
在多级生产线作业系统中，无论什么时候只要有关数据保护的信息被涉及到，就必须收集和处理他们。生产线中的各级中局部化了的硬件加强了操作系统提供的保护。
因此，本发明的一个目的是在生产线中的一级中提供一种具有更大的输入/输出量的环状保护系统。
本发明的上述目的是这样实现的：对一个过程来型寄存器进行预先设定，使之产生一个指示着一个安全操作的安全过程信号。在执行单元执行一条指令期间，指令存贮在指令寄存器中，含有环号的操作数存贮在数据存贮器中，由虚拟存贮器管理单元生成的环号存贮在环有效存贮器中。指令对在其控制存贮寄存器中存有固件字的一个控制存贮器进行寻址。对固件场进行解码从而产生多个环控制信号。从数据寄存器和环有效寄存器中送来的环号被加以比较，产生出一个有效环号。根据安全过程信号、环控制信号和环号的相对值的状态，有效环号被定为二进制00或者环号中的较大者。
上述这些属于本发明的特点的新颖特征在后面的权利要求书中将得到详细描述。然而，发明本身，无论它的结构、工作情况还是其它的目的，优点可以通过结合附图阅读下面的描述来加以最好的理解。附图中：
图1.是采用了本发明的一个计算机系统的方框图。
图2.是其高速缓冲存贮器中使用了本发明的一个中央处理单元的方框图。
图3.是表示本发明的中央处理单元中的一个执行单元的逻辑图。
图4.是虚拟存贮器管理单元中把虚拟地址翻译成物理地址和包括环生成逻辑电路的那部分软件方框图。
图1.是生产流水线数据处理系统1中的方框图。其中包括一个中央处理单元（CPU）2，一个虚拟存贮器管理单元（VMMU）4，一个高速存贮器单元6，一个存贮器系统8和输入/输出外围设备10，高速存贮器单元6，存贮器8和输入/输出外围单元10均与系统总线12相连。存贮器8中存贮着指令和操作数。那些最有可能马上被执行的指令和操作数将从存贮器子系统8转移到高速缓冲存贮单元6。
CPU2从高速缓冲存贮单元6接收指令，在执行这些指令的过程中把指令中的虚拟地址部分送到VMMU4部分。VMMU4把这些虚拟地址翻译成物理地址，这些物理地址将被送到高速缓冲存贮单元6用来取出必要的操作数，从而使CPU2能够执行这些指令。VMMU4还把一个环号送给CPU2。这个环号将在最后的环号计算中用到。输入/输出单元10表示通常的任何数量的外围控制器及它们的设备，或者，控制外围控制器和装置的输入/输出处理器。这个单元10还可以表示一个通讯子系统。
图2.以方框图的形式示出了构成CPU2和高速缓冲存贮单元6的主要元件。CPU2包括指令（I）单元2-2，一个A单元2-4和多个执行（E）单元2-6。执行单元2-6可以是一个科学指令处理器或者是一个商业指令处理器。为简单起见，这里只描写了执行单元2-6中的一个的操作情况，这对理解本发明也是足够的了。I单元2-2、A单元2-4和E单元2-6分别被设置在各自的半导体芯片中。
高速缓冲存贮单元6包括一个I-高速缓冲存贮器6-2和一个E-高速缓冲存贮器6-4。I-高速缓冲存贮器6-2存贮着将被执行的指令，而E-高速缓冲存贮器6-4存贮着这些指令所需的操作数。I单元2-2基本上执行两个功能。它先从I-高速缓冲存贮器6-2中取出指令，然后分析这些指令从而断定其它的单元（也就是A单元2-4和E单元2-6）应该怎样继续处理这些指令。此外，I-单元2-2还执行从流水线中取出的一些分指令。
A单元2-4从I-单元2-2中接受指令，如果，这是一条存贮器-到-存贮器指令，那么，就执行该指令。如果该指令应由E单元2-6来执行，A单元2-4就向VMMU4送出一个包括环号的虚拟地址，VMMU4将为E-高速缓冲存贮单元6-4把这个虚拟地址翻译成一个物理地址。E-高速缓冲存贮器6-4把这些操作数送到E单元2-6。其目的是为了完成指令单元2-2最初从I-高速缓冲存贮单元6-2中接收到的指令的执行。
A单元2-4还验证转移指令的执行，它把转移地址送回指令单元2-2，此时，指令单元2-2已经要求I单元2-2所指令的I-高速缓冲存贮器6-2中的下一条指令预先取出转移地址。A单元2-4和E单元2-6中都包括有寄存器文件，这些寄存器文件中存贮了程序元可以访问的寄存器的内容，即所谓的软件可视寄存器。每个寄存器文件都能刷新其它文件。
I-高速缓冲存贮器6-2和E-高速缓冲存贮器6-4都与系统总线12相连，用从存贮器8中接收到的指令和操作数就能刷新它们的内容。
指令将被CPU2中的元件以流水作业的方式来执行。也就是说，I单元2-2从I-高速缓冲存贮器中接收指令，加以分析，然后再把这些指令送给A单元2-4和E单元2-6，如果应由它们来执行该指令的话。A单元2-4要么执行该指令，要么把虚拟地址送给VMMU4翻译，而确立E-高速缓冲存贮器6-4的地址。E-高速缓冲存贮器6-4再把指定的操作数送给E单元2-6。当A单元2-4执行来自I单元2-2中的第一条指令中由它执行的部分时，I单元2-2已在从I-高速缓冲存贮器6-2中取出第二条和后续的指令了。当A单元2-4把由第一条指令确定的虚拟地址送给VMMU4并把此事通知I单元2-2时，I单元2-2就向A单元2-4送出第二条指令。当A单元2-4在执行管道中的第二条指令时，VMMU4对E-高速缓冲存贮器6-4进行寻址。当E单元2-6执行第一条指令时，VMMU4可以对E-高速缓冲存贮器进行寻址。以取出第二条指令的操作数，而A单元2-4正产生第三条的地址的虚拟地址。与此同时，I单元2-2正分析第四条指令和取出一条后续指令，因此，在这个典型例子中可以有五条指令沿流水线前进。由于I单元2-2能执行一定的转移指令，A单元能执行一定的软件可视寄存器指令，因此，一但完成这些指令的执行它们就可以从流水线中去掉。同样，当A单元2-4在执行一条转移指令并且转移单元满足时A单元2-4可以马上验证I单元2-2的转移地址，这条转移指令就可以从流水线中去掉。
图3.示出了描述本发明的E单元2-6的逻辑部分。E单元2-6中存贮了一条用于执行的从I-FIFO2-600中的I单元2-2中接收到的指令。下一地址发生器（MAG）2-602把一个固件字的地址送给控制存贮器2-604，由它把这个固件字存贮在一个RDR（E）寄存器2-606中。这个固件字RDR0-95控制E单元2-6的指令执行。举个例子，一条指令可以往指示着安全处理操作的PT寄存器2-608中装入一个数据位。算术逻辑单元可以对从D-FIFO2-630中接收到的数据、经过寄存器DFA2-613从寄存器文件2-610中接收到的数据、从多路复用器（MUX）2-617中接收到的数据和从寄存器RFB2-615中接收到的数据进行逻辑运算。来自数据源（未示出）的操作数可以加到ALU2-614的B输入端。
在指令执行期间，XMMU4把环号V-REF（0，1）存贮在REF-FIFO2-632中，把地址存贮在E-高速缓冲存贮器6-4中，被寻址位置的内容存贮在D-FIFO2-630。
来自D-FIFO2-630的环号E-DAT-IN（0，1）和来自REF-FIFO2-632的环号E-REF（0，1），在比较逻辑2-607中加以互相比较，从而产生信号E-REFF（0，1），该信号被送到选择逻辑2-609。根据信号SEL-E-REF的状态，选择来自寄存器RFA2-613的环信号RFA（0，1），或者，E-REFF（0，1）来产生环信号RSLT-RNG（0，1）。
合并逻辑2-611，根据固件字RDR66-67的状态，把来自算术逻辑电元2-614的输出信号ALU2-31和环信号RSLT-RNG（0，1）加以合并，或者选择信号ALU0-31来产生信号RSLT0-31。信号RSLT0-31可以存贮在E高速缓冲存贮器6-4中，或者存贮在寄存器文件（E）2-610中的一个软件可视寄存器中，或者存贮在寄存器文件（A）2-404中相应的一个软件可视寄存器中。
下面是具体的逻辑结构，阅读时应参考后面的有效环逻辑表达式。把固件信号RDR71-77加给解码逻辑2-603，种生信号RNG-O，RNG-R或者RNG-REF。再把信号RNG-O，REF-R或者RNG-REF加给比较逻辑2-607。信号RNG-O处于逻辑“1”时逼使输出信号E-REFF（0，1）为二进制的00。信号REF-R处于逻辑“1”时将逼使E-REFF（0，1）等于E-REF（0，1）。当信号RNG-REF和PT都为逻辑“1”时，如果E-REF（0，1）大于或等于E-DAT-IN（0，1）则E-REFF（0，1）等于E-REF（0，1）;如果E-DAT-IN（0，1）大于E-REF（0，1）则E-REFF（0，1）等于E-DAT-IN（0，1）。
信号RNG-O，REF-R或者RNG-REF还加给“或”逻辑2-605，从而产生信号SEL-E-REF，该信号SEL-E-REF在逻辑1时指定一个环换算操作，由此选择逻辑2-609即选中E-REFF（0，1）。不然的话，选择逻辑2-609即选中RFA（0，1）。
RNG-O信号在对虚拟地址执行地址运算时有效。此时，操作数的环场（ring    field）在运算执行（E-REFF（0，1）＝1）之间即被强制置为二进制00。
REF-R信号在进行直接寻址时有效。E-REFF（0，1）是E-REF（0，1），R1或RN中的最大者。
RNG-REF信号在执行把虚拟地址当作操作数使用的指令时有效。E-REFF（0，1）是E-REF（0，1）和E-DAT-IN（0，1）中的较大者。
现在来参阅图4，假设有一个读操作，一条把由存贮在软件可视寄存器B1中的虚拟地址所指位置的E高速缓冲存贮器中的内容装入寄存器文件（A）2-404中的软件可视寄存器B4中，另外还假定;
当前过程RCR，信号REFF的环号为00。2比特的RCR已事先存放在程序计数器2-416中。
存贮在B4中的虚拟地址包括一个其值等于01的环场RN，一个其值等于十六进制0000的段号场（SN），一个其值等于十六进制0000的页号场和一个十六进制0100的偏置量。
虚拟地址能使一个过程对本虚拟存贮器中的任何目标程序进行寻址。段号（SN）可以对小于或等于1百万字的一个具体的日程程序或者一部分目标程序进行寻址。每一段含有1024页，有一页含有1024个字。字号PN对一个段中的一页进行寻址。偏离量指定存贮在一页中的一个字。环号指定了该虚拟地址的存取权。
SN中的二个高位比特指向一个描述段基准寄存器（DSBR）4-2。DSBR4-2中包括一个页号（十六进制00000）和一个偏置值（十六进制00），上述的偏置值请示着描述段页表0（DSPT0）4-4中的位置。DSPT0    4-4中的页号场（十六进制00000）指示着一个段描述表（SDT）4-12中的段描述0。SD0指定了由操作系统赋给过程的存取权。
一个V数据位指示一个有效的SD0。一个DR数据位指示着指示的执行是允许在0号环内进行。一个P数据位指示着一个被编页的段。一个E数据位指示着指令从该段中取数只是在下面的情况下才允许：即处理器工作在大于或等于R1和小于或等于R2的环内。R1指定了本段中读/写括号（bracket）的最高环号（保护级别最低）。本例中，R1＝01。R2指定了本段中的读/执行括号的最高环号。本例中，R2＝10。页号场（十六进制00000）指定了段号页表（SNPT）4-10的位置。寄存器B1中的PN场指定了存贮着操作数的页号的SNPT4-10中的位置。寄存器B1中的偏差量（十六进制0100）指出了E高速缓冲存贮器6-4中操作数的位置。物理地址由来自B1的偏离量和来自SNPT4-10的页号形成。
逻辑4-6的输出有效环REF是REFF和RN中的较大者。REFF等于00，RN等于01，因此，REF等于01。段描述表4-12的SD0中的环号R2为10，由于REF小于R2，因此它具有更大的访问权，故数据允许被读出。在读取操作数时，还计算REFF，从而决定哪个环号装入指令LD    B1    B4的基准寄存器中。信号V-REF0，1由存贮在REF    FIFO2-632中的R1和REF中的较大者在逻辑4-8中产生。在这种情况下，它们的值均为01。
位置0100中的内容（包括环号00）被存贮在DATA    FIFO2-630中。因此，逻辑电路从REF-FIFO2-632中选择出行号01存入软件可视寄存器B4中。
总结一下，环R中的一个过程在其环为r1、r2和r3的段上有希望被允许进行的运算有：
写：如果O＜＝R＜＝r1，
读：如果O＜＝R＜＝r2，
执行：如果r1＜＝R＜＝r2，
调用：如果r2＜R＜＝r3（内部调用，在r3内执行），
如果r1＜＝R＜＝r2（边缘调用，在r内执行）。
调用运算在题为“用于环交叉结构的调用指令”的第4，703，417号美国专利中也得到了描述。
有效环逻辑
解码逻辑2-603（图3）
RDR71-77等于十六进制的01，则信号RNG-O＝1，
RDR71-77等于十六进制的02，则信号REF-R＝1，RDR71-77等于十六进制的04，则信号RNG-REF＝1。
或逻辑2-605，
RNG-O+REF-R+RNG-REF＝SEL-E-REF
比较逻辑2-607，
如果RNG-O＝0，则E-REFF（0，1）＝00，
如果REF-R＝1，则E-REF（0，1）＝E-REFF（0，1）
翻译地址方式（TAM）
如果RNG-REF    &    RT    &（E-REF（0，1）＞＝E-DAT＝IN（0，1）），
则    E-REFF＝E-REF，
如果RNG-REF    &    PT    &（E-REF（0，1）＜E-DAT＝IN（0，1）），
则    E-REFF＝E-DAT-IN（0，1）
绝对地址方式（AAM）
IF    RNG-REF    &    RT，则E-REFF（0，1）＝00
选择逻辑2-609
RSLT-RNG（0，1）＝RFA（0，1），如果SEL-E-REF＝O;
RSLT-RNG（0，1）＝E-REFF（0，1），如果SEL-E-REF＝1。
合并逻辑2-611，
RSLT（0-31）＝RSLT-RNG（0，1）：ALU（2-31）如果RDR66-77＝01。
在AAM状态下，处理器把所有的虚拟地址解释成物理地址，也就是说不进行地址翻译。所有虚拟地址的环号为设为零。在TAM状态下，处理器使用段和页表把所有的虚拟地址翻译成物理地址。
在看了上面对本发明的一个最佳实施例进行的描述之后，本技术领域内的熟练人员可以对本发明作许多变动和改进，申请人认为这些变动在本发明的精神实质范围之内。

Claims (8)

1、在指令执行期间用于产生一个过程的环号的执行单元，包括：
·产生指示一个安全过程的安全过程信号的过程类型寄存装置，
·用于存贮具有第一环号和第一数据部分的第一操作数的存贮装置，
·用于存贮一个第二环号的环有效寄存器装置，
·用于存贮上述的指令的指令存贮器装置，
·与上述的指令寄存装置相连的控制存贮装置，该装置对上述指令作出响应产生出多个固件字信号；上述的执行单元对上述的多个固件字信号作出响应并执行上述的指令，
·解码逻辑装置，该对第一批多个固件字信号作出响应，用于产生出多个环控制信号，
·与上述的环有效寄存装置、上述的存贮装置、上述的过程类型寄存装置和上述解码逻辑装置相连的比较逻辑装置，该装置对上述的第一环号部分、第二环号、安全过程信号和多个环控制信号，产生一个有效环号。
2、根据权利要求1的执行单元，其中上述的执行单元还包括：
·用于存贮具有一个第三环号部分和一个第二数据部分的操作数的寄存器文件装置，
·与上述的解码逻辑电路相连的或逻辑装置，该装置对上述的多个环控制信号中的一个作出响应，从而产生一个处于第一状态的选择信号，
·与上述的或逻辑装置、比较逻辑装置和寄存器文件装置相连的选择逻辑装置，该装置响应于处于第一状态的上述选择信号选中上述的有效环号，响应于处于第二状态的上述选择信号选中上述的第三环号部分，由此上述的选择逻辑装置产生一个第四环号。
3、根据权利要求2的执行单元，还包括：
·算术逻辑装置，该装置对上述的第一和第二数据部分或者第一或第二数据部分进行算术或逻辑运算，从而产生一个具有第三数据部分的第三操作数，
与上述的控制存贮装置、选择逻辑装置和上述的算术装置相连的合并逻辑装置，用于响应于第二批多个固件字信号在上述的第三数据部分上追加一个第四环号。
4、根据权利要求1的执行单元，其中当上述的第一环控制信号处于第二状态时，上述的有效环号为二进制00。
5、根据权利要求1的执行单元，其中如果第二环控制信号处于第一状态，则上述的有效环号等于上述的第二环号。
6、根据权利要求7的执行单元，其中如果上述的第三环控制信号处于第一状态，上述的安全过程信号处于第一状态及上述的第二环号大于或等于上述的第一环号部分时，上述的有效环号即等于上述的第二环号。
7、根据权利要求1的执行单元，其中当第三环控制信号处于第一状态、上述的安全过程信号处于第一状态及上述的第二环号小于上述的第一环号部分时，上述的有效环号等于第一环号部分。
8、根据权利要求1的执行单元，其中如果第三环控制信号处于第一状态，上述的特权信号处于一个第二状态时，上述的有效环号即等于二进制的00。
CN90101794A 1989-03-31 1990-03-30 数据处理系统中产生保护号或者环号的装置 Expired - Fee Related CN1021936C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/332,258 US5117491A (en) 1989-03-31 1989-03-31 Ring reduction logic using parallel determination of ring numbers in a plurality of functional units and forced ring numbers by instruction decoding
US332,258 1989-03-31
US07/322,258 1989-03-31

Publications (2)

Publication Number Publication Date
CN1045473A true CN1045473A (zh) 1990-09-19
CN1021936C CN1021936C (zh) 1993-08-25

Family

ID=23297438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90101794A Expired - Fee Related CN1021936C (zh) 1989-03-31 1990-03-30 数据处理系统中产生保护号或者环号的装置

Country Status (10)

Country Link
US (1) US5117491A (zh)
EP (1) EP0389886B1 (zh)
JP (1) JP2535086B2 (zh)
KR (1) KR940005788B1 (zh)
CN (1) CN1021936C (zh)
AU (1) AU632542B2 (zh)
CA (1) CA2011394C (zh)
DE (1) DE69033099T2 (zh)
IL (1) IL93584A0 (zh)
YU (1) YU56290A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07210395A (ja) * 1994-01-10 1995-08-11 Fujitsu Ltd ファームウェアメンテナンス方式
CN1094739C (zh) * 2000-04-13 2002-11-27 昆明卷烟厂 提高烟叶对糖基添加剂吸收方法
US9396015B2 (en) * 2014-10-27 2016-07-19 Ayla Networks, Inc. Flexible device templates for connected consumer devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2258112A5 (zh) * 1973-11-30 1975-08-08 Honeywell Bull Soc Ind
FR2253425A5 (zh) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US3916385A (en) * 1973-12-12 1975-10-28 Honeywell Inf Systems Ring checking hardware
US4409655A (en) * 1980-04-25 1983-10-11 Data General Corporation Hierarchial memory ring protection system using comparisons of requested and previously accessed addresses
US4442484A (en) * 1980-10-14 1984-04-10 Intel Corporation Microprocessor memory management and protection mechanism
JPS6111866A (ja) * 1984-06-27 1986-01-20 Fujitsu Ltd リング保護方式
US4787031A (en) * 1985-01-04 1988-11-22 Digital Equipment Corporation Computer with virtual machine mode and multiple protection rings
US4703417A (en) * 1985-06-27 1987-10-27 Honeywell Information Systems Inc. Call instruction for ring crossing architecture
US4866599A (en) * 1985-06-27 1989-09-12 Bull Hn Information Systems Inc. Call instruction, return instruction and trap procedure for ring crossing architecture
US4858117A (en) * 1987-08-07 1989-08-15 Bull Hn Information Systems Inc. Apparatus and method for preventing computer access by unauthorized personnel
US4980819A (en) * 1988-12-19 1990-12-25 Bull Hn Information Systems Inc. Mechanism for automatically updating multiple unit register file memories in successive cycles for a pipelined processing system

Also Published As

Publication number Publication date
IL93584A0 (en) 1990-12-23
CN1021936C (zh) 1993-08-25
YU56290A (sh) 1994-04-05
DE69033099T2 (de) 2000-01-05
CA2011394A1 (en) 1990-09-30
EP0389886A3 (en) 1991-12-11
AU632542B2 (en) 1993-01-07
KR900015005A (ko) 1990-10-25
JP2535086B2 (ja) 1996-09-18
JPH02287649A (ja) 1990-11-27
KR940005788B1 (ko) 1994-06-23
EP0389886A2 (en) 1990-10-03
US5117491A (en) 1992-05-26
EP0389886B1 (en) 1999-05-12
DE69033099D1 (de) 1999-06-17
AU5116190A (en) 1990-10-04
CA2011394C (en) 1994-06-28

Similar Documents

Publication Publication Date Title
CN1118027C (zh) 存储器访问保护
US7516297B2 (en) Memory management
US6173369B1 (en) Computer system for processing multiple requests and out of order returns using a request queue
US20200242046A1 (en) Method, system, and apparatus for page sizing extension
US5475827A (en) Dynamic look-aside table for multiple size pages
US5317705A (en) Apparatus and method for TLB purge reduction in a multi-level machine system
CN1153145C (zh) 预加载不同缺省地址转换属性的方法和装置
CN101099130B (zh) 以高性能方式从cpu或处理单元中访问物理存储器的方法和装置
CN1278244C (zh) 内存管理系统及依据线性地址的内存存取保密的方法
US4769770A (en) Address conversion for a multiprocessor system having scalar and vector processors
AU2009308007B2 (en) Opportunistic page largification
CN1993683A (zh) 体系结构事件期间维持处理器资源
CN1016829B (zh) 在多任务虚拟存储器虚拟计算机型数据处理系统中控制输入输出存取的方法
CN1841343A (zh) 改进任务切换的系统和方法
CN1524228A (zh) 使用共享内存施行虚拟记忆的多元处理系统以及维持分页记忆整合性的记忆页更换方法
GB2478727A (en) Memory address translation with a page size and a page table size set to the same power of two
US20190004800A1 (en) Smart memory data store or load method and apparatus
WO1998021712A2 (en) Method and apparatus utilizing a region based page table walk bit
CN104798061A (zh) 在虚拟化环境中控制对存储器页面组的访问
TWI514144B (zh) 積聚分頁錯失之信號傳遞與處置技術
CN1578946A (zh) 用基于物理地址的安全配置确定对象安全的方法及装置
CN1848082A (zh) 用于提供原地执行功能的系统和方法
CN1021936C (zh) 数据处理系统中产生保护号或者环号的装置
US20070266199A1 (en) Virtual Address Cache and Method for Sharing Data Stored in a Virtual Address Cache
EP0528584A1 (en) Directory look-aside table for a virtual data storage system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee