JPH0334053A - 制御移行方式 - Google Patents
制御移行方式Info
- Publication number
- JPH0334053A JPH0334053A JP16671889A JP16671889A JPH0334053A JP H0334053 A JPH0334053 A JP H0334053A JP 16671889 A JP16671889 A JP 16671889A JP 16671889 A JP16671889 A JP 16671889A JP H0334053 A JPH0334053 A JP H0334053A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- program
- mpu
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 2
- 238000004092 self-diagnosis Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009191 jumping Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、読出し専用メモリ(ROM)から読み書き自
在メモリ(RAM)に制御を移行させる方式に関する。
在メモリ(RAM)に制御を移行させる方式に関する。
従来ROMからRAMへ制御を移行するにはROMプロ
グラムからRAMプログラムへJUMP命令を介して行
っていた8本方式ではFCC割込処理等をROMとRA
Mの両方でサポートする必要があった。
グラムからRAMプログラムへJUMP命令を介して行
っていた8本方式ではFCC割込処理等をROMとRA
Mの両方でサポートする必要があった。
なおこの種の技術として関連するものには例えばインテ
ル社発行のr80386ハードウエア・レファレンスマ
ニュアルJ第117〜118頁に記載された技術等が挙
げられる。
ル社発行のr80386ハードウエア・レファレンスマ
ニュアルJ第117〜118頁に記載された技術等が挙
げられる。
上記従来技術はROMプログラムからRAMプログラム
へJUMPするためのアドレスをLg識する必要があり
、RAMプログラムの変更によすROMプログラムまで
影響をうける問題があった。
へJUMPするためのアドレスをLg識する必要があり
、RAMプログラムの変更によすROMプログラムまで
影響をうける問題があった。
本発明はROMプログラムとRAMプログラムの依存性
を無くすことを目的とする。
を無くすことを目的とする。
上記目的を達成するために、ROMプログラムにて装置
の自己診断実施後RAMに制御を移す場合に、割込ベク
タテーブルとRAMプログラムのローディングを行った
後、割込みベクタを指定した割込みによりRAMプログ
ラムに制御を移すものである。
の自己診断実施後RAMに制御を移す場合に、割込ベク
タテーブルとRAMプログラムのローディングを行った
後、割込みベクタを指定した割込みによりRAMプログ
ラムに制御を移すものである。
ROMプログラムは、自己診断実行後、ベクタテーブル
の入れ換えを実行するため、上位よりソフトウェアリセ
ットをかけることにより、ROMからRAMへの制御を
移行することができる。
の入れ換えを実行するため、上位よりソフトウェアリセ
ットをかけることにより、ROMからRAMへの制御を
移行することができる。
以下本発明の実施例について図面を用いて説明する。本
発明の装置構成を示したのが第1図である。RAMの詳
細構造を示したのが第2図である。
発明の装置構成を示したのが第1図である。RAMの詳
細構造を示したのが第2図である。
本発明の動作シーケンス例を示したのが第3図及び第4
図である。以下第3図の動作シーケンスをもとに説明す
る。MPU−820から上位バス22を介してリセット
割込みをかけると、この割込みを上位インタフェース制
御部23が検知し。
図である。以下第3図の動作シーケンスをもとに説明す
る。MPU−820から上位バス22を介してリセット
割込みをかけると、この割込みを上位インタフェース制
御部23が検知し。
メモリ制御部31に割込みを通知する。メモリ制御部3
1は、RAM30へのアクセスに関係のない信号と認識
し、該割込みを下位インタフェース制御部41に通知す
る。下位インタフェース制御部41は、該割込みをMP
U−A40に通知し。
1は、RAM30へのアクセスに関係のない信号と認識
し、該割込みを下位インタフェース制御部41に通知す
る。下位インタフェース制御部41は、該割込みをMP
U−A40に通知し。
MPU−A40は、下位バス42を介してROM50内
の命令を実行開始する。ROM50は、MPU−A40
によって遂−実行され、自己診断(ROM50(7)サ
ムチエツク、RAM30のWRITE/READチエツ
ク)を行い、結果がOKならば、RAM30内のインタ
フェースエリア34にROM自己診断終了を意味するコ
ード(16進2桁)を設定し、MPU−B2OにROM
自己診断完了を通知する。通知ルートは、前述リセット
割込みの逆ルートでありlMPU−A40→下位バス4
2→制御部41→制御部31→制御部23→上位バス2
2−)MPU−B20である。該ROM自己診断完了の
通知を受けたMPU−B2Oは、ハードディスク21よ
りRAM30上にローディングすべきベクタテーブル3
2およびプログラム33を読出し、上位バス22を介し
て上位インタフェース制御部23.メモリ制御部31を
通り、RAM3oにベクタテーブル32およびプログラ
ム33をローディングする。この際メモリ制御部31は
、RAM30がMPU−B2OとMPU−A40両方の
MPUからのアクセス競合を防ぐ制御を行っている。ロ
ーディングが完了するとMPU−B2OはRAM30内
のインタフェースエリア34にローディング完了を意味
する16進2桁のコードを設定し、MPU−A40にロ
ーディング完了の割込みを通知する0本割込みを受けた
MPU−A40は、ローディングされたベクタテーブル
32に従い、RAM30にロードされたプログラム中の
命令を実行する。
の命令を実行開始する。ROM50は、MPU−A40
によって遂−実行され、自己診断(ROM50(7)サ
ムチエツク、RAM30のWRITE/READチエツ
ク)を行い、結果がOKならば、RAM30内のインタ
フェースエリア34にROM自己診断終了を意味するコ
ード(16進2桁)を設定し、MPU−B2OにROM
自己診断完了を通知する。通知ルートは、前述リセット
割込みの逆ルートでありlMPU−A40→下位バス4
2→制御部41→制御部31→制御部23→上位バス2
2−)MPU−B20である。該ROM自己診断完了の
通知を受けたMPU−B2Oは、ハードディスク21よ
りRAM30上にローディングすべきベクタテーブル3
2およびプログラム33を読出し、上位バス22を介し
て上位インタフェース制御部23.メモリ制御部31を
通り、RAM3oにベクタテーブル32およびプログラ
ム33をローディングする。この際メモリ制御部31は
、RAM30がMPU−B2OとMPU−A40両方の
MPUからのアクセス競合を防ぐ制御を行っている。ロ
ーディングが完了するとMPU−B2OはRAM30内
のインタフェースエリア34にローディング完了を意味
する16進2桁のコードを設定し、MPU−A40にロ
ーディング完了の割込みを通知する0本割込みを受けた
MPU−A40は、ローディングされたベクタテーブル
32に従い、RAM30にロードされたプログラム中の
命令を実行する。
コレニヨリ、ROM50とRAM30は特別なイン)フ
ェースを持つことなく、ROMからRAMへ制御を移行
できる。
ェースを持つことなく、ROMからRAMへ制御を移行
できる。
次に第4図により、MPU−B2OからMPU−A40
に割込みをかけてから目的のRAMプログラム33に制
御移行するまでの実施例を説明する。MPU−B2Oか
らMP、U−A40へ(73割込みと同時に割込み番号
がMPU−A40に渡され、MPU−A40は割込み番
号を4倍したアドレスのベクタテーブルを読み出し、読
み出したベクタにより指定されたアドレスのプログラム
33に起動がかかり、ROM50からRAM30への制
御移行が完了する。
に割込みをかけてから目的のRAMプログラム33に制
御移行するまでの実施例を説明する。MPU−B2Oか
らMP、U−A40へ(73割込みと同時に割込み番号
がMPU−A40に渡され、MPU−A40は割込み番
号を4倍したアドレスのベクタテーブルを読み出し、読
み出したベクタにより指定されたアドレスのプログラム
33に起動がかかり、ROM50からRAM30への制
御移行が完了する。
本発明の効果は以下の通りである。
(1)ROMからRAMの移行は、ベクタテーブルの入
れ換えにより行うので、制御方式が容易である。
れ換えにより行うので、制御方式が容易である。
(2)ROMとRAM間には何もインタフェースを持っ
ていないので依存性がなく、ROMの内容変更があって
もRAMに影響を与えない。またその逆も然りである。
ていないので依存性がなく、ROMの内容変更があって
もRAMに影響を与えない。またその逆も然りである。
第1図は装置構成図、第2図はRAMの詳細内容を示す
図、第3図及び第4図はMPU−A。 MPU−Bのシーケンスを示す図である。 30・・・RAM。 32・・・ベクタテーブル。 33・・・プログラム、′50・・・ROM。 第1 囚 第 づ 閃 あ 凶
図、第3図及び第4図はMPU−A。 MPU−Bのシーケンスを示す図である。 30・・・RAM。 32・・・ベクタテーブル。 33・・・プログラム、′50・・・ROM。 第1 囚 第 づ 閃 あ 凶
Claims (1)
- 1、読出し専用メモリ(以下ROMと称す)内のプログ
ラムを実行後、読み書き自在メモリ(以下RAMと称す
)内のプログラムを実行する装置において、該ROM及
びRAMプログラムを実行する命令実行プロセッサ(以
下MPU−Aと称す)と、該RAMにプログラム及び割
込み種別によって実行するプログラム指定するテーブル
(以下割込みベクタテーブルと称す)を書込む(以下ロ
ーディングと称す)命令実行プロセッサ(以下MPU−
Bと称す)と、ROMプログラム実行終了をMPU−B
に通知する手段と、ローディング完了をMPU−Aに割
込みベクタを指定した割込みにより通知する手段を設け
ることにより、ROMからRAMへの制御移行を、ロー
ディング完了後のMPU−Aに対する割込みによって行
うことを特徴とする制御移行方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16671889A JPH0334053A (ja) | 1989-06-30 | 1989-06-30 | 制御移行方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16671889A JPH0334053A (ja) | 1989-06-30 | 1989-06-30 | 制御移行方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0334053A true JPH0334053A (ja) | 1991-02-14 |
Family
ID=15836471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16671889A Pending JPH0334053A (ja) | 1989-06-30 | 1989-06-30 | 制御移行方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0334053A (ja) |
-
1989
- 1989-06-30 JP JP16671889A patent/JPH0334053A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0334053A (ja) | 制御移行方式 | |
JP2514963B2 (ja) | デ―タ処理装置 | |
JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
JPS59158425A (ja) | 入出力機器の制御方式 | |
JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
JPH0377137A (ja) | 情報処理装置 | |
JPS6336023B2 (ja) | ||
JPS60142744A (ja) | 多重言語処理システム | |
JPS59218569A (ja) | マイクロ・コンピユ−タ | |
JPH0219494B2 (ja) | ||
JPH059815B2 (ja) | ||
JPS61156307A (ja) | シ−ケンス制御装置 | |
JPH0462093B2 (ja) | ||
JPS5717058A (en) | Control system of microprogram | |
JPS59180755A (ja) | トレ−ス方式 | |
JPS62243032A (ja) | 情報処理装置 | |
JPH0390936A (ja) | ハードウェア割込レベル変換方式 | |
JPH02144729A (ja) | データ処理装置 | |
JPH01185733A (ja) | 入出力エミュレーション方式 | |
JPH0367357A (ja) | マルチcpuシステム | |
JPS61143848A (ja) | マイクロプログラム制御装置 | |
JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
JPS59200325A (ja) | 割込処理方式 | |
JP2004199558A (ja) | 割込処理調停装置 | |
JPH0481939A (ja) | マイクロコンピュータの制御方式 |