JPS59180755A - トレ−ス方式 - Google Patents

トレ−ス方式

Info

Publication number
JPS59180755A
JPS59180755A JP58056063A JP5606383A JPS59180755A JP S59180755 A JPS59180755 A JP S59180755A JP 58056063 A JP58056063 A JP 58056063A JP 5606383 A JP5606383 A JP 5606383A JP S59180755 A JPS59180755 A JP S59180755A
Authority
JP
Japan
Prior art keywords
trace
information
program
instruction
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58056063A
Other languages
English (en)
Inventor
Yoshiya Mori
森 良哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58056063A priority Critical patent/JPS59180755A/ja
Publication of JPS59180755A publication Critical patent/JPS59180755A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は1命令実行ごとに指定レジスタの内容やロケー
シロン等の基本的な情報をトレース情報として収集する
場合に好適するトレース方式に関する。
〔発明の技術的背景〕
プログラムデバッグ等においては、対象となるプログラ
ムの走行状態を1命令実行ごとに追跡するトレース処理
が行なわれる。従来、このトレース処理は次に示てれる
手順の繰シ返しによシ行なわれていた。
1)トレース対象となるプログラム(これを被トレース
プログラムと呼ぶ)の1命令実行ごとにトレース割込み
を発生し、制御を被トレースプログラムからトレース割
込み処理プログラムに移す。
2)トレース割込み処理プログラムを実行することによ
し、必要なトレース情報を収集し、トレース情報の保存
域に保存する。
3)トレース割込み処理プログラムから被トレースプロ
グラムの次命令に制御を戻す。
〔背景技術の問題点〕
このように、従来のトレース処理では、被トレースプロ
グラムの1命令ごとにソフトウェアプログラムであるト
レース割込み処理プログラムに制御が移され、その都度
当該トレース割込み処理プログラムによってトレース情
報の収集。
保存が行なわれていたため、実行速度が遅くなる欠点が
あった。しかも、被トレースプログラムから割込み処理
プログラムに制御を移す際には、旧psw(プログラム
ステータスワード)や各種レジスタの内容等を退避する
と共に新pswを設定する動作が必要であシ、また割込
み処理プログラムから被トレースプログラム(の次命令
)に制御を戻す際には、旧psw等を復帰する動作が必
要であり、この点からも実行速度が遅くなる欠点があっ
た。したがって、プログラムデバッグの効率が悪がった
・ また、上述した如くトレース処理時における被トレース
プログラム(対象プログラム)の実行速度が遅いため、
外部からの割込みと対象プログラムの関係がトレース処
理をしない場合の実環境とは大きく異なってしまう欠点
もあった。
〔発明の目的〕
本発明は上記裏情に鑑みてなされたものでその目的は、
トレース速度の向上が図れ、対象プログラムを実環境に
近い状況で走行させることができるトレース方式を提供
することにある。
〔発明の概要〕
本発明はトレース情報の一時保存域と、この一時保存域
の位置情報が設定される第1設定部と、トレース情報の
収集対象となるレジスタ等を指定するトレース情報指示
データが設定される第2設定部と、オン状態でトレース
動作を指定する特定ビットを有するpsw (プログラ
ムステータスワード)と、このPSW中の特定ビットが
オン状態のときに、対象プログラムの1命令実行ごとに
上記トレース情報指示データの示す上記トレース情報を
収集して上記位置情報の示す一時保存域に保存すると共
に、当該一時保存域が満杯となったときにトレース割込
みを発生する手段と、このトレース割込みに応じて制御
を受けとヤ、上記一時保存域の情報に基づいて最終トレ
ース情報を収集し最終保存域に保存した後リターンせし
める手段とを設け、トレース処理に際し、あらかじめ上
記pswの特定ビットをオン状態に設定しておくと共に
、上記第1゜第2設定部にそれぞれ上記位置情報、トレ
ース情報指示データを設定しておくことによシ、少ない
トレース割込みでトレース処理が行なえるようにしてい
る。
〔発明の実施例〕
以下、本発明の一実施例を図面を参照して説明する。図
面は本発明が適用される情報処理装置の要部の機能構成
を示すプロ、り図である。
5− 図中、10は被トレースプログラムPGが置かれるプロ
グラム領域であシ、図示せぬ主メモリ上に設定されてい
る。被トレースプログラムPGハ、トレース開始を指示
するトレースオン命令TON、)レース対象となる迫常
の命令II。
I2.I3.I4,15.・・・、およびトレース終了
を相承するトレースオフ命令TOF1i”を有している
・20はトレース情報の一時保存域、3゜はトレース情
報の最終保存域である。これら一時保存域20および最
終保存WSOは図示せぬ主メモリ上に用意される。
40は一時保存域20の位置情報、およびトレース情報
指示データが設定される設定部(位置情報用設定部とト
レース情報指示データ用設定部としてもよい)である。
設定部4oは例えばCPU内部のレジスタである。上記
位置情報およびトレース情報指示データの設定は、前記
トレースオン命令TONが実行されることによシ行なわ
れる。上記トレース情報指示データは、トレース情報の
成魚対象となる各種レジスタ等を6− 指定するデータである。50はpsw (プログラムス
テータスワード)であシ、トレース指示ビット5ノを有
している。このトレース指示ビット51はトレースオン
命令TONが実行されることによシセットされ、トレー
スオフ命令TOFFが実行されることによシリセットさ
れる。
60はトレース処理部である。トレース処理部60はP
SW 50中のトレース指示ビット51がオン状態のと
きに被トレースプログラムPGの1命令実行ごとにトレ
ース処理を行なうもので、CPU内に用意されている特
定のファームウェアによシ実現される。70はトレース
害(1込み処理部である。トレース割込み処理部20は
トレース処理部60からのトレース割込みTINTによ
って起動され、トレース処理部60によって収集された
トレース情報に基づいて最終トレース情報を収集し、最
終保存域30に保存するようになっている。トレース割
込み処理部70は主メモリ上に置かれているトレース割
込み処理プログラム(をCPUが実行すること)によシ
実現される。
次に本発明の一実施例の動作を説明する。プログラム領
域1oに置かれている被トレースプログラムPGのトレ
ースオン命令TONが実行されると、PSW50中のト
レース指示ビット5ノがオンされる。また、トレースオ
ン命令TONで指定されるトレース情報指示データおよ
び一時保存域20の位置情報が設定部4oに設定される
本実施例において、この位置情報は一時保存域20の開
始位置(スタートアドレス)と領域の大きさを示すサイ
ズ情報とから成っておシ、当該サイズ情報は例えば4命
令分のトレース情報の保存域を示しているものとする。
しかしてトレースオン命令TONの次の命令11が実行
されると、トレース処理部6oに制御が移る。トレース
処理部6oはPswSo中のトレース指示ビット51を
参照し、当該トレース指示ビット51がオン状態であれ
ば、次に示すトレース処理を行なう。すなわちトレース
処理部60は設定部40を参照し、当該設定部4゜に設
定されているトレース情報指示データで指定されたトレ
ース情報を収集する。次に、トレース処理部60は、こ
のトレース情報を設定部40に設定されている位置情報
で示される一時保存域20に保存する。そしてトレース
処理部60は、被トレースプログラムPG(における次
の命令I2)に制御を戻す。これによシ、命令I2が実
行され、トレース処理部6oは上述した命令■1の場合
と同様にトレース処理を行なう。これは更に次の命令工
3についても同様である。
次に命令I4が実行され、トレース処理部60が対応す
るトレース情報を一時保存域2゜に保存すると、(当該
一時保存域2oに4命令分のトレース情報が保存される
ため)当該一時保存域20が満杯となる。そこでトレー
ス処理部60はトレース割込みTINTを発生し、トレ
ース割込み処理部70に制御を渡す。すなわちトレース
処理部60は被トレースプログラムP’Gに対応する旧
P席へ各種レジスタの内容等を所9一 定領域に退避すると共にトレース割込み処理プログラム
に対応する新PSWをPSW 50に設定する。
トレース割込み処理部7oは一時保存域2゜に保存され
ているステータス情報群に基いて最終のステータス情報
群を収集し、最終保存域30に保存する。これは、ファ
ームウェアによシ実現されるトレース処理部60が設定
部4゜の内容に従ってほぼ固定化されたトレース情報の
収集を行なうのに対し、ソフトウェアプログラム(トレ
ース割込み処理プログラム)によシ笑現されるトレース
割込み処理部70は柔軟なトレース処理が可能であるこ
とに着目し、トレース処理部60によるトレース処理に
よりトレース割込みTINTの発生回数を減らしながら
、よりトレース情報としてトレース割込み処理部70が
そのまま最終保存域にロードすることを妨げるものでは
ない。
10− トレース割込み処理部70による上述の処理が終了する
と、トレース割込みプログラムから被トレースプログラ
ムPGの次命令工5に制御が復帰(すなわちリターン)
する。これは、前記退避させていた旧PSWをPSW 
50に復帰させ、同じく各種レジスタの内容を該当レジ
スタに復帰させることにより行なわれる。命令I5が実
行されると、トレース処理部60は対応するトレース情
報を収集し、一時保存域20の先頭位置よシ順に保存す
る。このように一時保存域20は当該保存域20が満杯
となるごとにその先頭位置よシ繰シ返し使用される。や
がて被トレースプログラムPGのトレースオフ命令TO
FF カ笑行されると、PSW50中のトレース指示ビ
ット51がオフされる。これによシ、トレース処理部6
0のトレース機能は停止される。
なお、トレースオン命令TONで一時保存域20のサイ
ズを「0」に指定すると、すなわち設定部40に設定さ
れた位置情報中のサイズ情報がサイズrOJを示してい
ると、トレース処理部60は前述したトレース処理を行
なわずトレース割込みTINTを発生する。この場合、
トレース割込み処理部70は従来と同様のトレース処理
を行々う。また、一時保存域20として大きな領域を確
保すれは、トレース割込みTINTの発生回数をより少
なくできる。
〔発明の効果〕
以上詳述したように本発明によればトレース処理におい
て1命令毎にソフトウェアに制御を渡す必要がなく、ト
レース割込みルーチンの介在する頻度が減少するのでト
レース速度が向上する。外部割込みを受けるプログラム
のトレースの場合、1命令ごとの間隔がマイクロプログ
ラムレベルであシ、実環境に近い動作でトレースが行な
える・
【図面の簡単な説明】
図面は本発明の一実施例に係る情報処理装置の要部の機
能構成を示すブロック図である。

Claims (1)

    【特許請求の範囲】
  1. トレース情報の一時保存域と、トレース情報の最終保存
    域と、トレース開始を指示するトレースオン命令に応じ
    て上記一時保存域の位置情報が設定される第1設定部と
    、上記トレースオン命令に応じてトレース情報指示デー
    タが設定される第2設定部と、上記トレースオン命令に
    応じてオンし、トレース終了を指示するトレースオフ命
    令に応じてオフする特定ビットを有するプログラムステ
    ータスワードと、このプログラムステータスワード中の
    上記特定ピットがオン状態のときに、プログラムの1命
    令実行ごとに上記トレース情報指示データの示す上記ト
    レース情報を収集し、上記位置情報の示す上記一時保存
    域に保存すると共に、上記一時保存域が満杯となったと
    きにトレース割込みを発生する手段と、このトレース割
    込みに応じて起動され、上記一時保存域の情報に基づい
    て最終トレース情報を収集し上記最終保存域に保存した
    後リターンせしめる手段とを具備することを特徴とする
    トレース方式。
JP58056063A 1983-03-31 1983-03-31 トレ−ス方式 Pending JPS59180755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58056063A JPS59180755A (ja) 1983-03-31 1983-03-31 トレ−ス方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58056063A JPS59180755A (ja) 1983-03-31 1983-03-31 トレ−ス方式

Publications (1)

Publication Number Publication Date
JPS59180755A true JPS59180755A (ja) 1984-10-13

Family

ID=13016620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58056063A Pending JPS59180755A (ja) 1983-03-31 1983-03-31 トレ−ス方式

Country Status (1)

Country Link
JP (1) JPS59180755A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297043A (ja) * 1985-10-24 1987-05-06 Hitachi Electronics Eng Co Ltd プログラムトレ−ス装置
JPH06259282A (ja) * 1993-03-10 1994-09-16 Nec Corp デバグ割込み処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297043A (ja) * 1985-10-24 1987-05-06 Hitachi Electronics Eng Co Ltd プログラムトレ−ス装置
JPH06259282A (ja) * 1993-03-10 1994-09-16 Nec Corp デバグ割込み処理装置

Similar Documents

Publication Publication Date Title
US4095268A (en) System for stopping and restarting the operation of a data processor
KR0137096B1 (ko) 마이크로프로세서
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS59180755A (ja) トレ−ス方式
JPS58225443A (ja) 高速デ−タ処理装置
JPH01303529A (ja) データ処理装置
JP2758624B2 (ja) マイクロプログラムの調速方式
JPS5968067A (ja) 走行ステツプ数指定処理方式
JPS6020275A (ja) マルチプロセサの簡易プログラミングシステム
JPS62125437A (ja) 付加プロセツサの制御方法
KR100280404B1 (ko) 디에스피에서의 다중 인터럽트 서비스 루틴 지원방법
JPH0375832A (ja) 仮想計算機制御方式
JPS6236576B2 (ja)
JPS5938827A (ja) マイクロプロセツサipl方式
JPH05204710A (ja) イベントトレース装置
JPS6217840A (ja) 属性フラグによるマイクロプログラム制御方式
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS6242307B2 (ja)
JPS63208945A (ja) 情報処理装置
JPS6394339A (ja) 仮想計算機システム
JPH0417530B2 (ja)
JPS62119657A (ja) Dmaチエイン制御方式
JPH0283623A (ja) マイクロプロセッサ
JPS60196847A (ja) マイクロプログラム制御方式