JPH0417530B2 - - Google Patents
Info
- Publication number
- JPH0417530B2 JPH0417530B2 JP2760185A JP2760185A JPH0417530B2 JP H0417530 B2 JPH0417530 B2 JP H0417530B2 JP 2760185 A JP2760185 A JP 2760185A JP 2760185 A JP2760185 A JP 2760185A JP H0417530 B2 JPH0417530 B2 JP H0417530B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mask
- contents
- arithmetic unit
- mask register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、命令実行制御に改良を施した情報処
理装置に関する。
理装置に関する。
（従来の技術）
従来、この種の情報処理装置においては演算例
外発生時、割込処理を行なうか否かを制御する演
算例外マスク情報を格納するレジスタは情報処理
装置に１個有するのが一般的であつた。
外発生時、割込処理を行なうか否かを制御する演
算例外マスク情報を格納するレジスタは情報処理
装置に１個有するのが一般的であつた。
（発明が解決しようとする問題点）
そのため、演算例外マスク情報を変更する命令
を実行する際にはそれ以前に命令実行指示を送出
した演算命令の実行が完了し演算例外の報告タイ
ミングを経過するまで待つ必要があるという欠点
があつた。また、このとき演算例外マスク情報を
格納するレジスタの内容と新しく格納するマスク
情報が同じ場所であつても上記と同様待つ必要が
あつた。
を実行する際にはそれ以前に命令実行指示を送出
した演算命令の実行が完了し演算例外の報告タイ
ミングを経過するまで待つ必要があるという欠点
があつた。また、このとき演算例外マスク情報を
格納するレジスタの内容と新しく格納するマスク
情報が同じ場所であつても上記と同様待つ必要が
あつた。
本発明の目的は、演算例外マスク情報を変更す
る命令を実行する際、それ以前に命令実行指示を
送出した演算命令の実行の終了を待つことのない
ようにすることにより性能の向上を図ることがで
きる情報処理装置を提供することにある。
る命令を実行する際、それ以前に命令実行指示を
送出した演算命令の実行の終了を待つことのない
ようにすることにより性能の向上を図ることがで
きる情報処理装置を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために本発明による情報処
理装置は、演算例外発生時、演算例外マスク情報
により、割込処理を実行するか否かを判断する情
報処理装置において、演算例外マスク情報を格納
する第１のマスクレジスタと、演算例外を発生す
る複数の演算ユニツトと、前記演算ユニツトに対
する命令実行指示時、その演算ユニツト対応に前
記第１のマスクレジスタの内容を格納する第２の
マスクレジスタと、前記演算ユニツトからの演算
例外発生報告時、前記第２のレジスタの内容によ
り割込処理要求を送出する前記演算ユニツト対応
毎の割込要求信号生成回路と、前記第１のマスク
レジスタの内容を変更する命令の実行時、前記第
１のマスクレジスタのもとの内容と新しく第１の
マスクレジスタに格納した内容を比較する比較器
と、命令実行指示を出し、前記比較器出力を受け
たとき、その出力結果により後続命令の実行を演
算ユニツトの演算実行終了を待たずに進めるか、
待つて進めるかの制御をする制御回路とを有して
構成されている。
理装置は、演算例外発生時、演算例外マスク情報
により、割込処理を実行するか否かを判断する情
報処理装置において、演算例外マスク情報を格納
する第１のマスクレジスタと、演算例外を発生す
る複数の演算ユニツトと、前記演算ユニツトに対
する命令実行指示時、その演算ユニツト対応に前
記第１のマスクレジスタの内容を格納する第２の
マスクレジスタと、前記演算ユニツトからの演算
例外発生報告時、前記第２のレジスタの内容によ
り割込処理要求を送出する前記演算ユニツト対応
毎の割込要求信号生成回路と、前記第１のマスク
レジスタの内容を変更する命令の実行時、前記第
１のマスクレジスタのもとの内容と新しく第１の
マスクレジスタに格納した内容を比較する比較器
と、命令実行指示を出し、前記比較器出力を受け
たとき、その出力結果により後続命令の実行を演
算ユニツトの演算実行終了を待たずに進めるか、
待つて進めるかの制御をする制御回路とを有して
構成されている。
（実施例）
次に本発明について図面を参照して説明する。
第１図は、本発明による情報処理装置の一実施
例を示すブロツク図である。命令レジスタ１は処
理装置で実行すべき命令語を保持するものであ
る。制御回路２は命令を解読し命令実行指示を行
つたり、割込処理要求にしたがつて割込処理を行
つたりする。マスクレジスタ３は演算例外マスク
情報を保持するレジスタである。演算ユニツト
８，９および１０は演算命令の演算を実行する回
路であり、各演算ユニツトは通常それぞれ異なる
種類の演算を実行する。例えば、８は固定小数点
演算ユニツト、９は浮動小数点演算ユニツトとい
う具合である。制御回路２が命令レジスタ１内の
命令語を解読し、例えば演算ユニツト８で実行す
べき命令であると判断すると演算ユニツト８に実
行指示を与える。この実行指示時、演算ユニツト
８に対応するマスクレジスタ５にマスクレジスタ
３の内容を取り込む。すなわち、各演算ユニツト
に対し実行指示を与えるとき演算ユニツトに対応
するマスクレジスタにマスクレジスタ３の内容を
取り込む。割込要求信号生成回路１１，１２，１
３は各演算ユニツト８，９，１０より演算例外報
告があつた際、各演算ユニツト対応のマスクレジ
スタ５，６または７と比較され演算例外発生によ
る割込要求信号を生成する。この割込要求信号は
図示しない信号線により制御回路２に送られる。
命令レジスタ１に格納された命令が演算例外のマ
スク変更命令である場合、制御回路２はマスクレ
ジスタ３に対しデータをロードする指示を与え
る。このとき、マスクレジスタ３に格納されてい
た内容とロードするデータをマスク比較器４で比
較し、その結果は制御回路２に与えられる。制御
回路２は比較器４での比較の結果が異つているこ
とを示している場合、演算例外マスク変更命令の
後続命令の実行は各演算ユニツトの実行が終了す
るまで待たせる。逆に異つていない、即ち同じ場
合には各演算ユニツトの実行終了を待つことなく
後続命令の実行を行なう。
例を示すブロツク図である。命令レジスタ１は処
理装置で実行すべき命令語を保持するものであ
る。制御回路２は命令を解読し命令実行指示を行
つたり、割込処理要求にしたがつて割込処理を行
つたりする。マスクレジスタ３は演算例外マスク
情報を保持するレジスタである。演算ユニツト
８，９および１０は演算命令の演算を実行する回
路であり、各演算ユニツトは通常それぞれ異なる
種類の演算を実行する。例えば、８は固定小数点
演算ユニツト、９は浮動小数点演算ユニツトとい
う具合である。制御回路２が命令レジスタ１内の
命令語を解読し、例えば演算ユニツト８で実行す
べき命令であると判断すると演算ユニツト８に実
行指示を与える。この実行指示時、演算ユニツト
８に対応するマスクレジスタ５にマスクレジスタ
３の内容を取り込む。すなわち、各演算ユニツト
に対し実行指示を与えるとき演算ユニツトに対応
するマスクレジスタにマスクレジスタ３の内容を
取り込む。割込要求信号生成回路１１，１２，１
３は各演算ユニツト８，９，１０より演算例外報
告があつた際、各演算ユニツト対応のマスクレジ
スタ５，６または７と比較され演算例外発生によ
る割込要求信号を生成する。この割込要求信号は
図示しない信号線により制御回路２に送られる。
命令レジスタ１に格納された命令が演算例外のマ
スク変更命令である場合、制御回路２はマスクレ
ジスタ３に対しデータをロードする指示を与え
る。このとき、マスクレジスタ３に格納されてい
た内容とロードするデータをマスク比較器４で比
較し、その結果は制御回路２に与えられる。制御
回路２は比較器４での比較の結果が異つているこ
とを示している場合、演算例外マスク変更命令の
後続命令の実行は各演算ユニツトの実行が終了す
るまで待たせる。逆に異つていない、即ち同じ場
合には各演算ユニツトの実行終了を待つことなく
後続命令の実行を行なう。
（発明の効果）
以上、説明したように本発明は演算例外報告を
行なう可能性のある演算ユニツト対応に演算例外
マスク情報を保持するレジスタをもつことにより
演算例外マスク変更命令の実行前に演算ユニツト
の実行終了を待つ必要がないこと、および演算例
外マスク変更命令の実行前と後でマスクレジスタ
の内容に変更がない場合、演算ユニツトの実行終
了を待つ必要がないことにより性能の向上が図れ
るという効果がある。
行なう可能性のある演算ユニツト対応に演算例外
マスク情報を保持するレジスタをもつことにより
演算例外マスク変更命令の実行前に演算ユニツト
の実行終了を待つ必要がないこと、および演算例
外マスク変更命令の実行前と後でマスクレジスタ
の内容に変更がない場合、演算ユニツトの実行終
了を待つ必要がないことにより性能の向上が図れ
るという効果がある。
第１図は本発明による情報処理装置の一実施例
を示すブロツク図である。 １……命令レジスタ、２……制御回路、３……
演算例外マスク、４……マスク比較器、５〜７…
…演算ユニツト対応マスクレジスタ、８〜１０…
…演算ユニツト、１１〜１３……割込要求信号生
成回路。
を示すブロツク図である。 １……命令レジスタ、２……制御回路、３……
演算例外マスク、４……マスク比較器、５〜７…
…演算ユニツト対応マスクレジスタ、８〜１０…
…演算ユニツト、１１〜１３……割込要求信号生
成回路。
Claims (1)
- １ 演算例外発生時、演算例外マスク情報によ
り、割込処理を実行するか否かを判断する情報処
理装置において、演算例外マスク情報を格納する
第１のマスクレジスタと、演算例外を発生する複
数の演算ユニツトと、前記演算ユニツトに対する
命令実行指示時、その演算ユニツト対応に前記第
１のマスクレジスタの内容を格納する第２のマス
クレジスタと、前記演算ユニツトからの演算例外
発生報告時、前記第２のレジスタの内容により割
込処理要求を送出する前記演算ユニツト対応毎の
割込要求信号生成回路と、前記第１のマスクレジ
スタの内容を変更する命令の実行時、前記第１の
マスクレジスタのもとの内容と新しく第１のマス
クレジスタに格納した内容を比較する比較器と、
命令実行指示を出し、前記比較器出力を受けたと
き、その出力結果により後続命令の実行を演算ユ
ニツトの演算実行終了を待たずに進めるか待つて
進めるかの制御をする制御回路とを有することを
特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2760185A JPS61187044A (ja) | 1985-02-15 | 1985-02-15 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2760185A JPS61187044A (ja) | 1985-02-15 | 1985-02-15 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61187044A JPS61187044A (ja) | 1986-08-20 |
| JPH0417530B2 true JPH0417530B2 (ja) | 1992-03-26 |
Family
ID=12225441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2760185A Granted JPS61187044A (ja) | 1985-02-15 | 1985-02-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61187044A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455949A (en) * | 1991-09-06 | 1995-10-03 | International Business Machines Corporation | Method for representing and signaling run-time program conditions |
-
1985
- 1985-02-15 JP JP2760185A patent/JPS61187044A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61187044A (ja) | 1986-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH0417530B2 (ja) | ||
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPS63118949A (ja) | 情報処理装置 | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPS59200356A (ja) | プログラムトレ−ス方式 | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH0530950U (ja) | 情報処理装置 | |
| JPH05120203A (ja) | Ｄｍａ制御方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH0226246B2 (ja) | ||
| JPH0553831A (ja) | 割込み機能付コンピユータ装置 | |
| JPS60175154A (ja) | 命令置換方式 | |
| JPS63305449A (ja) | マイクロプロセツサシステム | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPS617940A (ja) | マイクロプログラム制御装置 | |
| JPS62251837A (ja) | 割込制御方式 |