JPH0553831A - 割込み機能付コンピユータ装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 割込み応答時間のうち、割込み要求が受け付
けられるまでの時間を短縮し、実際の割込み処理の時間
に余裕をもたせた割込み機能付コンピュータを提供す
る。 【構成】 所定命令ではレジスタ５に格納されたデータ
を第１のワーキングレジスタ１に読出しＡＬＵ３で演算
後、結果をレジスタ５に再格納する割込み機能付コンピ
ュータにおいて、所定命令実行中に割込許可フラグをセ
ットし、割込み許可手段７，８とフラグレジスタ４と、
各種フラグの実行前の状態を保存格納する第２のワーキ
ングレジスタ２とを備え、これに各種フラグを格納した
後に演算を行い、演算実行中に割込みを受付けた時には
プログラムカウンタを所定命令の実行前の値に戻し、フ
ラグレジスタに第２のワーキングレジスタ２に保存した
フラグを戻して、割込み処理を実行する構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は割込み機能付コンピュー
タ装置に係り、特に割込み応答時間の短縮を図ったコン
ピュータ装置に関する。

【０００２】

【従来の技術】従来の割込み機能付コンピュータ装置で
は、割込み命令は、一旦命令の実行が始まると現在実行
されている命令が終了するまでは受け付けられず、実行
中の命令が終って初めて受け付けが行われるようになっ
ていた。従って割込み要求があっても実際の割込み処理
が始まるまでには現在実行中の命令が終了するまで待た
なければならなかった。

【０００３】

【発明が解決しようとする課題】このように、従来のコ
ンピュータ装置では、乗除算命令のように時間のかかる
命令実行中に割込み要求があると割込み処理が始まるま
でに時間がかかるという問題点があった。そこで割込み
応答時間に関しては、最悪ケースを想定してタイミング
設計をしなければならなくなり、タイミング条件が厳し
くなるという問題点があった。

【０００４】本発明は上述した問題点を解消するために
なされたもので、割込み応答時間のうち、割込み要求が
受け付けられるまでの時間を縮めることにより実際の割
込み処理にかかる時間に余裕をもたせた割込み機能付コ
ンピュータ装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明はプログラムカウ
ンタで指定される順序に従って命令を実行し、所定命令
ではレジスタに格納されたデータを第１のワーキングレ
ジスタ上に読出してＡＬＵで演算後、演算結果を前記レ
ジスタに再格納する割込み機能付コンピュータ装置にお
いて、前記所定命令の実行中に割込みを許可するフラグ
を格納し、割込み要求に応じて割込みを許可する割込み
許可手段と、各種フラグを格納するフラグレジスタと、
前記所定命令の実行によって変化する前記各種フラグの
実行前の状態を保存格納する第２のワーキングレジスタ
とを備え、前記所定命令の実行前に前記割込み許可手段
に割込みを許可するフラグを立て、前記第２のワーキン
グレジスタに前記各種フラグを保存格納した後に演算を
行い、演算実行中に割込みを受け付けた時には前記プロ
グラムカウンタを前記所定命令の実行前の値に戻し、前
記フラグレジスタに前記第２のワーキングレジスタに保
存したフラグを戻して、割込み処理の実行を行うように
したものである。

【０００６】

【作用】本発明にかかるコンピータ装置では所定命令の
実行前に、割込み許可手段に割込みを許可するフラグを
立て、第２のワーキングレジスタに各種フラグを保存格
納した後に演算を行う。演算実行中に割込みを受け付け
た時には、プログラムカウンタを前記所定命令の実行前
の値に戻し、フラグレジスタに第２のワーキングレジス
タに保存したフラグを戻して割込み処理の実行を行う。

【０００７】これにより乗除算命令のように時間のかか
る命令が実行中であっても、割込み処理を受け付けるこ
とができ、割込みのための待機時間が短縮される。

【０００８】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は本発明の実施例にかかる割込み機能
付コンピュータ装置の内部ブロック図を示したものであ
る。各種のデータおよび命令はバス１０を介して各構成
要素に伝送される。このバス１０にはワーキングレジス
タ１、ＡＬＵ３、各種フラグレジスタ４、レジスタ５、
プログラムカウンタ６割込み許可フラグレジスタ７、制
御ブロック９がそれぞれ接続されている。

【０００９】また本発明では第２のワーキングレジスタ
２が新たに設けられており、この第２のワーキングレジ
スタ２もバス７を介して他の構成要素とデータの授受を
行うように構成されている。

【００１０】レジスタ５には各種演算実行のためのデー
タが格納されており、必要に応じてプログラマがレジス
タ５にデータの格納を行うことができる。第１のワーキ
ングレジスタ１はレジスタ５から取り出したデータをＡ
ＬＵ３を用いて演算するためのデータの格納用のレジス
タである。ＡＬＵ３で演算が行われた結果は再びレジス
タ５の所定領域に格納される。

【００１１】各種フラグレジスタ４には、ＡＬＵ３での
演算にともなって変化する各種フラグが格納される。プ
ログラムカウンタ６にはプログラムの歩進順序が格納さ
れており、このプログラムカウンタ６で指定された順序
に従って命令が実行される。

【００１２】割込み許可フラグレジスタ７の出力と割込
み要求信号とはアンド回路８に入力され、その出力は制
御ブロック９に与えられる。この制御ブロック９は割込
み処理の制御を行う。

【００１３】図２は図１に示す装置の演算フローを示す
フローチャートである。本発明で設けられた第２のワー
キングレジスタ２には所定命令の実行前のフラグの状態
が格納される。すなわち各種フラグレジスタ４に格納さ
れるフラグは、ＡＬＵ３での命令の実行に伴い変化する
が、この第２のワーキングレジスタ２に格納されるフラ
グの値としてはフラグレジスタ４の初期値が格納される
ことになる。このためには、第１のワーキングレジスタ
１の数を増やしてＡＬＵ３での演算途中結果がすべて格
納されるようにしておく必要がある。

【００１４】次に図２に示すフローチャートにしたがっ
て命令実行に時間のかかる、例えば乗算処理を行う場合
の手順について説明する。乗算処理の実行前にフラグレ
ジスタ４に格納される演算処理前のフラグを第２のワー
キングレジスタ２に保存する（ステップ１０１）。

【００１５】ついで、所定命令の実行中に割込みを許可
する割込み許可フラグを割込み許可フラグレジスタ７に
セットし、割込みの許可をセットする（ステップ１０
２）。レジスタ５に格納されたデータを第１のワーキン
グレジスタ１上に読出してＡＬＵ３で演算を行い、その
演算結果は第１のワーキングレジスタ１に再格納する
（ステップ１０３）。

【００１６】このような演算処理が行われている状態で
割込み処理が行われなかった場合（ステップ１０４）に
は、そのまま演算処理を実行し（ステップ１０５）、乗
算終了後は割込み許可フラグをリセットし（ステップ１
０６）、乗算結果はレジスタ５へセットする（ステップ
１０７）。ついで次の命令の実行に移る（ステップ１０
８）。

【００１７】ここでステップ１０４において、乗算処理
の実行中に割込みがあった場合、プログラムカウンタ６
の値を乗算命令の実行前の値に戻し（ステップ１０
９）、第２のワーキングレジスタ２に格納された各種フ
ラグをフラグレジスタ４に戻して（ステップ１１０）、
割込み処理の実行に移る。

【００１８】すなわち、通常の命令処理が行われている
間はプログラムカウンタは命令の実行にともなって増加
し、フラグレジスタ４内のフラグの演算結果に従って変
化している。しかし、割込み処理要求があった場合に
は、プログラムカウンタ６の値を命令実行前の値に戻
し、フラグも演算実行前の状態に戻してから割込み処理
を行うことになる。

【００１９】なお、図２に示すフローチャートの実行は
マイクロコードを用いても行うことができるし、ハード
ウエア回路によって実現することもできる。また、図２
に示すフローチャートは乗算の場合のフローチャートで
あったが、本発明では他の時間のかかる演算処理として
除算やその他の命令の処理についても同様な手順で行う
ことができる。

【００２０】なお、本発明では割込み処理を命令の実行
途中に受け付けるようにしているため、割込み処理の受
け付けが行われた時点で実行されていた命令は途中で打
ち切られることとなるため、それまでの処理が無駄にな
り、全体としてのスループットが落ちる可能性がある
が、割込み処理を最優先で行う必要のあるシステム、例
えば安全維持システム等に用いれば極めて有効である。

【００２１】また、本発明の機能をオプションとしてソ
フトウェアに選択可能にすれば有効にその活用を図るこ
とができる。

【００２２】

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、割込み処理開始時の各種フラグを保存
しておくようにし、所定命令の実行中であっても割込み
処理を受け付けるようにしているため、最小限のハード
ウエア量の増加で割込み応答時間を短縮することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るコンピュータ装置のブ
ロック構成図。

【図２】本発明の一実施例における処理手順を示すフロ
ーチャート。

【符号の説明】

１ 第１のワーキングレジスタ ２ 第２のワーキングレジスタ ３ ＡＬＵ ４ フラグレジスタ ５ レジスタ ６ プログラムカウンタ ７ 割込み許可フラグレジスタ ８ アンド回路 ９ 制御ブロック １０ バス

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラムカウンタで指定される順序に従
   って命令を実行し、所定命令ではレジスタに格納された
   データを第１のワーキングレジスタ上に読出してＡＬＵ
   で演算後、演算結果を前記レジスタに再格納する割込み
   機能付コンピュータ装置において、 前記所定命令の実行中に割込みを許可するフラグを格納
   し、割込み要求に応じて割込みを許可する割込み許可手
   段と、 各種フラグを格納するフラグレジスタと、 前記所定命令の実行によって変化する前記各種フラグの
   実行前の状態を保存格納する第２のワーキングレジスタ
   とを備え、 前記所定命令の実行前に前記割込み許可手段に割込みを
   許可するフラグを立て、前記第２のワーキングレジスタ
   に前記各種フラグを保存格納した後に演算を行い、演算
   実行中に割込みを受け付けた時には前記プログラムカウ
   ンタを前記所定命令の実行前の値に戻し、前記フラグレ
   ジスタに前記第２のワーキングレジスタに保存したフラ
   グを戻して、割込み処理の実行を行うことを特徴とする
   割込み機能付コンピュータ装置。