JPS617940A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置に使用するマイクロプログラム
制御装置に関し、特にその割込みプログラムの制御方式
に関する。

（従来技術） マイクロプログラム制御装置において、リアルタイム処
理が必要な場合には、割込み方式を使用するのが一般的
である。第１のマイクロプログラムが走行中に割込み要
因が発生すると、第１のマイクロプログラムの実行が中
断され、その再開始に必要なレジスタの情報が待避され
る。その後、割込み要因に対応した第２のマイクロプロ
グラムが実行されて終了した後に、第１のマイクロプロ
グラムの待避された情報が回復されて実行が再開される
。この方式において、第１のマイクロプログラムと第２
のマイクロプログラムとが同じ情報をアクセスする場合
には不都合が発生する。例えば、第１のマイクロプログ
ラムがレジスタの情報を更新すべく、レジスタの情報を
読出した直後により優先度の高いマイクロプログラムが
実行源れ、レジスタの情報が更新されて第１のマイクロ
プログラムの実行が再開されると、レジスタの情報の実
際の内容と第１のマイクロプログラムを読出した後のレ
ジスタの情報とが異なるために処理を誤ることになる。

従来、このような不都合を回避するためには第１のマイ
クロプログラムと第２のマイクロプログラムとが同じ情
報をアクセスする場合には、第２のマイクロプログラム
が実行されないように第１のマイクロプログラムの内部
で該当する情報に関する処理を実行する期間だけ第２の
マイクロプログラムの割込み要因をマスクして、割込み
が発生しないようにするのが一般的であった。

（発明によって解決しようとする問題点）この方式では
、第１のマイクロプログラムが割込み要因をマスクして
いる期間だけ緊急度の高い第２のマイクロプログラムの
実行が待たされるという欠点があった。このため、処理
時間に制約があった場合にはマイクロプログラムの実行
速度を高速化する必要があり、マイクロプログラム制御
装置が高価になるという欠点があった。

本発明の目的は、被割込みマイクロプログラムが割込み
マイクロプログラムと競合する情報を更新中であれば、
更新前のマイクロプログラムに戻り、更新中でなければ
割込み時点の続きのマイクロプログラムに戻ることによ
り上記欠点を除去し、後者の場合のマイクロプログラム
実行時間の無駄をなくし、割込み要因をマスクする必要
なく、緊急度の高いマイクロプログラムが待たされるこ
とがないように性能の低下を防止して構成した廉価なマ
イクロプログラム制御装置を提供することにある。

Ｃ問題点を解決するための手段） 本発明による々イクロプログラム制御装置は、マイクロ
命令アドレスレジスタと、制御記憶と。

マイクロ命令実行制御部と、レジスタ群と、待避制御部
と、待避レジスタと９割込み制御回路と。

ＡＮＤ回路とを具備し、被割込みマイクロプログラムが
割込みマイクロプログラムと競合する情報を更新中であ
れば更新前のマイクロプログラムに戻り、更新中でなけ
れば割込み時点の続きを実行することができるように構
成したものである。

マづクロ命令アドレスレジスタは、マイクロ命令のアド
レスを保持するだめのものでおる。

制御記憶は、マイクロ命令アドレスレジスタから供給さ
れたアドレスにより読出すことができるマイクロ命令を
格納するためのものである。

マイクロ命令実行制御部は、制御記憶から読出されたマ
イクロ命令を解読すると共に、マイクロ命令アドレスレ
ジスタに次アドレスをセットするためのものである。

レジスタ群はマイクロ命令実行制御部によって解読され
たマイクロ命令によって制御式れ、上記マイクロ命令の
うちでレジスタ待避マイクロ命令によυセットされ、待
避フリップフロンプリセットマイクロ命令によりリセッ
トされる待避フリップフロップを備えたものである。

待避制御部は、マイクロ命令アドレスレジスタに保持さ
れた情報と、レジスタ群に保持された情報との待避を制
御するためのものである。

待避レジスタは、待避制御部の指示に従ってマイクロ命
令アドレスレジスタに保持された情報とレジスタ群に保
持された情報とを待避するためのものである。

割込み制御回路は、割込みが発生した時には待避制御部
を駆動すると共に、マイクロ命令アドレスＶジスタ割込
みアドレスをセットするためのものである。

ＡＮＤ回路は、待避フリップフロップがセットされてい
る時に、待避レジスタ群への情報の待避を抑止するだめ
のものである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

本発明の実施例を示す第１図において、マイクロプログ
ラム制御装置はマイクロ命令アドレスレジスタ１と、マ
イクロプログラムを格納するための制御記憶２と、マイ
クロ命令を実行するだめのマイクロ命令実行制御部６と
、レジスタ群４と。

待避制御部５と、待避レジスタ群６と１割込み制御回路
７と、レジスタ群４の一部を構成する待避フリップフロ
ップ８と、ＡＮＤ回路９とから成る。

アドレス信号線群１６を介して制御記憶２に供給された
アドレスによってマイクロ命令が読出され、制御記憶２
から命令信号線群１７を介してマイクロ命令実行制御部
ろへ入力される。マイクロ命令実行制御部６は入力され
たマイクロ命令を解読し、マイクロ命令の指定に従って
制御信号線群１８を通してレジスタ群４の内部の各種レ
ジスタ（図示していない）に必要な操作を行ってマイク
ルプログラム用作業メモリ（図示していない）の読出し
／書込みを実行する。ｉｔ、マイクロ命令の指定に従っ
てネク・ストアドレス信号線１５を通してマイクロ命令
アドレスレジスタ１へ次のマイクロ命令アドレスをセッ
トする。割込み信号（図示されていない）が割込み制御
回路７へ入力式れると、割込み制御部７では割込みスタ
ック信号線１５．１４の状態を％１１にして待避制御部
５を駆動すると共に、割込みアドレス信号線群１９を通
してマイクロ命令アドレスレジスタ１へ割込みアドレス
をセットする。割込みスタック信号線１４を介して割込
みスタックが入力されると、待避制御部５は待避信号線
群２０上の情報を待避レジスタ群６へ入力し、マイクロ
命令アドレスレジスタ１の内容とレジスタ群４の内容と
をデータ信号線群１０．１１を介して待避レジスタ群６
に格納させる。待避されたレジスタの内容はレジスタ群
４のすべての内容ではなく、その一部であってもよい。

次に、割込み処理が終了した場合には、マイクロ命令実
行制御部６はアンスタック信号線１２の状節を翫】＃に
して待避制御部５を駆動すふ。信号線１２上のアンスタ
ック信号が待避制御部５に入力されると、回復信号線群
２１上の情報が待避レジスタ群６へ入力される。そこで
、待避レジスタ群６の内容はデータ信号線群１０．１１
を経由シテマイクロ命令アドレスレジヌタ１およびレジ
スタ群４へ格納され、割込み以前の状態に復旧される。

このようなマイクログログラム制御装置の割込み方式は
すでに公知であって、本実施例におけるような構成に固
定されるものではなく、各種制御回路レジスタ類（図示
式れていない）があってもよい。割込み制御回路７には
複数の割込みレベルカアリ、待避レジスタ群６を割込み
レベルごとに設けるか、あるいはブツシュダウン／ポツ
プアップ方式を採用して構成することにより複数の割込
みレベルが可能に危ることｔよく知られているＯ 本発明において新たに設けられたレジスタ待避マイクロ
命令がマイクロ命令実行制御部６によって解読されると
、マイクロ命令実行制御部６は制御信号線群１Ｂの一部
を駆動し、レジスタ群４の内部の待避フリップフロップ
８をセットする。そこで、命令スタック信号線２２の状
態を１１＃にして待避制御部５を駆動し、上に説明した
割込みスタック信号Ｉｉ！１Ｍの場合と同様にしてマイ
クロ命令アドレスレジスタ１の内容とレジスタ群４の内
容とを待避レジスタ群６に格納する。待避フリップフロ
ップ８と命令スタック信号線２２とが異なったマイクロ
命令によってセットされるようにマイクロ命令実行制御
部６を構成することも可能である。

待避フリップフロップ８がセントされていると、インバ
ータ出力信号線２６上の信号がＡｌ鵠り回路９に入力さ
れるため、割込み制御回路７から割込みスタック信号＃
１４へ出力されるべき信号がＡＡ％４０ＥＪＡ−で迎工
ざルざ別４牛ツクツク信号神１６に出力されず、待避レ
ジスタ群６へ待避されない。一方、割込みアドレス信号
線群１９によりマイクロ命令アドレスレジスタ１へ割込
みアドレスがセットされ、複数の割込みレベルを有する
場合には割込み制御回路７の内部で割込みレベルが変更
され石。以上の動作により上記の割込み処理終了時の動
作が行われると、待避レジスタ群６に待避された内容が
割込み発生時点のものではなく、レジスタ待避マイクロ
命令が実行する時点の内容であるため、続きの処理に戻
ることになる。

次に、本命令により設けられた待避フリップフロップリ
セットマイクロ命令がマイクロ命令実行制御部６によっ
て解読されると、マイクロ命令実行制御部６は制御線群
１８の一部を駆動して待避フリップフロツプ８をリセツ
トする。これによって、待避フリップ７０ツグ８のイン
バータ出力信号線２６の状態は％ｌ＃となシ、ＡＮＤ回
路９を通して割込みスタック信号線１４上の情報が割込
みスタック信号線１３へ出力することができるようにな
る。　□ 次に、本発明にもとづくマイクロプログラムの構成を第
２図によって説明する。第２のマイクロプログラムｌが
第１のマイクロプログラムｌに割込み、マイクロプログ
ラム用作業メモリ（図示されていない）の内容をこれら
のマイクロプログラム１．１によって書換えるものとす
る。マイクロプログラム用作業メモリは通常、大量のノ
・−ドウエアにより構成されるため、割込みによって待
避はされない。いま、第１のマイクロプログラムＩがア
ドレス（ｃ）で実行された後に割込みが発生し、第２の
マイクロプログラムＩが実行され、そｏ後、ｇｔのマイ
クロプログラム！のアドレス（ｄ）へ戻ったと仮定する
と、不都合が発生することは明らかである。

本発明では第１のマイクロプログラムＩかアドレス（ａ
）で実行された後に割込みが発生し、第２のマイクロプ
ログラム鳳が実行された時には待避フリップフロツプ８
がセットされているため、アドレス（ｇ）からｍｌのマ
イクロプログラム！のアドレス（ｂ）に戻ることになっ
て不都合は発生しないし、第２のマイクロプログラム■
の割込みを抑止する必豐もない。第２のマイクロプログ
ラムｌがさらに高優先度の割込みに割込まれる場合には
、第２のマイクロプログラム■におけ乙マイクロ命令の
実行順序を第１のマイクロプログラムＩの生のと同様に
すればよいことは明らかである０ （発明の効果） 本発明には以上説明したように、マイクロ命令によって
レジスタ群の内容を待避すると共に、待避されたことを
示すフリツプフロップを設け、割込み時のレジスタの内
容の待避を抑止できるように構成することにより、少な
い回路の追加で割込み待ちをなくシ、廉価で性能がよい
という効果がある。

【図面の簡単な説明】

第１図は、本発明によるマイクロプログラム制御装置の
一実施例を示すブロック図である。 第２図は、第１図において使用するマイクロプログラム
の一構成例を示す説明図である。 １拳・・マイクロ命令アドレスレジスタ２・・・制御記
憶 ３・・・マイクロ命令実行制御部 ４−−・レジスタ群 ５・・・待避制御部 ６・―・待避レジスタ群 ７−・・割込み制御回路 ８・Φ・待避フリップフロップ ９・・・ＡＮＤ回路

Claims (1)

【特許請求の範囲】
1. マイクロ命令のアドレスを保持するためのマイクロ命令
   アドレスレジスタと、前記マイクロ命令アドレスレジス
   タから供給された前記アドレスにより読出すことができ
   る前記マイクロ命令を格納するための制御記憶と、前記
   制御記憶から読出された前記マイクロ命令を解読すると
   共に前記マイクロ命令アドレスレジスタに次アドレスを
   セットするためのマイクロ命令実行制御部と、前記マイ
   クロ命令実行制御部によつて解読された前記マイクロ命
   令によつて制御され、前記マイクロ命令のうちでレジス
   タ待避マイクロ命令によりセットされ、待避フリップフ
   ロップリセットマイクロ命令によりリセットされる待避
   フリップフロップを備えたレジスタ群と、前記マイクロ
   命令アドレスレジスタに保持された情報と前記レジスタ
   群に保持された情報との待避を制御するための待避制御
   部と、前記待避制御部の指示に従つて前記マイクロ命令
   アドレスレジスタに保持された情報と前記レジスタ群に
   保持された情報とを待避するための待避レジスタ群と、
   割込みが発生した時に前記待避制御部を駆動すると共に
   前記マイクロ命令アドレスレジスタへ割込みアドレスを
   セットするための割込み制御回路と、前記待避フリップ
   フロップがセットされている時には前記待避レジスタ群
   への前記情報の待避を抑止するためのＡＮＤ回路とを具
   備し、被割込みマイクロプログラムが割込みマイクロプ
   ログラムと競合する情報を更新中であれば更新前のマイ
   クロプログラムに戻り、更新中でなければ割込み時点の
   続きを実行することができるように構成したことを特徴
   とするマイクロプログラム制御装置。