JPS6191727A - 情報引継ぎ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置で実行されるプログラム間の情報
の引継ぎ処理を改善した情報引継ぎ方式交換装置、情報
処理装置等では各種のプログラムの処理が遂行される。

その成るプログラムから他のプログラムへ移行するのに
割込みが用いられている。そのような割込みが生じた場
合に、それまで実行されていたプログラムは１時中断さ
れて割込み処理プログラムの実行に移るのであるが、そ
の際にその割込み情報をアクセス可能に確保しておくこ
とがその後の処理を円滑に遂行する上から必要不可欠で
ある。

そして、そのような情報のために要するアクセス時間は
処理性能の低下を可能な限り僅少に抑えるためには短け
れば短いほどよい。このような要請は割込みが頻繁に生
ずる処理系例えば電話交換機等、実時間処理システムで
は強く求められるのである。

〔従来の技術〕

従来の割込み情報引継ぎ方式は第５図及び第６図に示す
ように、実行しているプログラムに割込みが発生した時
（■参照）、割込み発生時点の必要な情報をメモリａの
特定のエリアにハードウェアによって店き込んで（■参
照）割込み処理プログラムへジャンプしく■参照）、そ
のプログラムを実行する。そして、割込み前のプログラ
ムの処理再開に先立って命令、例えばＲＴＩ命令（Ｒｅ
ｔｕｒｎ　ｆｒｏｍ　１ｎｔｅｒｒｕｐｔ命令）の実行
によりメモリａに格納しておいた割込み時の情報をメモ
リａから読み出し、その情報を用いて割込み前のプログ
ラムに割込み処理プログラムから戻る（■参照）如きも
のである。

〔発明が解決しようとする問題点〕

この従来の方式では、割込み時に必要な情報をメモリａ
に書込み、再開時にその情報をメモリａから読み出さね
ばならない。従って、情報量に比例して書込み、読み出
しに要する時間が長くかかることになり、中央処理装置
の能力の低下を招く。

そして、その度合は割込み頻度が高（なればなるほど高
まる。

〔問題点を解決するための手段］ 本発明は上述の問題点を解決し得る１４報引継ぎ方式を
提供するもので、その手段はプロゲラＪ・処理に必要な
情（＝ｌ）を記１、ａするアクセス可１１シな１８段を
有してプログラム処理を行なう中央処理装置において、
前記アクセス可能な手段を複数設けると共に、プログラ
ム間の切替えを指示する信号に応答して前記複数のアク
セス可能な手段を１時には１つ選択してアクセス可能に
する切替え手段を設け、アクセス可能な手段の選択によ
り前記中央処理装置で実行されるプログラム間の情報の
引継ぎを行なうようにしたものである。

〔作用〕

本発明方式によれば、プログラム間の切替えに際してプ
ログラム処理に必要な情報を記憶するアクセス可能な手
段の切替えを行なってプログラム処理に必要な情報の確
保を実現しているから、従来のようなメモリへの書込み
、読み出しを行なう必要性はなくなる。従って、プログ
ラムの切替え頻度に中央処理装置の性能が左右されるこ
とはない。

〔実施例〕

以下、添付図面を参照しながら本発明の詳細な説明する
。

第１図は本発明の一実施例を示す。この図において、Ｆ
ＦＧは中央処理装置の内部状態例えばプログラムステー
タスワードを記憶するフリップフロップグループで、Ｒ
ＥＧは命令にて使用する汎用レジスタ（このレジスタは
複数個、例えばＲＯ乃至Ｒ１５ある。）で、これらフリ
ップフロップグループＦＦＧも又汎用レジスタＲＥＣも
Ａ面とＢ面との２つを用意されており、これら２つの面
を中央処理装置で実行されるプログラムに発生する割込
みに応答して切替えて使用するようにしたことに本発明
の特長がある。

その切替え手段は次のように構成されている。

即ち、主メモリ１からマクロ命令レジスタ２に読み出さ
れたマクロ命令に応答して制御メモリ３から読み出され
るマイクロ命令がマイクロ命令レジスタＣＭ、［Ｒにセ
ットされる。そのマイクロ命令の予め決められた２つの
ビットによって面選択フリップフロップ５ＩＤＳＬ　　
Ｆ／Ｆのオン／オフが制御され、そのオン／オフ信号が
２人カアントゲート４，５，８．９の一方の入力及び３
人カアンドゲート６．７の１つの入力、並びに１つの非
反転入力及び１つの反転入力を有するアンドゲート１０
，１１．１４．１５の反転入力及び２つの非反転入力及
び１つの反転入力を有するアンドゲート１２，１３の反
転入力に接続されて構成されている。この切替え手段の
面選択フリップフロップ５ＩＤＳＬ　　Ｆ／Ｆに“１″
がセットされると、命令はＢ面に対し書込み、読み出し
を行ない、“０”がセットされるとＡ面に対し書込み、
読み出しを行なう。又、このような面の切替えにおいて
第２図に示すように、現用面でないＦ　Ｆ　Ｇ／ＲＥＧ
（以下、裏レジスタと称する。）を読み出し、現用面の
汎用レジスタＲＥＧに書込む命令即ち裏しジスタ読み出
し命令（ＯＲＥＧ命令）を用意する。

この構成により、面選択フリップフロップ５ＩＤＳＬ　
　Ｆ／Ｆの出力信号によってアンドゲート４又はアンド
ゲート１０を通ったデータは又これと対応して、フリッ
プフロップ５ＩＤＳＬ　　Ｆ／Ｆの出力信号によってア
ンドゲート１４又はアンドゲート８を通ったＦＦＧ書込
み信号によって書込み可能とされているフリップフロッ
プＦＦＧＯＡ面又はＢ面に書き込まれ、又これら面のデ
ータは夫々、フリップフロップ５ＩＤＳＬ　　Ｆ／Ｆの
出力信号及びＦＦＧ読み出しゲートが供給されるアンド
ゲート１２又はアンドゲート６を経てリザルトバスＲＢ
Ｓに出力される。

これと同様に、汎用レジスタＲＥＧへの書込み及びそこ
からの読み出しも行なわれる。即ち、ＲＥＧ書込み信号
を供給されるアンドゲート１５又はアンドゲート９によ
って書込み可能とされた汎用レジスタＲＥＧＯＡ面又は
Ｂ面のデータ入力にアンドゲート１１又はアンドゲート
５を経たデータバスＤＢＳからのデータが入力されてそ
こに書き込まれ、これら各面のデータは夫々、フリップ
フロップ５ＩＤＳＬ　　Ｆ／Ｆの出力信号及びＲＥＧ読
み出しゲートが供給されるアンドケート１３又はアント
ゲ・−ドアを経てリザルトハスＲＢＳに出力される。

このような書込み、読み出しのための制御信号であるＦ
ＦＧ書込み信号及びＦＦＧ読み出しゲート並びにＲＥＧ
書込み信号及びＲＥＧ読み出しゲートはいずれも、マイ
クロ命令レジスタＣＭ’ｌＲにセットされる夫々の対応
するマイクロ命令の予め決められたフィールドをデコー
ドして発生されるように構成されている。

１６は算術演算ユニット（Ａ　Ｌ　Ｕ）で、１７゜１８
はＡＬＵ１６の演算処理に用いられるバッファである。

１９，２０．２１はアンドゲートで、２２はメモリコン
トローラである。線２３，２４゜２５．２６．２７．２
８上の制御信号又はゲート信号はマイクロ命令レジスタ
ＣＭＩＲにセットされるマイクロ命令の予め決められた
フィールドをデコードして発生されるものである。

次に、上述構成の下における割込み処理態様を説明する
。

説明の都合上、目下実行されつつある主プログラムはＡ
面を使用しているものとする。その最中に、第３図及び
第４図に示す如くｎ番地で割込みが発生したとすると、
ｎ番地の実行終了後ハード、ウェアによりその命令の実
行を停止し、割込み処理プログラムの実行を開始する（
■参照）。割込み時点のＦＦＧ／ＲＥＧの情報はＡ面に
ある。

割込み処理プログラムでは最初にどちらの面が現用面で
あるかのチェックを行なった後現用面の切替えを行なう
（■参照）。上述の如き段別では、主プログラムが現用
面としてＡ面を使用している故、上記切替えによってＢ
面が現用面として使用される。この切替えはマイクロ命
令レジスタＣＭＩＲにセットされるマイクロプログラム
によって面選択フリップフロップ５ＩＤＳＬ　　Ｆ／Ｆ
を“１”にセットすることで生ぜしめられる。切替え後
側込み処理プログラムヘジャンプする（■参照）。

割込み処理プログラムの実行はＢ面を用いて行なわれ、
割込み処理プログラムにおいて割込み時点の情報が必要
になって来た場合には割込み処理プログラムは０ＲＥＧ
命令を用いて裏レジスタの情報（上記段別では、その情
報はＡ面にある。）を読み出して処理を行なう。

割込み処理後、プログラムはｆｉ＋１番地にジャンプし
て処理を続行する。

このように、本発明方式によれば、割込み時点の情報は
宙に裏レジスタに保存されているから、割込み処理プロ
グラムの処理は容易であり、且つ処理時間の短縮、とり
わけ割込みが頻繁に生ずる処理系における処理時間の短
縮が実現できて処理の高速化が図れる。又、裏レジスタ
への書込み機能を付与すれば引継ぎデータを変更するこ
とができる故、一層フレキシブルなデータ引継ぎ方式を
寒現できる。又、プログラム間のデータ引継ぎにも使用
し得る。

〔発明の効果〕

以上説明したように、本発明によれば、■プログラム切
替え時の情報確保のための書込み、読み出しが一切不要
となり、処理の高速化が推進され、 ゛　　■プログラムの切替え頻度によって処理性能は左
右されない、等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は０ＲＥＧ
命令のためのフローチャート、第３図及び第４図は本発
明の動作説明のための図、第５図及び第６図は従来方式
における割込み処理の説明に用いる図である。 図中、１は主メモリ、２はマクロ命令レジスタ、３は制
御メモリ、ＣＭＩＲはマイクロ命令レジスフ、５ＩＤＳ
Ｌ　　Ｆ／Ｆは面選択フリップフロップ、ＦＦＧはフリ
ップフロップグループ、ＲＥＧは汎用レジスタ、４，５
，８．９は２人カアンドゲート、１０，１１，１４．１
５は１つの非反転入力及び１つの反転入力を有するアン
ドゲート、６．７は３人カアンドゲート、２つの非反転
入力及び１つの反転入力を有するアンドゲートである。

Claims (2)

【特許請求の範囲】
1. （１）プログラム処理に必要な情報を記憶するアクセス
   可能な手段を有してプログラム処理を行なう中央処理装
   置において、前記アクセス可能な手段を複数設けると共
   に、プログラム間の切替えを指示する信号に応答して前
   記複数のアクセス可能な手段を１時に１つ選択してアク
   セス可能にする切換え手段を設け、アクセス可能な手段
   の選択により前記中央処理装置で実行されるプログラム
   間の情報の引継ぎを行なうことを特徴とする情報引継ぎ
   方式。
2. （２）前記アクセス可能な手段は前記中央処理装置の内
   部状態を記憶するフリップフロップグループ及び命令に
   て使用される汎用レジスタであることを特徴とする特許
   請求の範囲第１項記載の情報引継ぎ方式。