JP2883489B2 - 命令処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＶＬＩＷ（Ｖｅｒｙ
Ｌｏｎｇ Ｉｎｓｔｒｕｃｔｉｏｎ Ｗｏｒｄ）方式
の計算機における命令処理装置に関する。

【０００２】

【従来の技術】一般にＶＬＩＷ方式の計算機では、複数
の命令を同時に処理する。そこで、同時に処理される命
令群を命令語と定義すると、図５のＶＬＩＷ方式の命令
の例では、命令語１〜命令語３それぞれは４個の命令、
すなわち命令１〜命令４；命令５〜命令８；命令９〜命
令１２で構成され、各４個の命令が同時に処理されるの
であり、例えば命令１、命令２、…と順番に処理される
ことはない。

【０００３】このようなＶＬＩＷ方式の計算機におい
て、従来から、従来機種の計算機との命令の互換性維持
を少ないハード量で実現することを目的として、命令の
機能を割り込み処理でエミュレーションすることがあ
る。この場合、命令語内の各命令が同時に実行されるこ
とを保証するために、割込み処理プログラム内では命令
語内のすべての命令の機能も同時にエミュレーションす
る必要がある。しかしながら、この方法では、割込み処
理プログラムが複雑になり、処理速度も低下してしまう
問題点があった。

【０００４】そこで、同一命令語内の他の命令はＮＯＰ
命令を指定するという制約を付ければ割込み処理プログ
ラムの複雑さは回避できるが、こんどはメモリの使用効
率が低下してしまう問題点があった。

【０００５】図６および図７に例を示すと、全語境界か
らのロード機能しかない計算機で、半語境界からのロー
ド命令を割込み処理でエミュレーションしようとした場
合には、図７（ａ）に示す命令語Ａでは、加算命令でレ
ジスタＲ１を書き換え、ロード命令はオペランドアドレ
スにレジスタＲ１を使用しているため、命令語の実行後
に割込みを入れると加算命令が実行された後となり、レ
ジスタＲ１の値が変わってしまってロード処理を行なえ
なくなる。そこで、命令語Ａの実行前に割込みを入れて
命令語Ａ内のすべての命令の機能をエミュレーションす
る必要があり、処理速度が低下してしまう。

【０００６】また、同図（ｂ）のように命令語Ａを命令
語Ａ１と命令語Ａ２の２つに分けて命令語Ａ１だけを割
込みでエミュレーションすると、処理プログラムは簡単
になるが、メモリの使用効率は低下してしまう。

【０００７】

【発明が解決しようとする課題】以上のように従来の命
令処理装置では、割込みでエミュレーションする場合、
エミュレーションの対象となる命令と同一命令語内にＮ
ＯＰ命令以外の命令がある場合、割込み処理プログラム
が複雑になり、処理速度が低下してしまう問題点があ
り、同一命令語内のエミュレーション対象以外の命令に
ＮＯＰ命令を指定するという制約を付けるならば、メモ
リの使用効率が低下してしまう問題点があった。

【０００８】この発明は、このような従来の問題点に鑑
みなされたもので、ＶＬＩＷ方式の計算機において、命
令の機能を割込み処理でエミュレーションする場合、エ
ミュレーション対象の命令が置かれたのと同一命令語内
にＮＯＰ命令以外がある場合でも、割込み処理プログラ
ムでは対象とする命令のエミュレーションを行なうだけ
で済むようにして、エミュレーションの処理速度を向上
させ、同一命令語内に指定できる命令の制約をなくし、
メモリの使用効率を向上させることができる命令処理装
置を提供することを目的とする。

【０００９】

【課題を解決するための手段】この発明は、複数の命令
を１個の命令語として同時に処理するＶＬＩＷ方式の命
令処理装置において、エミュレーション対象の命令の機
能実現に必要な情報を保存する手段と、エミュレーショ
ン対象の命令を識別して命令語の実行後に割込みを起こ
す割込み手段と、前記エミュレーション対象の命令を他
の命令列で実現する割込み処理プログラムを持ち、エミ
ュレーション対象の命令を含む命令語の実行後に割込み
を発生させ、前記保存手段に保存された情報と割込み処
理プログラムでエミュレーション対象の命令の機能を実
現する演算処理手段とを備えたものである。

【００１０】

【作用】この発明の命令処理装置では、エミュレーショ
ン対象の命令の機能実現に必要な情報を保存手段に保存
し、このエミュレーション対象の命令の実行だけを禁止
して命令語の実行後に割込み手段によって割込みを起こ
すようにし、エミュレーション処理時には他のすべての
命令を終了させておく。

【００１１】こうして、割込み処理では、保存手段に保
存された情報を使用してエミュレーション対象の命令の
エミュレーションだけを行ない、その結果をレジスタフ
ァイルに格納して処理を終了することができる。

【００１２】

【実施例】以下、この発明の実施例を図に基づいて詳説
する。

【００１３】図３は一般的な命令語の構造の１例を示し
ており、この例では、１命令語が４個の命令フィールド
を持ち、ＶＬＩＷ方式の計算機では、この中に指定され
た４個の命令を同時に処理する。各命令は３個のオペラ
ンドの命令形式となっている。すなわち、Ｓ１，Ｓ２で
ソースレジスタ番号を指定し、Ｄでデスティネーション
レジスタ番号を指定する。そして、Ｓ１で指定されるレ
ジスタとＳ２で指定されるレジスタに対して、ＯＰで指
定された演算を行ない、その結果をＤで指定されるレジ
スタに格納するのである。

【００１４】また、ロード命令は、Ｓ２でオペランドア
ドレスを指定し、Ｄで指定されるレジスタへロードデー
タを格納する。ロード命令は、図４（ａ），（ｂ）に示
すように、次の２種類をサポートし、命令ＬＨは割込み
によるエミュレーションで実現するものとする。また、
ロード命令は命令フィールド０でだけ指定できるものと
する。

【００１５】命令Ｌ ：全語境界からの１ワードをロー
ドする。

【００１６】命令ＬＨ：半語境界からの１ワードをロー
ドする。

【００１７】図１はこの発明の一実施例の回路構成を示
しており、上記図３および図４に示した命令語により命
令処理を実行する。

【００１８】図１において、１はオペランドキャッシュ
であり、演算装置４から信号線５を通じてリクエストが
あると、信号線６を通じてロードデータを演算装置４に
渡す。このオペランドキャッシュ１は、全語境界からの
ロードを行なう機能しかないものとする。

【００１９】２は命令キャッシュであり、演算装置４へ
図３および図４に示す命令を供給する。３は命令バスで
ある。

【００２０】演算装置４は、命令キャッシュ２から命令
を受け取り、レジスタファイル１６からソースデータを
読み出して演算を実行し、結果をレジスタファイル１６
へ格納する。また、ロードのリクエストをオペランドキ
ャッシュ１へ渡したり、割込み信号１０の生成を行な
う。

【００２１】信号線５はロードのリクエストおよびアド
レスを伝送する。信号線６はロードデータを伝送する。

【００２２】７はインクリメンタであり、命令ロケーシ
ョンを＋１する。８は割込み先アドレスを伝送する信号
線である。９はセレクタであり、インクリメンタ７から
の命令ロケーション＋１か信号線８からの割込み先アド
レスかを切り換える。１０は、このセレクタ９に割込み
信号を与える割込み信号線である。

【００２３】１１は命令ロケーションであり、レジスタ
で構成されている。

【００２４】１２はセレクタであり、図３に示した命令
フィールド０のＳ２で指定されたレジスタ（レジスタフ
ァイル１６内にある）とレジスタ１４を選択する。な
お、命令フィールド０のＳ２で指定されたレジスタは、
命令ＬＨのオペランドアドレスとなるレジスタである。

【００２５】１３はセレクタ１２の切り換えを行なうフ
リップフロップであり、信号線２２の命令でセット・リ
セットが可能となっている。

【００２６】１４はレジスタであり、命令ＬＨのオペラ
ンドアドレスを一時保持することができる。１５はこの
レジスタ１４へのデータ取り込みを許可する信号線であ
る。レジスタファイル１６は、図３に示した１命令語の
４命令を同時に処理するために、読み出しに８ポート、
書き込みに４ポートを備えている。

【００２７】１７はこのレジスタファイル１６に書き込
み許可を与えるイネーブル信号線であり、レジスタファ
イル１６の各書き込みポートごとに書き込み許可を与え
ることができる。

【００２８】１８はレジスタ番号Ｒを与える信号線であ
り、レジスタファイル１６から読み出すレジスタを指定
することができ、合計８個ある。１９はレジスタ番号Ｗ
を与える信号線であり、レジスタファイル１６へ書き込
むレジスタを指定することができ、合計４個ある。

【００２９】２０はデータ線であり、レジスタファイル
１６から読み出したデータを伝送することができ、４命
令分の８個のデータを伝送する。２１もデータ線であ
り、レジスタファイル１６へ書き込むデータを伝送する
ことができ、４命令分の４個のデータを伝送する。信号
線２２は、フリップフロップ１３のセットとリセットを
行なう。

【００３０】次に、上記の構成の命令処理装置の動作に
ついて説明する。

【００３１】図１に示す回路は、全語境界からの１ワー
ドのロードしか行なえないものであり、半語境界からの
ロードが可能な命令ＬＨは割込み処理でエミュレーショ
ンするものとする。そして、命令ＬＨ以外の命令では、
レジスタファイル読み出し−演算またはロード処理−レ
ジスタファイルへの結果書き込み、の順序で処理が行な
われる。

【００３２】以下、命令ＬＨが実行されるときの動作
を、図２のフローチャートに基づいて説明する。命令キ
ャッシュ２は４個の命令を命令バス３を通して一度に演
算装置４へ供給し、演算装置４では４個の命令を一度に
処理する。

【００３３】そこで、命令ＬＨが演算装置４に供給され
ると、信号線１５が真となり、図３に示した命令フィー
ルド０のＳ２で指定されたレジスタの値がレジスタ１４
に格納される。つまり、命令ＬＨのオペランドアドレス
が保存されることになる（ステップＳ１）。

【００３４】次に、イネーブル信号線１７により、命令
フィールド０の結果（命令ＬＨの結果）の書き込みだけ
が禁止される（ステップＳ２）。この状態で命令語内の
４個の命令が実行される（ステップＳ３）。

【００３５】命令の実行が終了すれば、割込み処理が開
始される。この制御は演算装置４内の割込み制御回路４
ａにおいて行なわれ、まず、信号線１０が真となり、命
令ロケーション１１へ割込み先アドレス８が取り込ま
れ、これにより、命令キャッシュ２へ渡される命令ロケ
ーションが割込み先アドレスとなる。この命令ロケーシ
ョン１１の出力は演算装置４にも供給され、割込み処理
からの戻り先アドレスがメモリ中のスタックに保存され
る。そして、この場合、実行後の割込みであるため、戻
り先アドレスは命令ＬＨを含む命令語の次のアドレスと
なる。

【００３６】割込み先処理では、処理プログラムは次の
ように動作する。すなわち、まずフリップフロップ１３
がセットされ（ステップＳ４）、セレクタ１２が１側に
切り換えられ、レジスタ１４の内容である命令ＬＨのオ
ペランドアドレスが読まれる（ステップＳ５）。

【００３７】読み込まれた命令ＬＨのオペランドアドレ
スを見て（ステップＳ６）、半語境界からのロードであ
る場合には、全語ロードを２回行なう（ステップＳ
７）。これには、信号線５、信号線６を使用し、オペラ
ンドキャッシュ１へリクエストを出すことで行なう。続
いて、この２回のロード結果をパッキングしてレジスタ
ファイル１６に格納する（ステップＳ８，Ｓ１０）。

【００３８】また、ステップＳ６で全語境界からのロー
ドの場合には、全語ロードを１回だけ行ない、結果をレ
ジスタファイル１６に格納する（ステップＳ９，Ｓ１
０）。

【００３９】最後に、フリップフロップ１３をリセット
し、メモリ中に保存されている戻り先アドレスを命令ロ
ケーション１１にセットし、割込み処理から復帰する
（ステップＳ１１）。この場合、命令語の実行後の割込
み処理のため、命令ＬＨが含まれる命令語の次の命令語
へ復帰することになる。

【００４０】このようにして、エミュレーション対象の
命令の機能実現に必要な情報を保存し、この命令の実行
だけを禁止し、まず命令語の実行を行なった後に割込み
を起こし、その割込み処理では、保存された情報を使用
してエミュレーション対象の命令のエミュレーションだ
けを行ない、その結果をレジスタファイルに格納して処
理を終了するようにして、割込み処理では対象となる命
令のエミュレーションを行なうだけで済むようにし、ま
たエミュレーション対象の命令と同一命令語内に指定で
きる命令の制約もなくすことができるようになる。

【００４１】なお、この発明は上記の実施例に限定され
ず、関数演算命令などの高機能な命令を割込みでエミュ
レーションする場合にも利用することができる。

【００４２】

【発明の効果】以上のようにこの発明によれば、エミュ
レーション対象の命令の機能実現に必要な情報を保存手
段に保存し、このエミュレーション対象の命令の実行だ
けを禁止して、命令語の実行後に割込み手段によって割
込みを起こすようにして、エミュレーション処理時には
他のすべての命令を終了させておくようにしているた
め、割込み処理では、保存手段に保存された情報を使用
して、エミュレーション対象の命令のエミュレーション
を行なうだけで済み、命令のエミュレーションの処理速
度を向上させ、同一命令語内に指定できる命令の制約も
なくし、メモリの使用効率も向上させることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の回路ブロック図。

【図２】上記実施例の命令ＬＨの処理を示すフローチャ
ート。

【図３】上記実施例で使用する命令語の形式を示す説明
図。

【図４】上記実施例における全語境界からの命令と半語
境界からの命令の処理を示す説明図。

【図５】一般的なＶＬＩＷ方式の計算機における命令語
の形式を示す説明図。

【図６】従来例の命令語の処理動作を示す説明図。

【図７】従来例の半語境界からの命令の処理を示す説明
図。

【符号の説明】

１ オペランド ２ 命令キャッシュ ３ 命令バス ４ 演算装置 ４ａ 割込み制御回路 ５ 信号線 ６ 信号線 ７ インクリメンタ ８ 信号線 ９ セレクタ １０ 割込み信号線 １１ 命令ロケーション １２ セレクタ １３ フリップフロップ １４ レジスタ １５ 信号線 １６ レジスタファイル １７ イネーブル信号線 １８ 信号線 １９ 信号線 ２０ データ線 ２１ データ線 ２２ 信号線

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 複数の命令を１個の命令語として同時に
   処理するＶＬＩＷ方式の命令処理装置において、 エミュレーション対象の命令の機能実現に必要な情報を
   保存する手段と、 エミュレーション対象の命令を識別して命令語の実行後
   に割込みを起こす割込み手段と、 前記エミュレーション対象の命令を他の命令列で実現す
   る割込み処理プログラムを持ち、エミュレーション対象
   の命令を含む命令語の実行後に割込みを発生させ、前記
   保存手段に保存された情報と割込み処理プログラムでエ
   ミュレーション対象の命令の機能を実現する演算処理手
   段とを備えて成る命令処理装置。