JPS61143850A - 処理装置 - Google Patents
処理装置Info
- Publication number
- JPS61143850A JPS61143850A JP26535584A JP26535584A JPS61143850A JP S61143850 A JPS61143850 A JP S61143850A JP 26535584 A JP26535584 A JP 26535584A JP 26535584 A JP26535584 A JP 26535584A JP S61143850 A JPS61143850 A JP S61143850A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- shift
- register group
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はベクトル処理装置の命令実行を指示するための
制御に関するものである。
制御に関するものである。
従来、この種の処理装置は命令実行指示を命餘実行部に
送出すると同時に、読出すレジスタ洋の続出中フラッグ
（リードビジーと略す）や寅算結果を書込むレジスタ群
の書込中フラッグ（ライトビジーと略す）をセットし、
後続の命令の実行指示を行なう時にこれらのフラッグを
チェックし、ビジーでなければ実行指示を命令処行部に
送出する。レジスタ群間の移送命令で移送元のレジスタ
群の開始エントリーを指定できる命令では、移送元のレ
ジスタ群が先行命令で続出中および書込中、あるいは移
送先のレジスタ群が先行命令で書込中であれば、命令実
行指示を出すことができない。即ち、移送元のレジスタ
群の開始エントリーが０”からの場合でも、書込中のフ
ラッグ（ライトビジー）が解除されるまで命令実行指示
を送出できないという欠点があった。なお、上記従来技
術の参考資料として、米国特許第４，１２８，８８０号
・の明細書を参照されたい。
送出すると同時に、読出すレジスタ洋の続出中フラッグ
（リードビジーと略す）や寅算結果を書込むレジスタ群
の書込中フラッグ（ライトビジーと略す）をセットし、
後続の命令の実行指示を行なう時にこれらのフラッグを
チェックし、ビジーでなければ実行指示を命令処行部に
送出する。レジスタ群間の移送命令で移送元のレジスタ
群の開始エントリーを指定できる命令では、移送元のレ
ジスタ群が先行命令で続出中および書込中、あるいは移
送先のレジスタ群が先行命令で書込中であれば、命令実
行指示を出すことができない。即ち、移送元のレジスタ
群の開始エントリーが０”からの場合でも、書込中のフ
ラッグ（ライトビジー）が解除されるまで命令実行指示
を送出できないという欠点があった。なお、上記従来技
術の参考資料として、米国特許第４，１２８，８８０号
・の明細書を参照されたい。
本発明の目的は、移送元レジスタ群の移送開始エン）Ｔ
ｈ”０”であれば、移送元レジスタ群の書込中フラッグ
（ライトビジー）をチェックしないようにすることによ
り、処理装置の資源を有効に使用し、性能の向上を図る
ことのできる処理装置を提供することにある。
ｈ”０”であれば、移送元レジスタ群の書込中フラッグ
（ライトビジー）をチェックしないようにすることによ
り、処理装置の資源を有効に使用し、性能の向上を図る
ことのできる処理装置を提供することにある。
る複数のレジスタ群を含む命令実行部と、命令の解読お
よび指示を行なう命令指示部とを備えた処理装置（＝於
て、命令語がレジスタ群間の移送命令であることを検出
する第１の検出手段と。
よび指示を行なう命令指示部とを備えた処理装置（＝於
て、命令語がレジスタ群間の移送命令であることを検出
する第１の検出手段と。
移送元レジスタ群の移送開始エントリーがあらかじめ定
められた値以下であることを検出する第２の検出手段と
、移送命令で移送元レジスタ群の移送開始エントリーが
ある値以下である場合（−は移送元レジスタ群の書込中
フラッグをチェックすることなく、命令実行部に対し実
行指示を行なう指示手段とを有することを特徴とする。
められた値以下であることを検出する第２の検出手段と
、移送命令で移送元レジスタ群の移送開始エントリーが
ある値以下である場合（−は移送元レジスタ群の書込中
フラッグをチェックすることなく、命令実行部に対し実
行指示を行なう指示手段とを有することを特徴とする。
次（＝２本発明による処理装置；二ついて実施例を示し
９図面を参照して詳細；二説明する。
９図面を参照して詳細；二説明する。
第６図は本発明に通用される命令実行部の構成例を示す
ブロック図である。この図において。
ブロック図である。この図において。
１〜４は複数個のデータを保持するレジスタ群である。
５．６は加減算１乗算、論理演算、シフト動作等を行な
う演算器である。７はレジスタ群間での移送命令を実行
するための切替回路である。８は演算器５，６．切替回
路７の出力および外部からのデータをレジスタ群１〜４
へ格納する為のクロスバ切替回路である。いま、レジス
タ群１とレジスタ群２の対応するエントリーの加算を行
なった結果をレジスタ群１に格納するために、加算命令
の実行指示を行なったとすると、レジスタ群１および２
の続出中フラッグ（リードビジー） ＲＢｌ 、 ＲＢ
２ 、レジスタ群１への書込中フラッグ（ライトビ、、
＞ −）ＷＢ、、実行指示より加算結果の格納開始迄は
書込結果の参照を禁止する。フラッグｗｗ１をセットす
る。この様な命令は各レジスタ群のエントリー“０”よ
り順次実行して行く。この関係を第４図に示す。
う演算器である。７はレジスタ群間での移送命令を実行
するための切替回路である。８は演算器５，６．切替回
路７の出力および外部からのデータをレジスタ群１〜４
へ格納する為のクロスバ切替回路である。いま、レジス
タ群１とレジスタ群２の対応するエントリーの加算を行
なった結果をレジスタ群１に格納するために、加算命令
の実行指示を行なったとすると、レジスタ群１および２
の続出中フラッグ（リードビジー） ＲＢｌ 、 ＲＢ
２ 、レジスタ群１への書込中フラッグ（ライトビ、、
＞ −）ＷＢ、、実行指示より加算結果の格納開始迄は
書込結果の参照を禁止する。フラッグｗｗ１をセットす
る。この様な命令は各レジスタ群のエントリー“０”よ
り順次実行して行く。この関係を第４図に示す。
レジスタ群間の移送命令で移送元のレジスタ群の移送開
始エントリーを指定できる場合、移送元のレジスタ群の
リードビジー、移送先レジスタ群のライトビジー、更に
移送元のレジスタ群のライトビジーのチェックが必要と
なる。この理由は、移送元のレジスタ群の移送開始エン
が ） ｖ−１任意に命令で指定されるため、移送元レジス
タ群の書込が完了する迄、即ちライトビジーが解除され
る迄待っていることによる。
始エントリーを指定できる場合、移送元のレジスタ群の
リードビジー、移送先レジスタ群のライトビジー、更に
移送元のレジスタ群のライトビジーのチェックが必要と
なる。この理由は、移送元のレジスタ群の移送開始エン
が ） ｖ−１任意に命令で指定されるため、移送元レジス
タ群の書込が完了する迄、即ちライトビジーが解除され
る迄待っていることによる。
第４図で示した命令の後続命令に移送命令があり、レジ
スタ群１の内容をレジスタ群３にエントリー“０”より
移送するとする。この関係を第５図に示す。即ち、命令
１の加算命令のライトビジー（ＷＢ＋）が解除（：なる
と、命令２の移送命令の実行指示を出す。
スタ群１の内容をレジスタ群３にエントリー“０”より
移送するとする。この関係を第５図に示す。即ち、命令
１の加算命令のライトビジー（ＷＢ＋）が解除（：なる
と、命令２の移送命令の実行指示を出す。
第１図は本発明の実施例の構成を示すブロック図である
。命令語は命令コード、リザルトレジスタ指定、オペラ
ンドレジスター指定、オペランドレジスタ２指定を含ん
で構成されており。
。命令語は命令コード、リザルトレジスタ指定、オペラ
ンドレジスター指定、オペランドレジスタ２指定を含ん
で構成されており。
加算命令等ではリザルト、オペランド捧レジスタ指定フ
ィールドを使用する。移送命令では。
ィールドを使用する。移送命令では。
オペランドレジスタ２の指定は移送元レジスタ群を指定
し、オペランドレジスター指定フィールドは移送元レジ
スタ群の開始エン）Ｊ−を指定する。命令コードが移送
命令である場合、命令語のオペランドレジスター指定フ
ィールドを調べて、移送元レジスタ群の移送開始エント
リーが０”の場合には、オペランドレジスタ２指定フイ
ールドで指定されたレジスタ群のライク゛ トビジーフラッ２のチェックは行なわない。こうするこ
とＣ二より、第５図で示した命令シーケンスのタイムチ
ャートは第２図に示すようになる。即ち、命令１のＲＢ
ｌ、ＷＷｌが解除されると。
し、オペランドレジスター指定フィールドは移送元レジ
スタ群の開始エン）Ｊ−を指定する。命令コードが移送
命令である場合、命令語のオペランドレジスター指定フ
ィールドを調べて、移送元レジスタ群の移送開始エント
リーが０”の場合には、オペランドレジスタ２指定フイ
ールドで指定されたレジスタ群のライク゛ トビジーフラッ２のチェックは行なわない。こうするこ
とＣ二より、第５図で示した命令シーケンスのタイムチ
ャートは第２図に示すようになる。即ち、命令１のＲＢ
ｌ、ＷＷｌが解除されると。
命令２の移送命令の実行指示が出せることにな 口
って、処理装置の資源の有効利用、即ち性能の 合
同上を図ることができる。
昭なお、上記の実施例に於ては、説明を容易に 汗
するために移送元レジスタ群の開始エントリー を
が１０”である時について行なったが、命令実 ヌ
行指示を行なってから移送元レジスタ群の読出し開始迄
にはある時間を要する。従って、これ ６を加味す
ることにより、移送元レジスタ群の開 口始エント
リーがある値以下である時には、上述の動作が適用でき
ることは明白である。
って、処理装置の資源の有効利用、即ち性能の 合
同上を図ることができる。
昭なお、上記の実施例に於ては、説明を容易に 汗
するために移送元レジスタ群の開始エントリー を
が１０”である時について行なったが、命令実 ヌ
行指示を行なってから移送元レジスタ群の読出し開始迄
にはある時間を要する。従って、これ ６を加味す
ることにより、移送元レジスタ群の開 口始エント
リーがある値以下である時には、上述の動作が適用でき
ることは明白である。
以上の説明により明らかなように９本発明によれば、移
送命令の移送元開始エントリーを判断し、レジスタ群の
チェック方法を制御すること二よって、性能の向上を図
るべく、得られる効果は太きい。
送命令の移送元開始エントリーを判断し、レジスタ群の
チェック方法を制御すること二よって、性能の向上を図
るべく、得られる効果は太きい。
第１図は本発明による実施例の構成を示すプｒツク図、
第２図は第１図の実施例に於る加算ｉ令と移送命令の実
行状態を示す説明図、第３１は本発明（−適用される命
令実行部の構成例をミすブロック図、第４図は加算命令
の実行状態：示す説明図、第５図は加算命令と移送命令
の５行状態を示す説明図である。 この図において、１〜４はレジスタ群、５〜、は演算器
、７は切替回路、８はクロヌパ切替１路である。
第２図は第１図の実施例に於る加算ｉ令と移送命令の実
行状態を示す説明図、第３１は本発明（−適用される命
令実行部の構成例をミすブロック図、第４図は加算命令
の実行状態：示す説明図、第５図は加算命令と移送命令
の５行状態を示す説明図である。 この図において、１〜４はレジスタ群、５〜、は演算器
、７は切替回路、８はクロヌパ切替１路である。
Claims (1)
- １、複数のエントリーを有する複数のレジスタ群を含む
命令実行部と、命令の解読および指示を行なう命令指示
部とを備えた処理装置に於て、命令語が前記レジスタ群
間の移送命令であることを検出する第１の検出手段と、
移送元のレジスタ群の移送開始エントリーがあらかじめ
定められた値以下であることを検出する第２の検出手段
と、前記第１および第２の検出手段とレジスタ群の使用
状態とを比較し、前記命令実行部に実行指示を行なう指
示手段とを有することを特徴とする処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26535584A JPS61143850A (ja) | 1984-12-18 | 1984-12-18 | 処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26535584A JPS61143850A (ja) | 1984-12-18 | 1984-12-18 | 処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61143850A true JPS61143850A (ja) | 1986-07-01 |
Family
ID=17416021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26535584A Pending JPS61143850A (ja) | 1984-12-18 | 1984-12-18 | 処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61143850A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07256806A (ja) * | 1991-05-27 | 1995-10-09 | Seiji Kagawa | 積層複合フィルム、その製造方法、家電製品の外装部品素材およびカイロ用包装材 |
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166553A (en) * | 1980-05-26 | 1981-12-21 | Nec Corp | Information process having advanced control function |
-
1984
- 1984-12-18 JP JP26535584A patent/JPS61143850A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56166553A (en) * | 1980-05-26 | 1981-12-21 | Nec Corp | Information process having advanced control function |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07256806A (ja) * | 1991-05-27 | 1995-10-09 | Seiji Kagawa | 積層複合フィルム、その製造方法、家電製品の外装部品素材およびカイロ用包装材 |
| JP2009104494A (ja) * | 2007-10-25 | 2009-05-14 | Nec Computertechno Ltd | ベクトル処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051896A (en) | Apparatus and method for nullifying delayed slot instructions in a pipelined computer system | |
| JPS6341932A (ja) | 分岐命令処理装置 | |
| JPS6280743A (ja) | アドレス変換例外処理方法 | |
| US4677549A (en) | Pipelined data processor system having increased processing speed | |
| US4631672A (en) | Arithmetic control apparatus for a pipeline processing system | |
| JP4465081B2 (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JPS61143850A (ja) | 処理装置 | |
| JPS5890247A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPH0222413B2 (ja) | ||
| JP2883488B2 (ja) | 命令処理装置 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JP2594140B2 (ja) | データ駆動型データ処理装置 | |
| JP2671161B2 (ja) | レジスタ干渉チェック方式 | |
| JP2982181B2 (ja) | 中央処理装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JPH02100173A (ja) | ベクトル処理装置 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPH02232727A (ja) | 情報処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH0553804A (ja) | 並列処理装置 | |
| JPH01189727A (ja) | 情報処理装置 | |
| JPH02103635A (ja) | ディジタルシステム | |
| JPH05127894A (ja) | 命令実行方式 | |
| JPH10320380A (ja) | ベクトル処理装置 |