JP2883488B2 - 命令処理装置 - Google Patents
命令処理装置Info
- Publication number
- JP2883488B2 JP2883488B2 JP3901992A JP3901992A JP2883488B2 JP 2883488 B2 JP2883488 B2 JP 2883488B2 JP 3901992 A JP3901992 A JP 3901992A JP 3901992 A JP3901992 A JP 3901992A JP 2883488 B2 JP2883488 B2 JP 2883488B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- interrupt
- word
- processing
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＶＬＩＷ（Ｖｅｒｙ
Ｌｏｎｇ Ｉｎｓｔｒｕｃｔｉｏｎ Ｗｏｒｄ）方式
の計算機における命令処理装置に関する。
Ｌｏｎｇ Ｉｎｓｔｒｕｃｔｉｏｎ Ｗｏｒｄ）方式
の計算機における命令処理装置に関する。
【０００２】
【従来の技術】一般にＶＬＩＷ方式の計算機では、複数
の命令を同時に処理する。そこで、同時に処理される命
令群を命令語と定義すると、図５のＶＬＩＷ方式の命令
の例では、命令語１〜命令語３それぞれは４個の命令、
すなわち命令１〜命令４；命令５〜命令８；命令９〜命
令１２で構成され、各４個の命令が同時に処理されるの
であり、例えば命令１、命令２、…と順番に処理される
ことはない。
の命令を同時に処理する。そこで、同時に処理される命
令群を命令語と定義すると、図５のＶＬＩＷ方式の命令
の例では、命令語１〜命令語３それぞれは４個の命令、
すなわち命令１〜命令４；命令５〜命令８；命令９〜命
令１２で構成され、各４個の命令が同時に処理されるの
であり、例えば命令１、命令２、…と順番に処理される
ことはない。
【０００３】このようなＶＬＩＷ方式の計算機におい
て、従来から、従来機種の計算機との命令の互換性維持
を少ないハード量で実現することを目的として、命令の
機能を割り込み処理でエミュレーションすることがあ
る。この場合、命令語内の各命令が同時に実行されるこ
とを保証するために、割込み処理プログラム内では命令
語内のすべての命令の機能も同時にエミュレーションす
る必要がある。しかしながら、この方法では、割込み処
理プログラムが複雑になり、処理速度も低下してしまう
問題点があった。
て、従来から、従来機種の計算機との命令の互換性維持
を少ないハード量で実現することを目的として、命令の
機能を割り込み処理でエミュレーションすることがあ
る。この場合、命令語内の各命令が同時に実行されるこ
とを保証するために、割込み処理プログラム内では命令
語内のすべての命令の機能も同時にエミュレーションす
る必要がある。しかしながら、この方法では、割込み処
理プログラムが複雑になり、処理速度も低下してしまう
問題点があった。
【０００４】そこで、同一命令語内の他の命令はＮＯＰ
命令を指定するという制約を付ければ割込み処理プログ
ラムの複雑さは回避できるが、こんどはメモリの使用効
率が低下してしまう問題点があった。
命令を指定するという制約を付ければ割込み処理プログ
ラムの複雑さは回避できるが、こんどはメモリの使用効
率が低下してしまう問題点があった。
【０００５】図６および図７に例を示すと、全語境界か
らのロード機能しかない計算機で、半語境界からのロー
ド命令を割込み処理でエミュレーションしようとした場
合には、図７（ａ）に示す命令語Ａでは、加算命令でレ
ジスタＲ１を書き換え、ロード命令はオペランドアドレ
スにレジスタＲ１を使用しているため、命令語の実行後
に割込みを入れると加算命令が実行された後となり、レ
ジスタＲ１の値が変わってしまってロード処理を行なえ
なくなる。そこで、命令語Ａの実行前に割込みを入れて
命令語Ａ内のすべての命令の機能をエミュレーションす
る必要があり、処理速度が低下してしまう。
らのロード機能しかない計算機で、半語境界からのロー
ド命令を割込み処理でエミュレーションしようとした場
合には、図７（ａ）に示す命令語Ａでは、加算命令でレ
ジスタＲ１を書き換え、ロード命令はオペランドアドレ
スにレジスタＲ１を使用しているため、命令語の実行後
に割込みを入れると加算命令が実行された後となり、レ
ジスタＲ１の値が変わってしまってロード処理を行なえ
なくなる。そこで、命令語Ａの実行前に割込みを入れて
命令語Ａ内のすべての命令の機能をエミュレーションす
る必要があり、処理速度が低下してしまう。
【０００６】また、同図（ｂ）のように命令語Ａを命令
語Ａ１と命令語Ａ２の２つに分けて命令語Ａ１だけを割
込みでエミュレーションすると、処理プログラムは簡単
になるが、メモリの使用効率は低下してしまう。
語Ａ１と命令語Ａ２の２つに分けて命令語Ａ１だけを割
込みでエミュレーションすると、処理プログラムは簡単
になるが、メモリの使用効率は低下してしまう。
【０００７】
【発明が解決しようとする課題】以上のように従来の命
令処理装置では、割込みでエミュレーションする場合、
エミュレーションの対象となる命令と同一命令語内にＮ
ＯＰ命令以外の命令がある場合、割込み処理プログラム
が複雑になり、処理速度が低下してしまう問題点があ
り、同一命令語内のエミュレーション対象以外の命令に
ＮＯＰ命令を指定するという制約を付けるならば、メモ
リの使用効率が低下してしまう問題点があった。
令処理装置では、割込みでエミュレーションする場合、
エミュレーションの対象となる命令と同一命令語内にＮ
ＯＰ命令以外の命令がある場合、割込み処理プログラム
が複雑になり、処理速度が低下してしまう問題点があ
り、同一命令語内のエミュレーション対象以外の命令に
ＮＯＰ命令を指定するという制約を付けるならば、メモ
リの使用効率が低下してしまう問題点があった。
【０００８】この発明は、このような従来の問題点に鑑
みなされたもので、ＶＬＩＷ方式の計算機において、命
令の機能を割込み処理でエミュレーションする場合、エ
ミュレーション対象の命令が置かれたのと同一命令語内
にＮＯＰ命令以外がある場合でも、割込み処理プログラ
ムでは対象とする命令のエミュレーションを行なうだけ
で済むようにして、エミュレーションの処理速度を向上
させ、同一命令語内に指定できる命令の制約をなくし、
メモリの使用効率を向上させることができる命令処理装
置を提供することを目的とする。
みなされたもので、ＶＬＩＷ方式の計算機において、命
令の機能を割込み処理でエミュレーションする場合、エ
ミュレーション対象の命令が置かれたのと同一命令語内
にＮＯＰ命令以外がある場合でも、割込み処理プログラ
ムでは対象とする命令のエミュレーションを行なうだけ
で済むようにして、エミュレーションの処理速度を向上
させ、同一命令語内に指定できる命令の制約をなくし、
メモリの使用効率を向上させることができる命令処理装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明は、複数の命令
を１個の命令語として同時に処理するＶＬＩＷ方式の命
令処理装置において、エミュレーション対象の命令を識
別して命令語の実行前に割込みを起こす割込み手段と、
前記エミュレーション対象の命令の機能を他の命令列で
実現できる割込み処理プログラムを持ち、この割込み処
理プログラムによる割込み処理の終了結果を保持手段に
保持させ、割込み処理からの復帰後に前記命令語を再実
行させ、前記保持手段に保持させた割込み処理の実行結
果を命令の実行結果として処理する演算手段とを備えた
ものである。
を１個の命令語として同時に処理するＶＬＩＷ方式の命
令処理装置において、エミュレーション対象の命令を識
別して命令語の実行前に割込みを起こす割込み手段と、
前記エミュレーション対象の命令の機能を他の命令列で
実現できる割込み処理プログラムを持ち、この割込み処
理プログラムによる割込み処理の終了結果を保持手段に
保持させ、割込み処理からの復帰後に前記命令語を再実
行させ、前記保持手段に保持させた割込み処理の実行結
果を命令の実行結果として処理する演算手段とを備えた
ものである。
【００１０】
【作用】この発明の命令処理装置では、エミュレーショ
ン対象の命令を識別して命令語の実行前に割込み手段に
よって割込みを起こす。そして、演算手段では、その割
込み処理プログラムによる割込み処理によってエミュレ
ーション対象の命令の機能だけを処理し、その結果を保
持手段としての内部レジスタに一時保持させておく。こ
のとき、割込み処理を終了したことを示すフラグも同時
にセットする。
ン対象の命令を識別して命令語の実行前に割込み手段に
よって割込みを起こす。そして、演算手段では、その割
込み処理プログラムによる割込み処理によってエミュレ
ーション対象の命令の機能だけを処理し、その結果を保
持手段としての内部レジスタに一時保持させておく。こ
のとき、割込み処理を終了したことを示すフラグも同時
にセットする。
【００１１】割込み処理の終了後、演算手段によって前
記命令語を再実行させ、前記フラグを識別して割込み処
理が終了していれば、エミュレーション対象の命令によ
る実行前の割込みが再び起こることを禁止する。そし
て、前記内部レジスタの値を命令の実行結果として、そ
の結果をレジスタファイルに格納して処理を終了する。
記命令語を再実行させ、前記フラグを識別して割込み処
理が終了していれば、エミュレーション対象の命令によ
る実行前の割込みが再び起こることを禁止する。そし
て、前記内部レジスタの値を命令の実行結果として、そ
の結果をレジスタファイルに格納して処理を終了する。
【００１２】こうして、割込み処理で命令をエミュレー
ションする場合、割込み処理で対象となる命令のエミュ
レーションを行なうだけで済むようにし、またエミュレ
ーション対象の命令と同一命令語内に指定できる命令の
制約もなくし、命令のエミュレーションの処理速度を向
上させ、メモリの使用効率も向上させる。
ションする場合、割込み処理で対象となる命令のエミュ
レーションを行なうだけで済むようにし、またエミュレ
ーション対象の命令と同一命令語内に指定できる命令の
制約もなくし、命令のエミュレーションの処理速度を向
上させ、メモリの使用効率も向上させる。
【００１３】
【実施例】以下、この発明の実施例を図に基づいて詳説
する。
する。
【００１４】図３は一般的な命令語の構造の１例を示し
ており、この例では、１命令語が４個の命令フィールド
を持ち、ＶＬＩＷ方式の計算機では、この中に指定され
た４個の命令を同時に処理する。各命令は３個のオペラ
ンドの命令形式となっている。すなわち、Ｓ１，Ｓ２で
ソースレジスタ番号を指定し、Ｄでデスティネーション
レジスタ番号を指定する。そして、Ｓ１で指定されるレ
ジスタとＳ２で指定されるレジスタに対して、ＯＰで指
定された演算を行ない、その結果をＤで指定されるレジ
スタに格納するのである。
ており、この例では、１命令語が４個の命令フィールド
を持ち、ＶＬＩＷ方式の計算機では、この中に指定され
た４個の命令を同時に処理する。各命令は３個のオペラ
ンドの命令形式となっている。すなわち、Ｓ１，Ｓ２で
ソースレジスタ番号を指定し、Ｄでデスティネーション
レジスタ番号を指定する。そして、Ｓ１で指定されるレ
ジスタとＳ２で指定されるレジスタに対して、ＯＰで指
定された演算を行ない、その結果をＤで指定されるレジ
スタに格納するのである。
【００１５】また、ロード命令は、Ｓ２でオペランドア
ドレスを指定し、Ｄで指定されるレジスタへロードデー
タを格納する。ロード命令は、図４（ａ），（ｂ）に示
すように、次の２種類をサポートし、命令ＬＨは割込み
によるエミュレーションで実現するものとする。また、
ロード命令は命令フィールド０でだけ指定できるものと
する。
ドレスを指定し、Ｄで指定されるレジスタへロードデー
タを格納する。ロード命令は、図４（ａ），（ｂ）に示
すように、次の２種類をサポートし、命令ＬＨは割込み
によるエミュレーションで実現するものとする。また、
ロード命令は命令フィールド０でだけ指定できるものと
する。
【００１６】命令Ｌ ：全語境界からの１ワードをロー
ドする。
ドする。
【００１７】命令ＬＨ：半語境界からの１ワードをロー
ドする。
ドする。
【００１８】図１はこの発明の一実施例の回路構成を示
しており、上記図３および図４に示した命令語により命
令処理を実行する。
しており、上記図３および図４に示した命令語により命
令処理を実行する。
【００１９】図１において、１はオペランドキャッシュ
であり、演算装置４から信号線５を通じてリクエストが
あると、信号線６を通じてロードデータを演算装置４に
渡す。このオペランドキャッシュ１は、全語境界からの
ロードを行なう機能しかないものとする。
であり、演算装置４から信号線５を通じてリクエストが
あると、信号線６を通じてロードデータを演算装置４に
渡す。このオペランドキャッシュ１は、全語境界からの
ロードを行なう機能しかないものとする。
【００２０】２は命令キャッシュであり、演算装置４へ
図３および図４に示す命令を供給する。３は命令バスで
ある。
図３および図４に示す命令を供給する。３は命令バスで
ある。
【００２１】演算装置４は、命令キャッシュ２から命令
を受け取り、レジスタファイル２０からソースデータを
読み出して演算を実行し、結果をレジスタファイル２０
へ格納する。また、ロードのリクエストをオペランドキ
ャッシュ１へ渡したり、割込み信号１０の生成を行な
う。
を受け取り、レジスタファイル２０からソースデータを
読み出して演算を実行し、結果をレジスタファイル２０
へ格納する。また、ロードのリクエストをオペランドキ
ャッシュ１へ渡したり、割込み信号１０の生成を行な
う。
【００２２】信号線５はロードのリクエストおよびアド
レスを伝送する。信号線６はロードデータを伝送する。
レスを伝送する。信号線６はロードデータを伝送する。
【００２３】７はインクリメンタであり、命令ロケーシ
ョンを＋１する。８は割込み先アドレスを伝送する信号
線である。９はセレクタであり、インクリメンタ７から
の命令ロケーション＋１か信号線８からの割込み先アド
レスかを切り換える。１０は、このセレクタ９に割込み
信号を与える割込み信号線である。
ョンを＋１する。８は割込み先アドレスを伝送する信号
線である。９はセレクタであり、インクリメンタ７から
の命令ロケーション＋１か信号線８からの割込み先アド
レスかを切り換える。１０は、このセレクタ９に割込み
信号を与える割込み信号線である。
【００２４】１１は命令ロケーションであり、レジスタ
で構成されている。
で構成されている。
【００２５】１２はフリップフロップであり、エミュレ
ーションの対象となる命令のエミュレーション処理が完
了していることを示す働きをする。この初期状態はリセ
ットされているものとする。
ーションの対象となる命令のエミュレーション処理が完
了していることを示す働きをする。この初期状態はリセ
ットされているものとする。
【００２６】１３は信号線であり、フリップフロップ１
２のセット、リセットを行なう。
２のセット、リセットを行なう。
【００２７】１４は信号線であり、演算装置４がエミュ
レーション対象の命令を処理していることを示す。ＡＮ
Ｄゲート１５は、エミュレーション対象の命令、かつエ
ミュレーション処理完了の条件をとり、セレクタ１７の
切り換え動作を行なうための信号を出力する。
レーション対象の命令を処理していることを示す。ＡＮ
Ｄゲート１５は、エミュレーション対象の命令、かつエ
ミュレーション処理完了の条件をとり、セレクタ１７の
切り換え動作を行なうための信号を出力する。
【００２８】ＡＮＤゲート１６は、エミュレーション対
象の命令、かつエミュレーション処理未完了の条件をと
り、その出力が演算装置４へ渡され、割込み要因とな
る。すなわち、他の割込み要因とＯＲ演算され、割込み
信号１０を真とすることになる。
象の命令、かつエミュレーション処理未完了の条件をと
り、その出力が演算装置４へ渡され、割込み要因とな
る。すなわち、他の割込み要因とＯＲ演算され、割込み
信号１０を真とすることになる。
【００２９】セレクタ１７は、ＡＮＤゲート１５の出力
が真の時、データ線２５の出力をレジスタ１８側に切り
換える。このレジスタ１８はエミュレーション処理の結
果を一時保持する。
が真の時、データ線２５の出力をレジスタ１８側に切り
換える。このレジスタ１８はエミュレーション処理の結
果を一時保持する。
【００３０】１９は信号線であり、レジスタ１８へのデ
ータセットを許可する。
ータセットを許可する。
【００３１】レジスタファイル２０は、図３に示した１
命令語の４命令を同時に処理するために、読み出しに８
ポート、書き込みに４ポートを備えている。
命令語の４命令を同時に処理するために、読み出しに８
ポート、書き込みに４ポートを備えている。
【００３２】２１はこのレジスタファイル２０に書き込
み許可を与えるイネーブル信号線であり、レジスタファ
イル２０の各書き込みポートごとに書き込み許可を与え
ることができる。
み許可を与えるイネーブル信号線であり、レジスタファ
イル２０の各書き込みポートごとに書き込み許可を与え
ることができる。
【００３３】２２はレジスタ番号Ｒを与える信号線であ
り、レジスタファイル２０から読み出すレジスタを指定
することができ、合計８個ある。２３はレジスタ番号Ｗ
を与える信号線であり、レジスタファイル２０へ書き込
むレジスタを指定することができ、合計４個ある。
り、レジスタファイル２０から読み出すレジスタを指定
することができ、合計８個ある。２３はレジスタ番号Ｗ
を与える信号線であり、レジスタファイル２０へ書き込
むレジスタを指定することができ、合計４個ある。
【００３４】２４はデータ線であり、レジスタファイル
２０から読み出したデータを伝送することができ、４命
令分の８個のデータを伝送する。２５もデータ線であ
り、レジスタファイル２０へ書き込むデータを伝送する
ことができ、４命令分の４個のデータを伝送する。
２０から読み出したデータを伝送することができ、４命
令分の８個のデータを伝送する。２５もデータ線であ
り、レジスタファイル２０へ書き込むデータを伝送する
ことができ、４命令分の４個のデータを伝送する。
【００３５】次に、上記の構成の命令処理装置の動作に
ついて説明する。
ついて説明する。
【００３６】図１に示す回路は、全語境界からの１ワー
ドのロードしか行なえないものであり、半語境界からの
ロードが可能な命令ＬＨは割込み処理でエミュレーショ
ンするものとする。そして、命令ＬＨ以外の命令では、
レジスタファイル読み出し−演算またはロード処理−レ
ジスタファイルへの結果書き込み、の順序で処理が行な
われる。
ドのロードしか行なえないものであり、半語境界からの
ロードが可能な命令ＬＨは割込み処理でエミュレーショ
ンするものとする。そして、命令ＬＨ以外の命令では、
レジスタファイル読み出し−演算またはロード処理−レ
ジスタファイルへの結果書き込み、の順序で処理が行な
われる。
【００３７】以下、命令ＬＨが実行されるときの動作
を、図２のフローチャートに基づいて説明する。命令キ
ャッシュ２は４個の命令を命令バス３を通して一度に演
算装置４へ供給し、演算装置４では４個の命令を一度に
処理する。
を、図２のフローチャートに基づいて説明する。命令キ
ャッシュ２は４個の命令を命令バス３を通して一度に演
算装置４へ供給し、演算装置４では４個の命令を一度に
処理する。
【００３８】そこで、命令ＬＨが演算装置４に供給され
ると、信号線１４が真となり、フリップフロップ１２は
初期状態でリセットされているために、ＡＮＤゲート１
６の出力も真となる。このＡＮＤゲート１６の出力は演
算装置４の割込み制御回路４ａへ渡され、命令実行前の
割込み処理が開始される（ステップＳ１）。
ると、信号線１４が真となり、フリップフロップ１２は
初期状態でリセットされているために、ＡＮＤゲート１
６の出力も真となる。このＡＮＤゲート１６の出力は演
算装置４の割込み制御回路４ａへ渡され、命令実行前の
割込み処理が開始される（ステップＳ１）。
【００３９】割込みが起こると、信号線１０が真とな
り、命令ロケーション１１へ割込み先アドレス８が取り
込まれ、これにより、命令キャッシュ２へ渡される命令
ロケーション１１は割込み先アドレスとなる。ところ
が、命令実行前の割込みのため、イネーブル信号線２１
は偽となり、レジスタファイル２０への書き込みが禁止
される。この結果、同一命令語内の他の命令により命令
ＬＨのオペランドアドレスを指定するレジスタが書き換
えられることはない。また、命令ロケーション１１は演
算装置４にも供給され、割込み処理からの戻り先アドレ
スはメモリ中のスタックに保存されるが、これは実行前
割込み処理であるために、戻り先アドレスは命令ＬＨを
含む命令語のアドレスとなる。
り、命令ロケーション１１へ割込み先アドレス８が取り
込まれ、これにより、命令キャッシュ２へ渡される命令
ロケーション１１は割込み先アドレスとなる。ところ
が、命令実行前の割込みのため、イネーブル信号線２１
は偽となり、レジスタファイル２０への書き込みが禁止
される。この結果、同一命令語内の他の命令により命令
ＬＨのオペランドアドレスを指定するレジスタが書き換
えられることはない。また、命令ロケーション１１は演
算装置４にも供給され、割込み処理からの戻り先アドレ
スはメモリ中のスタックに保存されるが、これは実行前
割込み処理であるために、戻り先アドレスは命令ＬＨを
含む命令語のアドレスとなる。
【００４０】割込み処理では、命令ＬＨのオペランドア
ドレスを見て、半語境界からのロードの場合は全語ロー
ドを２回行なう（ステップＳ２，Ｓ３）。これは、信号
線５、信号線６を使用し、オペランドキャッシュ１へリ
クエストを出すことで行なう。続いて、この２回のロー
ド結果をパッキングしてレジスタ１８に格納する（ステ
ップＳ４，Ｓ６）。
ドレスを見て、半語境界からのロードの場合は全語ロー
ドを２回行なう（ステップＳ２，Ｓ３）。これは、信号
線５、信号線６を使用し、オペランドキャッシュ１へリ
クエストを出すことで行なう。続いて、この２回のロー
ド結果をパッキングしてレジスタ１８に格納する（ステ
ップＳ４，Ｓ６）。
【００４１】また、全語境界からのロードの場合には全
語ロードを１回だけ行ない、結果をレジスタ１８に格納
する（ステップＳ２，Ｓ５，Ｓ６）。
語ロードを１回だけ行ない、結果をレジスタ１８に格納
する（ステップＳ２，Ｓ５，Ｓ６）。
【００４２】この後、フリップフロップ１２をセットす
る（ステップＳ７）。なお、レジスタ１８への格納とフ
リップフロップ１２のセットは命令で行なうものとす
る。
る（ステップＳ７）。なお、レジスタ１８への格納とフ
リップフロップ１２のセットは命令で行なうものとす
る。
【００４３】次に、メモリ中に保存されている戻り先ア
ドレスを命令ロケーション１１にセットし、割込み処理
から復帰する。この復帰は、実行前の割込み処理からの
ものであるために、命令ＬＨが含まれる命令語へ復帰す
ることになる。
ドレスを命令ロケーション１１にセットし、割込み処理
から復帰する。この復帰は、実行前の割込み処理からの
ものであるために、命令ＬＨが含まれる命令語へ復帰す
ることになる。
【００４４】このようにして割込み処理から復帰し、命
令ＬＨを再実行する時には、フリップフロップ１２がセ
ットしているため（ステップＳ１）、ＡＮＤゲート１６
が偽となり、命令ＬＨによる実行前割込みの再実行が禁
止されることになる。一方、ＡＮＤゲート１５は真とな
り、セレクタ１７は１側に切り換えられ（ステップＳ
８）、命令ＬＨの結果としてレジスタ１８の出力が選択
され、レジスタファイル２０へ書き込みが行なわれる
（ステップＳ９）。この書き込みと同時に、フリップフ
ロップ１２はリセットされ、初期状態と同じになる（ス
テップＳ１０）。
令ＬＨを再実行する時には、フリップフロップ１２がセ
ットしているため（ステップＳ１）、ＡＮＤゲート１６
が偽となり、命令ＬＨによる実行前割込みの再実行が禁
止されることになる。一方、ＡＮＤゲート１５は真とな
り、セレクタ１７は１側に切り換えられ（ステップＳ
８）、命令ＬＨの結果としてレジスタ１８の出力が選択
され、レジスタファイル２０へ書き込みが行なわれる
（ステップＳ９）。この書き込みと同時に、フリップフ
ロップ１２はリセットされ、初期状態と同じになる（ス
テップＳ１０）。
【００４５】このようにして、エミュレーション対象の
命令を識別して命令語の実行前に割込みを起こし、割込
み処理では、エミュレーション対象の命令の機能だけを
処理し、その結果を内部レジスタに一時保持させてお
き、この時に割込み処理を終了したことを示すフラグも
同時にセットしておき、割込み処理終了後に、前述の命
令語を再実行させるようにすることにより、エミュレー
ションの処理が一度終了していればエミュレーション対
象の命令による実行前の割込み処理が再び起こることを
禁止し、かつ割込み処理によって得られ、内部レジスタ
に格納された値を命令の実行結果として処理を行なうの
である。
命令を識別して命令語の実行前に割込みを起こし、割込
み処理では、エミュレーション対象の命令の機能だけを
処理し、その結果を内部レジスタに一時保持させてお
き、この時に割込み処理を終了したことを示すフラグも
同時にセットしておき、割込み処理終了後に、前述の命
令語を再実行させるようにすることにより、エミュレー
ションの処理が一度終了していればエミュレーション対
象の命令による実行前の割込み処理が再び起こることを
禁止し、かつ割込み処理によって得られ、内部レジスタ
に格納された値を命令の実行結果として処理を行なうの
である。
【００４６】なお、この発明は上記の実施例に限定され
ず、関数演算命令などの高機能な割込みでエミュレーシ
ョンを行なう場合にも利用することができる。
ず、関数演算命令などの高機能な割込みでエミュレーシ
ョンを行なう場合にも利用することができる。
【００４７】
【発明の効果】以上のようにこの発明によれば、エミュ
レーション対象の命令を識別して命令語の実行前に割込
みを起こし、割込み処理プログラムによる割込み処理に
よってエミュレーション対象の命令の機能だけを処理
し、その結果を保持手段に一時保持させておき、割込み
処理の終了後、命令語を再実行させるようにしているた
め、割込み処理で対象となる命令のエミュレーションを
行なうだけで済み、またエミュレーション対象の命令と
同一命令語内に指定できる命令の制約もなく、命令のエ
ミュレーションの処理速度を向上させ、メモリの使用効
率も向上させることができる。
レーション対象の命令を識別して命令語の実行前に割込
みを起こし、割込み処理プログラムによる割込み処理に
よってエミュレーション対象の命令の機能だけを処理
し、その結果を保持手段に一時保持させておき、割込み
処理の終了後、命令語を再実行させるようにしているた
め、割込み処理で対象となる命令のエミュレーションを
行なうだけで済み、またエミュレーション対象の命令と
同一命令語内に指定できる命令の制約もなく、命令のエ
ミュレーションの処理速度を向上させ、メモリの使用効
率も向上させることができる。
【図１】この発明の一実施例の回路ブロック図。
【図２】上記実施例の命令ＬＨの処理を示すフローチャ
ート。
ート。
【図３】上記実施例で使用する命令語の形式を示す説明
図。
図。
【図４】上記実施例における全語境界からの命令と半語
境界からの命令の処理を示す説明図。
境界からの命令の処理を示す説明図。
【図５】一般的なＶＬＩＷ方式の計算機における命令語
の形式を示す説明図。
の形式を示す説明図。
【図６】従来例の命令語の処理動作を示す説明図。
【図７】従来例の半語境界からの命令の処理を示す説明
図。
図。
１ オペランド ２ 命令キャッシュ ３ 命令バス ４ 演算装置 ４ａ 割込み制御回路 ５ 信号線 ６ 信号線 ７ インクリメンタ ８ 信号線 ９ セレクタ １０ 割込み信号線 １１ 命令ロケーション １２ フリップフロップ １３ 信号線 １４ 信号線 １５ ＡＮＤゲート １６ ＡＮＤゲート １７ セレクタ １８ レジスタ １９ 信号線 ２０ レジスタファイル ２１ イネーブル信号線 ２２ 信号線 ２３ 信号線 ２４ データ線 ２５ データ線
Claims (1)
- 【請求項１】 複数の命令を１個の命令語として同時に
処理するＶＬＩＷ方式の命令処理装置において、 エミュレーション対象の命令を識別して命令語の実行前
に割込みを起こす割込み手段と、 前記エミュレーション対象の命令の機能を他の命令列で
実現できる割込み処理プログラムを持ち、この割込み処
理プログラムによる割込み処理の終了結果を保持手段に
保持させ、割込み処理からの復帰後に前記命令語を再実
行させ、前記保持手段に保持させた割込み処理の実行結
果を命令の実行結果として処理する演算手段とを備えて
成る命令処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3901992A JP2883488B2 (ja) | 1992-02-26 | 1992-02-26 | 命令処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3901992A JP2883488B2 (ja) | 1992-02-26 | 1992-02-26 | 命令処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05241828A JPH05241828A (ja) | 1993-09-21 |
| JP2883488B2 true JP2883488B2 (ja) | 1999-04-19 |
Family
ID=12541399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3901992A Expired - Fee Related JP2883488B2 (ja) | 1992-02-26 | 1992-02-26 | 命令処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2883488B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4825357B2 (ja) * | 2001-04-05 | 2011-11-30 | 富士通株式会社 | シミュレーション方法、その方法をコンピュータに実行させるプログラムおよびそのプログラムを記録した記録媒体 |
-
1992
- 1992-02-26 JP JP3901992A patent/JP2883488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05241828A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0087978B1 (en) | Information processing unit | |
| JPS6297036A (ja) | 計算機システム | |
| US5179691A (en) | N-byte stack-oriented CPU using a byte-selecting control for enhancing a dual-operation with an M-byte instruction word user program where M<N<2M | |
| JPS623461B2 (ja) | ||
| JP4465081B2 (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JP2690406B2 (ja) | プロセッサおよびデータ処理システム | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| EP0301707A2 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
| JPH0222413B2 (ja) | ||
| EP0177712B1 (en) | Masked data fetch and modifying device | |
| EP0297895A2 (en) | Apparatus and method using lockout for synchronization of access to main memory signal groups in a multiprocessor data processing system | |
| JP3520372B2 (ja) | メモリ制御ユニット並びに入出力制御ユニットの動作におけるクリティカル・パスの削除 | |
| EP0915416A2 (en) | System for allowing a two word instruction to be executed in a single cycle and method therefor | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP2584107B2 (ja) | リアルタイム処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPH0364903B2 (ja) | ||
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JPS63163634A (ja) | 命令フエツチ方式 | |
| JPS60193046A (ja) | 命令例外検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |