JPH02100173A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH02100173A JPH02100173A JP25352088A JP25352088A JPH02100173A JP H02100173 A JPH02100173 A JP H02100173A JP 25352088 A JP25352088 A JP 25352088A JP 25352088 A JP25352088 A JP 25352088A JP H02100173 A JPH02100173 A JP H02100173A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- write flag
- write
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、複数のベクトルレジスタと複数の演算器を備
えたベクトル演算実行部と、ベクトル演算実行部のリソ
ース管理を行ない演算実行指示を送出する命令実行指示
部を有するベクトル処理装置に関する。
えたベクトル演算実行部と、ベクトル演算実行部のリソ
ース管理を行ない演算実行指示を送出する命令実行指示
部を有するベクトル処理装置に関する。
［従来の技術］
従来、この種のベクトル処理装置においては、ベクトル
演算実行部のリソース管理を演算実行指示部が行なうと
共に後続命令で必要とするリソースとの競合をチェック
し、競合が生じない場合、後続命令の実行指示を演算実
行部に送出していた。
演算実行部のリソース管理を演算実行指示部が行なうと
共に後続命令で必要とするリソースとの競合をチェック
し、競合が生じない場合、後続命令の実行指示を演算実
行部に送出していた。
第３図はある命令シーケンスとその実行のタイムチャー
トである。ＶＡＤＤはベクトル加算命令であり、ベクト
ルレジスタＶＯとｖｌを加算し、結果をベクトルレジス
タｖ５に格納する。ＶＡＮＤはベクトル論理積命令、Ｖ
ＭＰＹはベクトル乗算命令である。タイムチャートはＶ
ＡＤＤ。
トである。ＶＡＤＤはベクトル加算命令であり、ベクト
ルレジスタＶＯとｖｌを加算し、結果をベクトルレジス
タｖ５に格納する。ＶＡＮＤはベクトル論理積命令、Ｖ
ＭＰＹはベクトル乗算命令である。タイムチャートはＶ
ＡＤＤ。
ＶＡＮＤ、ＶＭＰＹの順序で命令を実行したものを示し
ている。ＶＡＤＤ命令の演算実行指示を送出時ベクトル
レジスタｖ５の書込フラグをセットする。実行指示送出
時αクロック後ベクトルレジスタｖＯとＶｌを読み始め
てからβクロック経過すると最初の要素の結果がベクト
ルレジスタｖ５に格納され実行すべき要素分続けられる
。ベクトルレジスタＶ５の書込フラグはベクトルレジス
タＶ５の結果の任意の要素を後続命令で参照してもよい
時間と後続命令の実行指示可否のチェックに要する時間
の和の時間分ベクトルレジスタｖ５へ演算結果の最後の
要素が格納される時間に先だってリセットされる。
ている。ＶＡＤＤ命令の演算実行指示を送出時ベクトル
レジスタｖ５の書込フラグをセットする。実行指示送出
時αクロック後ベクトルレジスタｖＯとＶｌを読み始め
てからβクロック経過すると最初の要素の結果がベクト
ルレジスタｖ５に格納され実行すべき要素分続けられる
。ベクトルレジスタＶ５の書込フラグはベクトルレジス
タＶ５の結果の任意の要素を後続命令で参照してもよい
時間と後続命令の実行指示可否のチェックに要する時間
の和の時間分ベクトルレジスタｖ５へ演算結果の最後の
要素が格納される時間に先だってリセットされる。
ベクトルレジスタＶ５に演算結果を格納する後続命令の
実行指示可否チェックではベクトルレジスタＶ５書込フ
ラグをチェックし、もしセットされているとリセットさ
れるまで実行指示送出を待たせる。第３図の場合、ＶＭ
ＰＹはＶＡＤＤ命令のｖ５書込フラグがリセットされる
まで実行指示は送出できない。
実行指示可否チェックではベクトルレジスタＶ５書込フ
ラグをチェックし、もしセットされているとリセットさ
れるまで実行指示送出を待たせる。第３図の場合、ＶＭ
ＰＹはＶＡＤＤ命令のｖ５書込フラグがリセットされる
まで実行指示は送出できない。
［発明が解決しようとする課題］
上述した従来のベクトル処理装置は、ベクトルレジスタ
の書込状態を１ビツトのフラグで管理しているため、第
３図に示すように、先行命令ＶＡＤＤと後続命令ＶＭＰ
Ｙとの間でベクトルレジスタｖ５の書込はクロック１分
ロスしていることとなり、ベクトル演算実行部のリソー
スが十分使われていないという欠点がある。
の書込状態を１ビツトのフラグで管理しているため、第
３図に示すように、先行命令ＶＡＤＤと後続命令ＶＭＰ
Ｙとの間でベクトルレジスタｖ５の書込はクロック１分
ロスしていることとなり、ベクトル演算実行部のリソー
スが十分使われていないという欠点がある。
［課題を解決するための手段］
本発明のベクトル処理装置は、
命令レジスタの内容を解読し、当該演算命令のバイブ段
数と当該演算命令の演算結果が格納されるベクトルレジ
スタに対応した書込要求信号を出力するデコーダと、 任意の要素を参照する命令、および各演算命令に対応し
た複数のビットからなり、演算結果が格納されるベクト
ルレジスタに対応して設けられ、書込要求信号によりセ
ットされる書込フラグと、 面記バイブ段数と実行する要素の数を加算する加算器と
、 加算器の加算値がセットされ、それ以降カウントダウン
する書込フラグリセットカウンタと、書込フラグリセッ
トカウンタのカウント値が、予め定められた値になると
、演算結果が格納されるベクトルレジスタに対応する書
込フラグをリセットするデコーダと、 ベクトル演算実行指示の可否チェック時、演算結果が格
納されるベクトルレジスタに対応する前記書込フラグと
実行しようとする演算のバイブ段数により演算結果格納
ベクトルレジスタの競合をチェックする手段とを有して
いる。
数と当該演算命令の演算結果が格納されるベクトルレジ
スタに対応した書込要求信号を出力するデコーダと、 任意の要素を参照する命令、および各演算命令に対応し
た複数のビットからなり、演算結果が格納されるベクト
ルレジスタに対応して設けられ、書込要求信号によりセ
ットされる書込フラグと、 面記バイブ段数と実行する要素の数を加算する加算器と
、 加算器の加算値がセットされ、それ以降カウントダウン
する書込フラグリセットカウンタと、書込フラグリセッ
トカウンタのカウント値が、予め定められた値になると
、演算結果が格納されるベクトルレジスタに対応する書
込フラグをリセットするデコーダと、 ベクトル演算実行指示の可否チェック時、演算結果が格
納されるベクトルレジスタに対応する前記書込フラグと
実行しようとする演算のバイブ段数により演算結果格納
ベクトルレジスタの競合をチェックする手段とを有して
いる。
［作 用］
ある演算命令の実行指示時、該演算命令の演算結果が格
納されるベクトルレジスタに対応する書込フラグがセッ
トされる。そして、演算が実行されると、演算器のバイ
ブ段数の種類（演算命令の種類）毎に書込フラグがリセ
ットされる。後続命令の実行指示チェック時、後続命令
の演算結果が格納されるベクトルレジスタに対応する書
込フラグをチェックし、リセットされていれば演算結果
の書込みの競合がないので、ただちに後続命令の演算実
行指示を送出することができる。
納されるベクトルレジスタに対応する書込フラグがセッ
トされる。そして、演算が実行されると、演算器のバイ
ブ段数の種類（演算命令の種類）毎に書込フラグがリセ
ットされる。後続命令の実行指示チェック時、後続命令
の演算結果が格納されるベクトルレジスタに対応する書
込フラグをチェックし、リセットされていれば演算結果
の書込みの競合がないので、ただちに後続命令の演算実
行指示を送出することができる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のベクトル処理装置の一実施例のブロッ
ク図である。
ク図である。
ベクトル演算実行部は複数個のベクトル演算ス・りＶＯ
，Ｖｌ、・・・、■７と複数個の演算器を有している。
，Ｖｌ、・・・、■７と複数個の演算器を有している。
ベクトル演算実行指示部ＩＯはベクトル演算実行部１の
リソースの管理と後続命令の演算実行指示を制御する。
リソースの管理と後続命令の演算実行指示を制御する。
命令レジスタ１１は実行すべき命令語を格納するもので
あり、ベクトル要素数レジスタ１２は実行する要素数を
示している。デコーダ１３は命令レジスタ１１の内容を
解読し、当該演算命令のパイプ段数１４と演算結果格納
レジスタに対応したベクトルレジスタ書込要求信号１５
を出力する。加算器１６はベクトル要素数レジスタ１２
の内容（要素数）と演算のバイブライン段数１４を加算
する。書込フラグＩ７はベクトルレジスタｖＯ１Ｖｌ、
・−、Ｖ７に対応して設けられ、任意の要素を参照する
命令、各演算命令に対応した複数のビットからなり、こ
れら書込フラグ１７はベクトル演算実行指示部ｌＯより
ベクトル演算実行部１への実行指示時、ベクトルレジス
タ書込要求信号１５によりセットされる。書込フラグリ
セットカウンタ１８は加算器１６の加算値がセットされ
、それ以降カウントダウンする。デコーダ１９はカウン
タ１８のカウント値が、予め定められた値になると、書
込フラグ１７の該演算命令に対応するビットをリセット
する。書込競合チェック回路２０は書込フラグ１７とバ
イブライン段数１４とベクトルレジスタ書込要求信号１
５を入力し、書込に関する競合の有無をチェックする。
あり、ベクトル要素数レジスタ１２は実行する要素数を
示している。デコーダ１３は命令レジスタ１１の内容を
解読し、当該演算命令のパイプ段数１４と演算結果格納
レジスタに対応したベクトルレジスタ書込要求信号１５
を出力する。加算器１６はベクトル要素数レジスタ１２
の内容（要素数）と演算のバイブライン段数１４を加算
する。書込フラグＩ７はベクトルレジスタｖＯ１Ｖｌ、
・−、Ｖ７に対応して設けられ、任意の要素を参照する
命令、各演算命令に対応した複数のビットからなり、こ
れら書込フラグ１７はベクトル演算実行指示部ｌＯより
ベクトル演算実行部１への実行指示時、ベクトルレジス
タ書込要求信号１５によりセットされる。書込フラグリ
セットカウンタ１８は加算器１６の加算値がセットされ
、それ以降カウントダウンする。デコーダ１９はカウン
タ１８のカウント値が、予め定められた値になると、書
込フラグ１７の該演算命令に対応するビットをリセット
する。書込競合チェック回路２０は書込フラグ１７とバ
イブライン段数１４とベクトルレジスタ書込要求信号１
５を入力し、書込に関する競合の有無をチェックする。
競合チェック回路２１は書込競合チェック回路２０およ
び他のチェック結果情報を入力し、命令実行指示の可否
を判断し、競合なしならば実行指示信号３０をベクトル
演算実行部１に送出する。
び他のチェック結果情報を入力し、命令実行指示の可否
を判断し、競合なしならば実行指示信号３０をベクトル
演算実行部１に送出する。
第２図は第３図に示した命令列を本実施例で実行した場
合のタイムチャートである。ベクトル演算のバイブ段数
は演算タイプによって異なる。例えば論理演算は第２図
に示すようにβ１、加減算はβ２、乗算はβ３という風
であり一般にこの順でパイプ段数はのびる。加算命令Ｖ
ＡＤＤの実行相示時演算格納ベクトルレジスタｖ５に対
応するｖ５書込フラグ１〜４がセットされる。書込フラ
グ４は後続のベクトルレジスタｖ５への格納命令が乗算
の時、書込フラグ３は加減算の時、書込フラグ２は論理
演算の時、書込フラグ１は結果の任意の要素を参照する
命令の時チェックされる。デコーダ１９は書込フラグリ
セットカウンタ１８が予め定められた値、即ち実行指示
チェックに要する最小時間と論理演算器のパイプ段数分
β、を加えた値となった時書込フラグ２のリセット信号
を発生しＶ５書込フラグ２をリセットする。加減算のと
きはパイプ段数分β２を加えた値となった時■５書込フ
ラグ３をリセットする。乗算器の時はβ３を加えた値と
なった時ｖ５書込フラグ４をリセットする。実行指示チ
ェックに要する最小時間の値となった時ｖ５書込フラグ
１をリセットする。
合のタイムチャートである。ベクトル演算のバイブ段数
は演算タイプによって異なる。例えば論理演算は第２図
に示すようにβ１、加減算はβ２、乗算はβ３という風
であり一般にこの順でパイプ段数はのびる。加算命令Ｖ
ＡＤＤの実行相示時演算格納ベクトルレジスタｖ５に対
応するｖ５書込フラグ１〜４がセットされる。書込フラ
グ４は後続のベクトルレジスタｖ５への格納命令が乗算
の時、書込フラグ３は加減算の時、書込フラグ２は論理
演算の時、書込フラグ１は結果の任意の要素を参照する
命令の時チェックされる。デコーダ１９は書込フラグリ
セットカウンタ１８が予め定められた値、即ち実行指示
チェックに要する最小時間と論理演算器のパイプ段数分
β、を加えた値となった時書込フラグ２のリセット信号
を発生しＶ５書込フラグ２をリセットする。加減算のと
きはパイプ段数分β２を加えた値となった時■５書込フ
ラグ３をリセットする。乗算器の時はβ３を加えた値と
なった時ｖ５書込フラグ４をリセットする。実行指示チ
ェックに要する最小時間の値となった時ｖ５書込フラグ
１をリセットする。
ＶＡＤＤの次の命令はＶＡＮＤ命令であるが先行するＶ
ＡＤＤ命令の結果を参照するため、結果がベクトルレジ
スタ■５に入るタイミングを見て実行指示される。ＶＭ
ＰＹ命令の実行指示チェックの時結果はベクトルレジス
タＶ５に格納するが、先行命令のＶＡＤＤ命令の書込フ
ラグ１〜４がセットされている。ＶＭＰＹは乗算器を使
用し乗算器のパイプ段数はβ３である。したがって、ベ
クトルレジスタ■５の書込フラグ４がリセットされるま
でベクトルレジスタの書込は競合状態にある。ベクトル
レジスタＶ５の書込フラグ４がリセットされると競合状
態はなくなり、競合チェック回路２１は他のリソースの
競合がなければＭＶＰＹ命令の実行指示信号３０を送出
する。この結果、第３図に示したＴが第２図に示すよう
に０となる。
ＡＤＤ命令の結果を参照するため、結果がベクトルレジ
スタ■５に入るタイミングを見て実行指示される。ＶＭ
ＰＹ命令の実行指示チェックの時結果はベクトルレジス
タＶ５に格納するが、先行命令のＶＡＤＤ命令の書込フ
ラグ１〜４がセットされている。ＶＭＰＹは乗算器を使
用し乗算器のパイプ段数はβ３である。したがって、ベ
クトルレジスタ■５の書込フラグ４がリセットされるま
でベクトルレジスタの書込は競合状態にある。ベクトル
レジスタＶ５の書込フラグ４がリセットされると競合状
態はなくなり、競合チェック回路２１は他のリソースの
競合がなければＭＶＰＹ命令の実行指示信号３０を送出
する。この結果、第３図に示したＴが第２図に示すよう
に０となる。
［発明の効果］
以上説明したように本発明は、演算命令および演算結果
格納ベクトルレジスタ対応に複数の書込フラグを設け、
演算器のパイプ段数の種類毎に異なったタイミングでこ
れらの複数のフラグをリセットし後続命令の実行指示チ
ェック時演算結果の書込の競合をチェックする時後続命
令の実行で使用する演算器のパイプ段数に対応した書込
フラグをチェックすることにより、演算実行部のリソー
スの有効利用が図れると共にシステムの処理能力の向上
が図れる効果がある。
格納ベクトルレジスタ対応に複数の書込フラグを設け、
演算器のパイプ段数の種類毎に異なったタイミングでこ
れらの複数のフラグをリセットし後続命令の実行指示チ
ェック時演算結果の書込の競合をチェックする時後続命
令の実行で使用する演算器のパイプ段数に対応した書込
フラグをチェックすることにより、演算実行部のリソー
スの有効利用が図れると共にシステムの処理能力の向上
が図れる効果がある。
第１図は本発明のベクトル処理装置の一実施例を示すブ
ロック図、第２図はある命令列の実行の本実施例のタイ
ムチャート、第３図はある命令列の実行の従来例のタイ
ムチャートである。 １・・・ベクトル演算実行部、 １Ｇ−・・ベクトル演算実行指示部、 １１−・命令レジスタ、 １２−・・ベクトル要素数レジスタ、 １３−・・デコーダ、 １４−パイプ段数、１５−・
・書込要求信号、１６−・・加算器、１７−・・書込フ
ラグ、 １８−・・書込フラグリセットカウンタ、１９−・・デ
コーダ、 ２０−・・書込競合チェック回路、２１−・
・競合チェック回路、 ３０・−実行指示信号。
ロック図、第２図はある命令列の実行の本実施例のタイ
ムチャート、第３図はある命令列の実行の従来例のタイ
ムチャートである。 １・・・ベクトル演算実行部、 １Ｇ−・・ベクトル演算実行指示部、 １１−・命令レジスタ、 １２−・・ベクトル要素数レジスタ、 １３−・・デコーダ、 １４−パイプ段数、１５−・
・書込要求信号、１６−・・加算器、１７−・・書込フ
ラグ、 １８−・・書込フラグリセットカウンタ、１９−・・デ
コーダ、 ２０−・・書込競合チェック回路、２１−・
・競合チェック回路、 ３０・−実行指示信号。
Claims (1)
- 【特許請求の範囲】 １）複数のベクトルレジスタと複数の演算器を備えたベ
クトル演算実行部と、ベクトル演算実行部のリソース管
理を行ない演算実行指示を送出する命令実行指示部を有
するベクトル処理装置において、 命令レジスタの内容を解読し、当該演算命令のパイプ段
数と当該演算命令の演算結果が格納されるベクトルレジ
スタに対応した書込要求信号を出力するデコーダと、 任意の要素を参照する命令、および各演算命令に対応し
た複数のビットからなり、演算結果が格納されるベクト
ルレジスタに対応して設けられ、書込要求信号によりセ
ットされる書込フラグと、 前記パイプ段数と実行する要素の数を加算する加算器と
、 加算器の加算値がセットされ、それ以降カウントダウン
する書込フラグリセットカウンタと、書込フラグリセッ
トカウンタのカウント値が、予め定められた値になると
、演算結果が格納されるベクトルレジスタに対応する書
込フラグをリセットするデコーダと、 ベクトル演算実行指示の可否チェック時、演算結果が格
納されるベクトルレジスタに対応する前記書込フラグと
実行しようとする演算のパイプ段数により演算結果格納
ベクトルレジスタの競合をチェックする手段とを有する
ことを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25352088A JPH02100173A (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25352088A JPH02100173A (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100173A true JPH02100173A (ja) | 1990-04-12 |
Family
ID=17252511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25352088A Pending JPH02100173A (ja) | 1988-10-06 | 1988-10-06 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100173A (ja) |
-
1988
- 1988-10-06 JP JP25352088A patent/JPH02100173A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| US4879676A (en) | Method and apparatus for precise floating point exceptions | |
| JPS62115542A (ja) | 情報処理装置 | |
| JPH02100173A (ja) | ベクトル処理装置 | |
| JPS6161416B2 (ja) | ||
| JPS581246A (ja) | 命令処理順序制御方式 | |
| JPH07219766A (ja) | 演算処理装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| JP2906799B2 (ja) | 情報処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPH04106652A (ja) | 例外処理システム | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS62166463A (ja) | デ−タ転送方式 | |
| JPH0259961A (ja) | 情報処理装置 | |
| JPH04353923A (ja) | 電子計算機の並列命令実行方式 | |
| JPH01286034A (ja) | 情報処理装置 | |
| JPS6111882A (ja) | 情報処理装置 | |
| JPS63186372A (ja) | ベクトル処理装置 | |
| JPH03123967A (ja) | ベクトルアドレス生成方式 | |
| JPS63186371A (ja) | ベクトル処理装置 | |
| JPH0247726A (ja) | 情報処理装置 | |
| JPH01223565A (ja) | 情報処理装置 | |
| JPH076038A (ja) | 情報処理装置 | |
| JPH01223563A (ja) | 情報処理装置 |