JP2906799B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP2906799B2 JP2906799B2 JP1457892A JP1457892A JP2906799B2 JP 2906799 B2 JP2906799 B2 JP 2906799B2 JP 1457892 A JP1457892 A JP 1457892A JP 1457892 A JP1457892 A JP 1457892A JP 2906799 B2 JP2906799 B2 JP 2906799B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- buffer
- result
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、具
体的には並列に命令を実行する情報処理装置における命
令の実行順序の制御に関するものである。
体的には並列に命令を実行する情報処理装置における命
令の実行順序の制御に関するものである。
【０００２】
【従来の技術】従来の情報処理装置は、逐次的に命令を
アドレスの順番に従って実行する。情報処理装置のデー
タ処理能力を増大させるために、複数の演算装置を備
え、複数の演算装置に並列に複数の命令を分配して、ア
ドレスの順番によらず実行可能なものから命令の実行を
行なう（以降、これをｏｕｔーｏｆーｏｒｄｅｒ実行と
呼ぶ）並列処理が実施されている。
アドレスの順番に従って実行する。情報処理装置のデー
タ処理能力を増大させるために、複数の演算装置を備
え、複数の演算装置に並列に複数の命令を分配して、ア
ドレスの順番によらず実行可能なものから命令の実行を
行なう（以降、これをｏｕｔーｏｆーｏｒｄｅｒ実行と
呼ぶ）並列処理が実施されている。
【０００３】図５は従来の技術を用いたｏｕｔーｏｆー
ｏｒｄｅｒ実行を行なう情報処理装置のブロック図であ
る。１０は命令を記憶する命令記憶装置であり、１サイ
クルに２つの命令をその命令のアドレスと共に命令バス
１１、１２を通じて供給する。２０は命令を解読する命
令解読装置であり、１サイクルに２つの命令の解読を行
ない、命令バッファ３０や結果バッファ６０に制御信号
バス２１、２２を通じて命令を実行するための制御信号
を供給する。命令バッファ３０では命令解読装置から供
給された制御信号を一旦蓄え、適当なタイミングで演算
装置に制御信号バス３１、３２を通じて制御信号を供給
する。この制御信号は、命令の種別を表す信号とオペラ
ンドレジスタアドレスを含む。４０は乗除算命令を実行
する乗除算装置であり、命令バッファ３０からの制御信
号により、レジスタファイル７０あるいは結果バッファ
６０から供給されたオペランドデータ７１、７２を用い
て乗除算演算を行ない、演算結果４１を出力する。また
演算した結果をすぐ他の演算器が使う場合には、演算結
果４１はセレクタ４２を通じてオペランドバス７１、７
２、７３、７４にバイパスされる。５０は加減算命令を
実行する加減算装置であり、命令バッファ３０からの制
御信号により、レジスタファイル７０あるいは結果バッ
ファ６０から供給されたオペランドデータ７３、７４を
用いて加減算演算を行ない、演算結果５１を出力する。
また演算した結果をすぐ他の演算器が使う場合には、演
算結果５１はセレクタ５２を通じてオペランドバス７
１、７２、７３、７４にバイパスされる。
ｏｒｄｅｒ実行を行なう情報処理装置のブロック図であ
る。１０は命令を記憶する命令記憶装置であり、１サイ
クルに２つの命令をその命令のアドレスと共に命令バス
１１、１２を通じて供給する。２０は命令を解読する命
令解読装置であり、１サイクルに２つの命令の解読を行
ない、命令バッファ３０や結果バッファ６０に制御信号
バス２１、２２を通じて命令を実行するための制御信号
を供給する。命令バッファ３０では命令解読装置から供
給された制御信号を一旦蓄え、適当なタイミングで演算
装置に制御信号バス３１、３２を通じて制御信号を供給
する。この制御信号は、命令の種別を表す信号とオペラ
ンドレジスタアドレスを含む。４０は乗除算命令を実行
する乗除算装置であり、命令バッファ３０からの制御信
号により、レジスタファイル７０あるいは結果バッファ
６０から供給されたオペランドデータ７１、７２を用い
て乗除算演算を行ない、演算結果４１を出力する。また
演算した結果をすぐ他の演算器が使う場合には、演算結
果４１はセレクタ４２を通じてオペランドバス７１、７
２、７３、７４にバイパスされる。５０は加減算命令を
実行する加減算装置であり、命令バッファ３０からの制
御信号により、レジスタファイル７０あるいは結果バッ
ファ６０から供給されたオペランドデータ７３、７４を
用いて加減算演算を行ない、演算結果５１を出力する。
また演算した結果をすぐ他の演算器が使う場合には、演
算結果５１はセレクタ５２を通じてオペランドバス７
１、７２、７３、７４にバイパスされる。
【０００４】６０は乗除算装置４０および加減算装置５
０で実行された命令の演算結果を一時的に蓄えておく結
果バッファである。命令が情報処理装置に供給されたら
命令解読装置２０で解読されたあと、その命令のアドレ
スを示すプログラムカウンターとディネーションレジス
タアドレス番号は、命令バッファ３０に命令の種別を表
す信号とオペランドレジスタアドレスをストアされるの
と同じタイミングで結果バッファ６０にアドレスの順番
にストアされる。結果バッファ６０では、複数の演算装
置で並列に演算が行なわれているとき大きい方のアドレ
スの命令が小さい方のアドレスの命令より早く演算が完
了した場合には、小さい方のアドレスの演算の完了を待
ち、適当なタイミングでレジスタファイル７０に演算結
果をアドレスの順番に演算結果バス６１、６２を通じて
ストアする。このことにより、ｏｕｔーｏｆーｏｒｄｅ
ｒ実行を行なう情報処理装置においても正しいプログラ
ムの実行結果が常に得られる。このとき制御信号バス２
１、２２を通じて供給され蓄えられていたデスティネー
ションレジスタアドレス番号も演算結果と共にレジスタ
ファイル７０に供給され、どのレジスタに演算結果をス
トアするのかを指定する。また必要に応じて演算装置４
０、５０にレジスタファイルの代わりにオペランドデー
タをオペランドバス７１、７２、７３、７４を通じて供
給する。
０で実行された命令の演算結果を一時的に蓄えておく結
果バッファである。命令が情報処理装置に供給されたら
命令解読装置２０で解読されたあと、その命令のアドレ
スを示すプログラムカウンターとディネーションレジス
タアドレス番号は、命令バッファ３０に命令の種別を表
す信号とオペランドレジスタアドレスをストアされるの
と同じタイミングで結果バッファ６０にアドレスの順番
にストアされる。結果バッファ６０では、複数の演算装
置で並列に演算が行なわれているとき大きい方のアドレ
スの命令が小さい方のアドレスの命令より早く演算が完
了した場合には、小さい方のアドレスの演算の完了を待
ち、適当なタイミングでレジスタファイル７０に演算結
果をアドレスの順番に演算結果バス６１、６２を通じて
ストアする。このことにより、ｏｕｔーｏｆーｏｒｄｅ
ｒ実行を行なう情報処理装置においても正しいプログラ
ムの実行結果が常に得られる。このとき制御信号バス２
１、２２を通じて供給され蓄えられていたデスティネー
ションレジスタアドレス番号も演算結果と共にレジスタ
ファイル７０に供給され、どのレジスタに演算結果をス
トアするのかを指定する。また必要に応じて演算装置４
０、５０にレジスタファイルの代わりにオペランドデー
タをオペランドバス７１、７２、７３、７４を通じて供
給する。
【０００５】７０はオペランドデータを供給したり、演
算結果を最終的に蓄えておくためのレジスタファイルで
ある。８０は、命令間のデータ依存関係を調べるための
依存検出装置であり、供給された命令のオペランドレジ
スタアドレスと供給された命令のデスティネーションレ
ジスタアドレスあるいは結果バッファ６０に蓄えられて
いるデスティネーションレジスタアドレスとを比較し
て、データ依存がある場合には命令バッファ３０のデー
タ依存関係を示すフィールドにフラグを立て、結果バッ
ファからの依存解消信号６４を受け取るまで命令の実行
開始を待たせる。
算結果を最終的に蓄えておくためのレジスタファイルで
ある。８０は、命令間のデータ依存関係を調べるための
依存検出装置であり、供給された命令のオペランドレジ
スタアドレスと供給された命令のデスティネーションレ
ジスタアドレスあるいは結果バッファ６０に蓄えられて
いるデスティネーションレジスタアドレスとを比較し
て、データ依存がある場合には命令バッファ３０のデー
タ依存関係を示すフィールドにフラグを立て、結果バッ
ファからの依存解消信号６４を受け取るまで命令の実行
開始を待たせる。
【０００６】図３は図５に示す従来の技術における情報
処理装置の構成要素である命令バッファの構成図であ
り、各エントリーが１命令分の情報を蓄える。図３にお
いて、ｖａｌｉｄはそのエントリーが有効であることを
示す。ｏｐは命令種別を示す。ｒｓ１、ｒｓ２はそれぞ
れ第一および第二のオペランドのレジスタ番号を示す。
ｒｅｓｕｌｔ＿ｐｔｒはその命令の結果バッファ６０に
おける対応するエントリーの番号を示し、その命令が実
行を開始したら演算器に渡され、演算結果を結果バッフ
ァ６０にストアするときに使われる。ｄｅｐはその命令
のオペランドレジスタｒｓ１、ｒｓ２にデータ依存関係
があるかどうかを示す２ビットのフラグである。ｏｋは
そのエントリーの命令が次のサイクルにおいて実行可能
かどうかを示す。ｍｕｌ、ａｄｄはそれぞれそのエント
リーの命令が乗除算命令かあるいは加減算命令かどうか
を示す。
処理装置の構成要素である命令バッファの構成図であ
り、各エントリーが１命令分の情報を蓄える。図３にお
いて、ｖａｌｉｄはそのエントリーが有効であることを
示す。ｏｐは命令種別を示す。ｒｓ１、ｒｓ２はそれぞ
れ第一および第二のオペランドのレジスタ番号を示す。
ｒｅｓｕｌｔ＿ｐｔｒはその命令の結果バッファ６０に
おける対応するエントリーの番号を示し、その命令が実
行を開始したら演算器に渡され、演算結果を結果バッフ
ァ６０にストアするときに使われる。ｄｅｐはその命令
のオペランドレジスタｒｓ１、ｒｓ２にデータ依存関係
があるかどうかを示す２ビットのフラグである。ｏｋは
そのエントリーの命令が次のサイクルにおいて実行可能
かどうかを示す。ｍｕｌ、ａｄｄはそれぞれそのエント
リーの命令が乗除算命令かあるいは加減算命令かどうか
を示す。
【０００７】図６は図５に示す従来の技術における情報
処理装置の構成要素である結果バッファの説明図であ
り、各エントリーが１命令分の演算結果情報を蓄える。
図６において、ＰＣはその命令のアドレス情報を示し、
ある命令で障害が発生したとき、ＯＳの障害回復作業が
完了したあと、障害の発生した命令の次の命令から命令
の実行を再開したいときに使用する。ｖａｌｉｄはその
エントリーが有効であることを示す。ｒｄはデスティネ
ーションレジスタ番号を示す。ｄ０〜ｄ３は、命令間の
データ依存関係を示す。ｄ０は、命令バッファの＃０エ
ントリーの命令が結果バッファに登録されている命令の
うち、どのエントリーの命令の演算結果をどのオペラン
ドが必要としているかを示す２ビットのフラグである。
ｄ１、ｄ２、ｄ３も同様に、それぞれ命令バッファの＃
１、＃２、＃３エントリーの命令と結果バッファに登録
されている命令との間のデータ依存関係を示す。ｒｅｓ
ｕｌｔｓはそのエントリーの命令の実行結果を示す。ｄ
ｖは演算結果がｒｅｓｕｌｔｓフィールドに存在するか
どうかを示す。演算装置から送られてくる演算結果は、
該当するエントリーの命令のｒｅｓｕｌｔｓフィールド
にストアされると同時に、そのエントリーの命令にデー
タ依存関係が存在するかどうか調べ、もしデータ依存関
係が存在していてｄ０〜ｄ３のいずれかのエントリーに
フラグが立っている場合には、そのエントリーの命令の
実行結果を待っている命令が命令バッファ３０に存在し
ているので、依存解消信号６４により命令バッファ３０
の該当するエントリーのｄｅｐフィールドのフラグの立
っているビットをクリアする。
処理装置の構成要素である結果バッファの説明図であ
り、各エントリーが１命令分の演算結果情報を蓄える。
図６において、ＰＣはその命令のアドレス情報を示し、
ある命令で障害が発生したとき、ＯＳの障害回復作業が
完了したあと、障害の発生した命令の次の命令から命令
の実行を再開したいときに使用する。ｖａｌｉｄはその
エントリーが有効であることを示す。ｒｄはデスティネ
ーションレジスタ番号を示す。ｄ０〜ｄ３は、命令間の
データ依存関係を示す。ｄ０は、命令バッファの＃０エ
ントリーの命令が結果バッファに登録されている命令の
うち、どのエントリーの命令の演算結果をどのオペラン
ドが必要としているかを示す２ビットのフラグである。
ｄ１、ｄ２、ｄ３も同様に、それぞれ命令バッファの＃
１、＃２、＃３エントリーの命令と結果バッファに登録
されている命令との間のデータ依存関係を示す。ｒｅｓ
ｕｌｔｓはそのエントリーの命令の実行結果を示す。ｄ
ｖは演算結果がｒｅｓｕｌｔｓフィールドに存在するか
どうかを示す。演算装置から送られてくる演算結果は、
該当するエントリーの命令のｒｅｓｕｌｔｓフィールド
にストアされると同時に、そのエントリーの命令にデー
タ依存関係が存在するかどうか調べ、もしデータ依存関
係が存在していてｄ０〜ｄ３のいずれかのエントリーに
フラグが立っている場合には、そのエントリーの命令の
実行結果を待っている命令が命令バッファ３０に存在し
ているので、依存解消信号６４により命令バッファ３０
の該当するエントリーのｄｅｐフィールドのフラグの立
っているビットをクリアする。
【０００８】図４は図５に示す従来の技術における情報
処理装置の動作を示すタイミングチャート図である。図
４において、Ｄは命令解読装置２０において命令の解読
を行なうステージ、Ｂは命令バッファ３０において演算
の実行開始を待つ状態を示すステージ、Ｌは演算のオペ
ランドデータをレジスタファイル７０あるいは結果バッ
ファ６０からオペランドバス７１〜７４を通じて読み出
すステージ、Ｅは乗除算装置４０あるいは加減算装置５
０において演算を実行するステージ、Ｓは結果バッファ
６０に命令の演算結果を書き込むステージ、Ｒはレジス
タファイル７０に命令の演算結果を書き込むステージを
示す。図５に示す従来の技術における情報処理装置にお
いては、乗除算命令、加減算命令ともにＥステージに２
サイクルを要する。
処理装置の動作を示すタイミングチャート図である。図
４において、Ｄは命令解読装置２０において命令の解読
を行なうステージ、Ｂは命令バッファ３０において演算
の実行開始を待つ状態を示すステージ、Ｌは演算のオペ
ランドデータをレジスタファイル７０あるいは結果バッ
ファ６０からオペランドバス７１〜７４を通じて読み出
すステージ、Ｅは乗除算装置４０あるいは加減算装置５
０において演算を実行するステージ、Ｓは結果バッファ
６０に命令の演算結果を書き込むステージ、Ｒはレジス
タファイル７０に命令の演算結果を書き込むステージを
示す。図５に示す従来の技術における情報処理装置にお
いては、乗除算命令、加減算命令ともにＥステージに２
サイクルを要する。
【０００９】図４では、４つの命令から成る命令シーケ
ンスがアドレスと共に示されている。アドレス０ｘ００
の乗算命令ｍｕｌの演算結果をアドレス０ｘ０４の乗算
命令ｍｕｌがオペランドとして用いるデータ依存関係が
存在する。したがって、アドレス０ｘ００の乗算命令ｍ
ｕｌの演算結果４１は、サイクル４においてアドレス０
ｘ０４の乗算命令のオペランドとして、セレクタ４２、
オペランドバス７１を通じて乗除算装置４０にバイパス
される。またアドレス０ｘ０８の乗算命令ｍｕｌの演算
結果をアドレス０ｘ０ｃの加算命令ａｄｄがオペランド
として用いるデータ依存関係が存在する。したがって、
アドレス０ｘ０８の乗算命令ｍｕｌの演算結果４１は、
サイクル８においてアドレス０ｘ０ｃの加算命令のオペ
ランドとして、セレクタ４２、オペランドバス７３を通
じて加減算装置５０にバイパスされる。
ンスがアドレスと共に示されている。アドレス０ｘ００
の乗算命令ｍｕｌの演算結果をアドレス０ｘ０４の乗算
命令ｍｕｌがオペランドとして用いるデータ依存関係が
存在する。したがって、アドレス０ｘ００の乗算命令ｍ
ｕｌの演算結果４１は、サイクル４においてアドレス０
ｘ０４の乗算命令のオペランドとして、セレクタ４２、
オペランドバス７１を通じて乗除算装置４０にバイパス
される。またアドレス０ｘ０８の乗算命令ｍｕｌの演算
結果をアドレス０ｘ０ｃの加算命令ａｄｄがオペランド
として用いるデータ依存関係が存在する。したがって、
アドレス０ｘ０８の乗算命令ｍｕｌの演算結果４１は、
サイクル８においてアドレス０ｘ０ｃの加算命令のオペ
ランドとして、セレクタ４２、オペランドバス７３を通
じて加減算装置５０にバイパスされる。
【００１０】以上のように構成された従来の技術による
情報処理装置について、以下図３、図４、図５及び図６
を用いて次のサイクルにおいて実行する命令を決めると
きの動作を説明する。
情報処理装置について、以下図３、図４、図５及び図６
を用いて次のサイクルにおいて実行する命令を決めると
きの動作を説明する。
【００１１】図３は図４のタイミングチャートにおける
第３サイクル目における命令バッファの各エントリーの
状態を示すものであって、アドレス０ｘ０４〜０ｘ０ｃ
のｍｕｌ、ｍｕｌ、ａｄｄの３つの命令がエントリー＃
１、＃２、＃３に登録されている。この３つの命令の状
態は、図４のタイミング図におけるＢステージに相当
し、命令の実行開始を待っている。またエントリー＃３
のａｄｄ命令の第一のオペランドｒｓ１は、前の命令と
の間でデータ依存関係があり、次のサイクルでは実行開
始できないことがｄｅｐフィールドの第一ビットのフラ
グが立っていることで示されている。
第３サイクル目における命令バッファの各エントリーの
状態を示すものであって、アドレス０ｘ０４〜０ｘ０ｃ
のｍｕｌ、ｍｕｌ、ａｄｄの３つの命令がエントリー＃
１、＃２、＃３に登録されている。この３つの命令の状
態は、図４のタイミング図におけるＢステージに相当
し、命令の実行開始を待っている。またエントリー＃３
のａｄｄ命令の第一のオペランドｒｓ１は、前の命令と
の間でデータ依存関係があり、次のサイクルでは実行開
始できないことがｄｅｐフィールドの第一ビットのフラ
グが立っていることで示されている。
【００１２】図６は図４のタイミングチャートにおける
第３サイクル目における結果バッファの各エントリーの
状態を示すものであって、アドレス０ｘ００〜０ｘ０ｃ
のｍｕｌ、ｍｕｌ、ｍｕｌ、ａｄｄの４つの命令がエン
トリー＃０、＃１、＃２、＃３に登録されている。この
４つの命令はいずれも演算実行を完了していないので、
ｄｖフィールドは全て０になっている。
第３サイクル目における結果バッファの各エントリーの
状態を示すものであって、アドレス０ｘ００〜０ｘ０ｃ
のｍｕｌ、ｍｕｌ、ｍｕｌ、ａｄｄの４つの命令がエン
トリー＃０、＃１、＃２、＃３に登録されている。この
４つの命令はいずれも演算実行を完了していないので、
ｄｖフィールドは全て０になっている。
【００１３】図３においてつぎのサイクルで実行可能な
命令はエントリー＃１のｍｕｌ命令とエントリー＃２の
ｍｕｌ命令であることが、ｏｋフィールドにフラグが立
っていることにより示されている。またｍｕｌフィール
ドにフラグが立っていることにより示されているよう
に、エントリー＃１とエントリー＃２の２つの命令は共
に同一の演算装置（乗除算装置４０）を使用する。
命令はエントリー＃１のｍｕｌ命令とエントリー＃２の
ｍｕｌ命令であることが、ｏｋフィールドにフラグが立
っていることにより示されている。またｍｕｌフィール
ドにフラグが立っていることにより示されているよう
に、エントリー＃１とエントリー＃２の２つの命令は共
に同一の演算装置（乗除算装置４０）を使用する。
【００１４】従来の情報処理装置においては、同一の演
算装置を使用する実行可能な命令が複数個ある場合に
は、アドレスの小さい方の命令から実行を開始させるの
で、この場合、エントリー＃１のｍｕｌ命令がサイクル
４でＬステージから実行を開始する。この結果図４に示
すように、４つの命令の演算実行のためのサイクル数
は、３サイクル目から１０サイクル目までの８サイクル
を要する。
算装置を使用する実行可能な命令が複数個ある場合に
は、アドレスの小さい方の命令から実行を開始させるの
で、この場合、エントリー＃１のｍｕｌ命令がサイクル
４でＬステージから実行を開始する。この結果図４に示
すように、４つの命令の演算実行のためのサイクル数
は、３サイクル目から１０サイクル目までの８サイクル
を要する。
【００１５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、同一の演算装置に対して複数の命令が演
算の実行を開始できる状態にあった場合、アドレスの小
さい方の命令から順番に実行されるため、アドレスの大
きい方の命令を先に実行したほうが全体の命令の実行サ
イクル数が少なくなる場合でもアドレスの小さい方の命
令から実行を開始しなければならいという問題点を有し
ていた。
うな構成では、同一の演算装置に対して複数の命令が演
算の実行を開始できる状態にあった場合、アドレスの小
さい方の命令から順番に実行されるため、アドレスの大
きい方の命令を先に実行したほうが全体の命令の実行サ
イクル数が少なくなる場合でもアドレスの小さい方の命
令から実行を開始しなければならいという問題点を有し
ていた。
【００１６】本発明は上記問題点に鑑み、同一の演算装
置に対して複数の命令が演算の実行を開始できる状態に
あった場合、全体の命令実行時間が短くなるように、つ
ぎのサイクルで実行を開始する命令を決める機構を提供
するものである。
置に対して複数の命令が演算の実行を開始できる状態に
あった場合、全体の命令実行時間が短くなるように、つ
ぎのサイクルで実行を開始する命令を決める機構を提供
するものである。
【００１７】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の情報処理装置は、複数の命令を供給する命
令記憶装置と、前記命令記憶装置から供給された複数の
命令を解読する命令解読装置と、前記命令解読装置で解
読された複数の命令を一時的に蓄える命令バッファと、
前記命令バッファから供給された命令を実行する複数の
演算装置と、前記複数の演算装置で実行された命令の実
行結果を一時的に蓄える結果バッファと、命令のオペラ
ンドを読み出したり命令の実行結果を書き込むためのレ
ジスタファイルと、供給された命令間のデータ依存関係
を調べる依存検出装置とを備えた情報処理装置におい
て、前記命令バッファに蓄えられた命令の中から次のサ
イクルで実行する命令を選択する際、実行可能な命令が
複数あり前記複数の実行可能な命令が同一の演算装置を
使用する場合、前記複数の実行可能な命令のうちデータ
依存関係の存在する命令を先に実行する手段を備えたも
のである。
めに本発明の情報処理装置は、複数の命令を供給する命
令記憶装置と、前記命令記憶装置から供給された複数の
命令を解読する命令解読装置と、前記命令解読装置で解
読された複数の命令を一時的に蓄える命令バッファと、
前記命令バッファから供給された命令を実行する複数の
演算装置と、前記複数の演算装置で実行された命令の実
行結果を一時的に蓄える結果バッファと、命令のオペラ
ンドを読み出したり命令の実行結果を書き込むためのレ
ジスタファイルと、供給された命令間のデータ依存関係
を調べる依存検出装置とを備えた情報処理装置におい
て、前記命令バッファに蓄えられた命令の中から次のサ
イクルで実行する命令を選択する際、実行可能な命令が
複数あり前記複数の実行可能な命令が同一の演算装置を
使用する場合、前記複数の実行可能な命令のうちデータ
依存関係の存在する命令を先に実行する手段を備えたも
のである。
【００１８】
【作用】本発明は上記した構成によって、同一の演算装
置に対して複数の命令が演算の実行を開始できる状態に
あった場合、命令バッファ内の命令の依存関係を示すフ
ィールドの内容を調べ、データ依存関係の存在する命令
を先に実行する。
置に対して複数の命令が演算の実行を開始できる状態に
あった場合、命令バッファ内の命令の依存関係を示すフ
ィールドの内容を調べ、データ依存関係の存在する命令
を先に実行する。
【００１９】
【実施例】以下本発明の一実施例の情報処理装置につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００２０】図１は本発明の実施例における命令バッフ
ァであり、図５に示す従来の技術による情報処理装置に
おいて、図３に示すその構成要素である命令バッファを
改良したものである。図１において、ｖａｌｉｄはその
エントリーが有効であることを示す。ｏｐは命令種別を
示す。ｒｓ１、ｒｓ２はそれぞれ第一および第二のオペ
ランドのレジスタ番号を示す。ｒｅｓｕｌｔ＿ｐｔｒは
その命令の結果バッファ６０における対応するエントリ
ーの番号を示し、その命令が実行を開始したら演算器に
渡され、演算結果を結果バッファ６０にストアするとき
に使われる。ｄｅｐはその命令のオペランドレジスタｒ
ｓ１、ｒｓ２にデータ依存関係があるかどうかを示す２
ビットのフラグである。ｏｋはそのエントリーの命令が
次のサイクルにおいて実行可能かどうかを示す。ｍｕ
ｌ、ａｄｄはそれぞれそのエントリーの命令が乗除算命
令かあるいは加減算命令かどうかを示す。
ァであり、図５に示す従来の技術による情報処理装置に
おいて、図３に示すその構成要素である命令バッファを
改良したものである。図１において、ｖａｌｉｄはその
エントリーが有効であることを示す。ｏｐは命令種別を
示す。ｒｓ１、ｒｓ２はそれぞれ第一および第二のオペ
ランドのレジスタ番号を示す。ｒｅｓｕｌｔ＿ｐｔｒは
その命令の結果バッファ６０における対応するエントリ
ーの番号を示し、その命令が実行を開始したら演算器に
渡され、演算結果を結果バッファ６０にストアするとき
に使われる。ｄｅｐはその命令のオペランドレジスタｒ
ｓ１、ｒｓ２にデータ依存関係があるかどうかを示す２
ビットのフラグである。ｏｋはそのエントリーの命令が
次のサイクルにおいて実行可能かどうかを示す。ｍｕ
ｌ、ａｄｄはそれぞれそのエントリーの命令が乗除算命
令かあるいは加減算命令かどうかを示す。
【００２１】ｄｅｐ＿ｉｎｓｔは、そのエントリーの命
令が命令バッファ内の他の命令とデータ依存関係にあ
り、そのエントリーの命令の実行結果を他の命令が待っ
ている状態にあることを示す。
令が命令バッファ内の他の命令とデータ依存関係にあ
り、そのエントリーの命令の実行結果を他の命令が待っ
ている状態にあることを示す。
【００２２】図２は本発明の実施例における情報処理装
置の動作を示すタイミングチャート図である。図２にお
いて、Ｄは命令解読装置２０において命令の解読を行な
うステージ、Ｂは命令バッファ３０において演算の実行
開始を待つ状態を示すステージ、Ｌは演算のオペランド
データをレジスタファイル７０あるいは結果バッファ６
０からオペランドバス７１〜７４を通じて読み出すステ
ージ、Ｅは乗除算装置４０あるいは加減算装置５０にお
いて演算を実行するステージ、Ｓは結果バッファ６０に
命令の演算結果を書き込むステージ、Ｒはレジスタファ
イル７０に命令の演算結果を書き込むステージを示す。
本発明の実施例における情報処理装置においては、乗除
算命令、加減算命令ともにＥステージに２サイクルを要
する。
置の動作を示すタイミングチャート図である。図２にお
いて、Ｄは命令解読装置２０において命令の解読を行な
うステージ、Ｂは命令バッファ３０において演算の実行
開始を待つ状態を示すステージ、Ｌは演算のオペランド
データをレジスタファイル７０あるいは結果バッファ６
０からオペランドバス７１〜７４を通じて読み出すステ
ージ、Ｅは乗除算装置４０あるいは加減算装置５０にお
いて演算を実行するステージ、Ｓは結果バッファ６０に
命令の演算結果を書き込むステージ、Ｒはレジスタファ
イル７０に命令の演算結果を書き込むステージを示す。
本発明の実施例における情報処理装置においては、乗除
算命令、加減算命令ともにＥステージに２サイクルを要
する。
【００２３】図２では、４つの命令から成る命令シーケ
ンスがアドレスと共に示されている。アドレス０ｘ００
の乗算命令ｍｕｌの演算結果をアドレス０ｘ０４の乗算
命令ｍｕｌがオペランドとして用いるデータ依存関係が
存在する。したがって、アドレス０ｘ００の乗算命令ｍ
ｕｌの演算結果４１は、サイクル６においてアドレス０
ｘ０４の乗算命令のオペランドとして、結果バッファか
らオペランドバス７１を通じて乗除算装置４０にバイパ
スされる。またアドレス０ｘ０８の乗算命令ｍｕｌの演
算結果をアドレス０ｘ０ｃの加算命令ａｄｄがオペラン
ドとして用いるデータ依存関係が存在する。したがっ
て、アドレス０ｘ０８の乗算命令ｍｕｌの演算結果４１
は、サイクル６においてアドレス０ｘ０ｃの加算命令の
オペランドとして、セレクタ４２、オペランドバス７３
を通じて加減算装置５０にバイパスされる。
ンスがアドレスと共に示されている。アドレス０ｘ００
の乗算命令ｍｕｌの演算結果をアドレス０ｘ０４の乗算
命令ｍｕｌがオペランドとして用いるデータ依存関係が
存在する。したがって、アドレス０ｘ００の乗算命令ｍ
ｕｌの演算結果４１は、サイクル６においてアドレス０
ｘ０４の乗算命令のオペランドとして、結果バッファか
らオペランドバス７１を通じて乗除算装置４０にバイパ
スされる。またアドレス０ｘ０８の乗算命令ｍｕｌの演
算結果をアドレス０ｘ０ｃの加算命令ａｄｄがオペラン
ドとして用いるデータ依存関係が存在する。したがっ
て、アドレス０ｘ０８の乗算命令ｍｕｌの演算結果４１
は、サイクル６においてアドレス０ｘ０ｃの加算命令の
オペランドとして、セレクタ４２、オペランドバス７３
を通じて加減算装置５０にバイパスされる。
【００２４】以上のように構成された従来の技術による
情報処理装置について、以下図１及び図２を用いて次の
サイクルにおいて実行する命令を決めるときの動作を説
明する。図１は図２のタイミングチャートにおける第３
サイクル目における命令バッファの各エントリーの状態
を示すものであって、アドレス０ｘ０４〜０ｘ０ｃのｍ
ｕｌ、ｍｕｌ、ａｄｄの３つの命令がエントリー＃１、
＃２、＃３に登録されている。この３つの命令の状態
は、図３のタイミング図におけるＢステージに相当し、
命令の実行開始を待っている。またエントリー＃３のａ
ｄｄ命令のｒｓ１は、前の命令との間でデータ依存関係
があり、次のサイクルでは実行開始できないことがｄｅ
ｐフィールドの第一ビットのフラグが立っていることで
示されている。またエントリー＃２のｍｕｌ命令は後に
続く命令との間でデータ依存関係にあることがｄｅｐ＿
ｉｎｓｔフィールドにより示されている。
情報処理装置について、以下図１及び図２を用いて次の
サイクルにおいて実行する命令を決めるときの動作を説
明する。図１は図２のタイミングチャートにおける第３
サイクル目における命令バッファの各エントリーの状態
を示すものであって、アドレス０ｘ０４〜０ｘ０ｃのｍ
ｕｌ、ｍｕｌ、ａｄｄの３つの命令がエントリー＃１、
＃２、＃３に登録されている。この３つの命令の状態
は、図３のタイミング図におけるＢステージに相当し、
命令の実行開始を待っている。またエントリー＃３のａ
ｄｄ命令のｒｓ１は、前の命令との間でデータ依存関係
があり、次のサイクルでは実行開始できないことがｄｅ
ｐフィールドの第一ビットのフラグが立っていることで
示されている。またエントリー＃２のｍｕｌ命令は後に
続く命令との間でデータ依存関係にあることがｄｅｐ＿
ｉｎｓｔフィールドにより示されている。
【００２５】図２においてつぎのサイクルで実行可能な
命令はエントリー＃１のｍｕｌ命令とエントリー＃２の
ｍｕｌ命令であることが、ｏｋフィールドにフラグが立
っていることにより示されている。またｍｕｌフィール
ドにフラグが立っていることにより、エントリー＃１と
エントリー＃２の２つの命令は共に同一の演算装置（乗
除算装置４０）を使用する。
命令はエントリー＃１のｍｕｌ命令とエントリー＃２の
ｍｕｌ命令であることが、ｏｋフィールドにフラグが立
っていることにより示されている。またｍｕｌフィール
ドにフラグが立っていることにより、エントリー＃１と
エントリー＃２の２つの命令は共に同一の演算装置（乗
除算装置４０）を使用する。
【００２６】本実施例における情報処理装置において
は、同一の演算装置を使用し、次のサイクルにおいて実
行可能な命令が複数個ある場合において、一方の命令が
後に続く命令との間でデータ依存関係にある場合にはそ
の命令のアドレスが他方の命令のアドレスより大きい場
合でも依存関係のある命令から実行を開始させるので、
この場合エントリー＃２のｍｕｌ命令がサイクル４でＬ
ステージから実行を開始する。そして、エントリー＃１
のｍｕｌ命令、エントリー＃３のａｄｄ命令がサイクル
６でＬステージから並列に実行を開始する。この結果、
図２に示すとうり、４つの命令の演算実行のためのサイ
クル数は、３サイクル目から８サイクル目までの６サイ
クルを要し、図４に示す従来の技術による情報処理装置
に比べて演算実行サイクル数が２サイクル短い。以上の
ように本発明の実施例によれば、命令バッファ内に命令
の依存関係に関する情報を示すフィールドを設けること
により、プログラム全体の命令の実行時間を短くするこ
とができる。
は、同一の演算装置を使用し、次のサイクルにおいて実
行可能な命令が複数個ある場合において、一方の命令が
後に続く命令との間でデータ依存関係にある場合にはそ
の命令のアドレスが他方の命令のアドレスより大きい場
合でも依存関係のある命令から実行を開始させるので、
この場合エントリー＃２のｍｕｌ命令がサイクル４でＬ
ステージから実行を開始する。そして、エントリー＃１
のｍｕｌ命令、エントリー＃３のａｄｄ命令がサイクル
６でＬステージから並列に実行を開始する。この結果、
図２に示すとうり、４つの命令の演算実行のためのサイ
クル数は、３サイクル目から８サイクル目までの６サイ
クルを要し、図４に示す従来の技術による情報処理装置
に比べて演算実行サイクル数が２サイクル短い。以上の
ように本発明の実施例によれば、命令バッファ内に命令
の依存関係に関する情報を示すフィールドを設けること
により、プログラム全体の命令の実行時間を短くするこ
とができる。
【００２７】なお、本発明の実施例において、並列に実
行できる命令の数は２命令としたが、１サイクルに１命
令しか実行を開始できない情報処理装置においても同様
の機構を設けて命令の実行時間を短縮できる。また３命
令以上並列に実行開始できる情報処理装置においても同
様の機構を設けることができることは言うまでもない。
行できる命令の数は２命令としたが、１サイクルに１命
令しか実行を開始できない情報処理装置においても同様
の機構を設けて命令の実行時間を短縮できる。また３命
令以上並列に実行開始できる情報処理装置においても同
様の機構を設けることができることは言うまでもない。
【００２８】
【発明の効果】以上のように本発明によれば、命令バッ
ファに命令の依存関係に関する情報を示すフィールドを
設けることにより、命令の実行時間を短縮できる。
ファに命令の依存関係に関する情報を示すフィールドを
設けることにより、命令の実行時間を短縮できる。
【図１】本発明の実施例における情報処理装置の命令バ
ッファ構成図
ッファ構成図
【図２】同実施例における情報処理装置のタイミング図
【図３】従来の情報処理装置の命令バッファ構成図
【図４】従来の情報処理装置のタイミング図
【図５】従来の情報処理装置のブロック図
【図６】従来の情報処理装置の結果バッファ構成図
１０ 命令記憶装置 １１、１２ 命令バス ２０ 命令解読装置 ２１、２２ 制御信号バス ３０ 命令バッファ ３１、３２ 制御信号バス ４０ 乗除算装置 ４１ 演算結果バス ４２ セレクタ ５０ 加減算装置 ５１ 演算結果バス ５２ セレクタ ６０ 結果バッファ ６１、６２ 演算結果バス ６３ デスティネーションレジスタアドレス番号 ６４ データ依存解消信号 ７０ レジスタファイル ７１、７２、７３、７４ オペランドバス ８０ 依存検出装置 ８１、８２ データ依存検出信号
Claims (2)
- 【請求項１】 複数の命令を供給する命令記憶装置と、
前記命令記憶装置から供給された複数の命令を解読する
命令解読装置と、前記命令解読装置で解読された複数の
命令を一時的に蓄える命令バッファと、前記命令バッフ
ァから供給された命令を実行する複数の演算装置と、前
記複数の演算装置で実行された命令の実行結果を一時的
に蓄える結果バッファと、命令のオペランドを読み出し
たり命令の実行結果を書き込むためのレジスタファイル
と、前記命令バッファへ供給された命令間のデータ依存
関係を調べる依存検出装置とを備えた情報処理装置にお
いて、前記命令バッファに蓄えられた命令の中から次の
サイクルで実行する命令を選択する際、実行可能な命令
が複数あり前記複数の実行可能な命令が同一の演算装置
を使用する場合、前記複数の実行可能な命令のうち後続
命令に結果を渡すというデータ依存関係の存在する命令
を先に実行する手段を備えたことを特徴とする情報処理
装置。 - 【請求項２】 複数の実行可能な命令のうち後続命令に
結果を渡すというデータ依存関係の存在する命令を先に
実行する手段として、命令バッファの各エントリーに前
記命令バッファ内の他の命令との間で前記データ依存関
係が存在することを示すフィールドを設けたことを特徴
とする請求項１記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1457892A JP2906799B2 (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1457892A JP2906799B2 (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204639A JPH05204639A (ja) | 1993-08-13 |
| JP2906799B2 true JP2906799B2 (ja) | 1999-06-21 |
Family
ID=11865048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1457892A Expired - Fee Related JP2906799B2 (ja) | 1992-01-30 | 1992-01-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906799B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3558001B2 (ja) | 2000-05-24 | 2004-08-25 | 日本電気株式会社 | 命令バッファ及びバッファキュー制御 |
| CN111526172B (zh) * | 2019-02-03 | 2022-11-29 | 杭州登临瀚海科技有限公司 | 一种多设备管理方法和管理系统 |
-
1992
- 1992-01-30 JP JP1457892A patent/JP2906799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05204639A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150470A (en) | Data processing system with instruction queue having tags indicating outstanding data status | |
| JP2818249B2 (ja) | 電子計算機 | |
| US5694565A (en) | Method and device for early deallocation of resources during load/store multiple operations to allow simultaneous dispatch/execution of subsequent instructions | |
| US5764943A (en) | Data path circuitry for processor having multiple instruction pipelines | |
| EP0213842A2 (en) | Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor | |
| JPH04275628A (ja) | 演算処理装置 | |
| US6301654B1 (en) | System and method for permitting out-of-order execution of load and store instructions | |
| EP0482200B1 (en) | Interrupt processing system | |
| JP3751402B2 (ja) | データ精度モード表示器を備えたマルチパイプライン・マイクロプロセッサ | |
| US6055628A (en) | Microprocessor with a nestable delayed branch instruction without branch related pipeline interlocks | |
| US5678016A (en) | Processor and method for managing execution of an instruction which determine subsequent to dispatch if an instruction is subject to serialization | |
| US6092184A (en) | Parallel processing of pipelined instructions having register dependencies | |
| JP2906799B2 (ja) | 情報処理装置 | |
| US5850563A (en) | Processor and method for out-of-order completion of floating-point operations during load/store multiple operations | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| WO1999027439A1 (fr) | Systeme informatique | |
| JP2894438B2 (ja) | パイプライン処理装置 | |
| JP2814683B2 (ja) | 命令処理装置 | |
| JPS61288230A (ja) | パイプライン制御方式 | |
| JP2824484B2 (ja) | パイプライン処理計算機 | |
| JP3473506B2 (ja) | パイプライン処理装置 | |
| JP2511063B2 (ja) | パイプライン制御方式 | |
| JP2856784B2 (ja) | 電子計算機 | |
| JP3446658B2 (ja) | プロセッサ及びその性能評価方法 | |
| JPS61143850A (ja) | 処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |