JPH01286034A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、命令を解読しリソースの状態を管理しながら
命令起動の制御を行なう命令制御部と、該命令制御部か
らの制御信号によって命令を実行する命令実行部を含む
情報処理装置に関する。

（従来の技術） 従来、この種の情報処理装置では、命令実行部の演算器
は、被演算データを保持する被演算データレジスタと、
演算機能を実現する演算論理部と、演算結果を保持する
演算結果レジスタとから構成されていた。

この演算器の場合、演算のために被演算データを被演算
データレジスタにセットしてから演算結果が演算結果レ
ジスタにセットされるまでの間は同一演算器を使用する
ことができない（この時間を演算サイクルと呼ぶ）。

そこで、他の情報処理装置の演算器では、前記演算論理
部の途中に演算中間結果を保持するレジスタを複数段挿
入し、被演算データレジスタの次段の演算中間結果保持
レジスタに演算中間結果が保持されるタイミングで該演
算器に対して次の演算起動をかけることができるようい
わゆるパイプライン構成にすることで、演算サイクルを
短縮させている。

（発明が解決しようとする課題） 上述した従来の情報処理装置のうち前者では、演算器が
パイプライン構成になっていないため、同一演算器を使
用する命令が連続するような場合、該演算器の使用リミ
ットとなって命令の処理効率が低下するという欠点があ
る。この傾向は装置の処理効率を向上させるため、前記
命令処理部をパイプライン化しマシンサイクルを短縮し
た場合に顕著になる。

上記問題点を解決するために演算器をパイプライン化し
た後者の情報処理装置では逆に以下に示す欠点がある。

一般的にレジスタを構成するフリップフロップは回路と
しての遅延を持っている。したがって、演算器をパイプ
ライン化するためにその回路の途中にレジスタを挿入す
ると、パイプライン化された演算器は、そうでない場合
に比べ、被演算データを設定してから演算結果が確定す
るまでの時間が長くなる。さらに、演算器をパイプライ
ン化するためにレジスタを挿入する場合、その位置は回
路遅延時間的に、マシンサイクルの整数倍になる位置に
挿入するのが効率がよいが、回路構成上必らずしも最適
の位置に置けるとは限らず、これによっても演算時間が
長くなる。

（課題を解決するための手段〕 本発明の情報処理装置は、命令実行部は、基本マシンサ
イクルあるいは該サイクルの複数倍の時間間隔で演算中
間結果を保持しながら演算処理を進めていくパイプライ
ン構成の演算器と、該演算器と同一の機能を実現する非
パイプライン構成の演算器とを有し、命令制御部は再演
算器の使用頻度を検出する手段を有し、使用頻度が高い
場合は前記パイプライン構成の演算器を使用し、逆に使
用頻度が低い場合には前記非パイプライン構成の演算器
を使用する制御を行なう。

（作用） 命令実行部に同一機能を果たすパイプライン構成および
非パイプライン構成の２種の演算器を有し、演算器の使
用頻度によって両者を使い分けるように制御することに
より、演算サイクルが短いというパイプライン構成の演
算器の特徴と演算時間が短いという非パイプライン構成
の演算器の特徴を自動的に選択することが可能となり、
その結果、装置の演算性能を向上させることができる。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の情報処理装置の一実施例の要部を示す
ブロック図である。

命令、データが格納されている主記憶部１は命令制御部
２に命令を、汎用レジスタ３に被演算データを供給する
。命令制御部２は主記憶部１からの命令を受け、解読し
該命令の実行に必要な制御信号を作成する。汎用レジス
タ３は主記憶部１からの被演算データや演算器４．５か
らの演算結果を一時記憶する。演算器４．５は機能とし
ては同一であるが、演算器４は非パイプライン構成の演
算器であり、演算器５はパイプライン構成の演算器であ
る。演算器４は被演算データレジスタ４１ａ、　４１ｂ
、演算結果レジスタ４２を含み、演算器５は被演算デー
タレジスタ５１ａ、　５１ｂ、演算中間結果を一時保持
するパイ・プラインレジスタ５３、演算結果レジスタ５
２を含んでおり、演算器４では演算結果が確定するまで
、演算ｌＩ５では演算中間結果が次段のレジスタに届く
まで被演算データを保持する。２人力の選択器６は命令
制御部２からの制御信号で演算器４．５の演算結果のい
ずれか一方を選択し、汎用レジスタ３へ送出する。命令
制御部２は演算機能単位毎に該演算単位が実行中である
ことを示す演算実行中フラグを有し、これによって演算
＠４，５の使用頻度を管理する。

次に、本実施例の動作について説明する。

命令制御部２は主記憶部１から命令を取り出し解読する
。該解読結果から該命令がある演算機能を使用する命令
であると、該演算機能に対する前記演算実行中フラグを
チエツクする。チエツクの結果、該演算実行中フラグが
“０”　（演算実行中でない）である場合は該演算に必
要な被演算データを汎用レジスタ３から読出し被演算レ
ジスタ４１ａ、　４１ｂにセットし、非パイプライン構
成の演算器４で演算を開始する一方、該演算実行中フラ
グを“１”　（演算実行中）にする。命令制御部２は該
演算器４の遅延時間で決まる演算時間後、演算結果を演
算結果レジスタ４２にセットし、さらに該演算結果を汎
用レジスタ３に送出するよう選択器６を制御する。一方
、前記演算実行中フラグが“１”　（演算実行中）であ
る場合はパイプライン構成の演算器５を使用して演算す
るよう被演算データを被演算データレジスタ５１ａ、　
５１ｂにセットして演算を開始し、該被演算データセッ
ト信号を演算器５のバイブライン段数分持ち廻った信号
で演算結果を演算結果レジスタ５２にセットし、さらに
それを汎用レジスタ３に送出するように選択器６を制御
する。

なお、前記演算実行中フラグはパイプライン、非バイブ
ライン両演算器４，５共に演算していない状態になった
時点でリセットする。

以上、本実施例は一演算機能に対するパイプラインおよ
び非バイブライン構成の演算器をもつ例を示したが、実
際には多演算機能に対して同様の構成を持つことはいう
までもない。

（発明の効果） 以上説明したように本発明は、命令実行部に同一機能を
果たすパイプライン構成および非バイブライン構成の２
種の演算器を有し、同一演算機能を繰り返し連続して使
用する場合には、パイプライン構成の演算器を使用し、
逆に頻度は少ないが演算結果を直後の命令で使用するよ
うな場合には非バイブライン構成の演算器を使用すると
いうように、演算器の使用頻度によって両者を使い分け
るように制御することにより、演算サイクルが短いとい
うパイプライン構成の演算器の特徴と演算時間が短いと
いう非バイブライン構成の演算器の特徴を自動的に選択
することが可能となり、その結果、装置の演算性能を向
上させることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例の要部の構成
を示すブロック図である。 １・・・主記憶部、 ２・・・命令制御部、 ３・・・汎用レジスタ、 ４−・非パイプライン演算器、 ５・・・パイプライン演算器、 ６・・・選択器。

Claims (1)

1. 【特許請求の範囲】 １、命令を解読し、リソースの状態を管理して命令起動
   の制御を行なう命令制御部と、該命令制御部からの制御
   信号によって命令を実行する命令実行部を含む情報処理
   装置において、 前記命令実行部は、基本マシンサイクルあるいは該サイ
   クルの複数倍の時間間隔で演算中間結果を保持しながら
   演算処理を進めていくパイプライン構成の演算器と、該
   演算器と同一の機能を実現する非パイプライン構成の演
   算器とを有し、前記命令制御部は両演算器の使用頻度を
   検出する手段を有し、使用頻度が高い場合は前記パイプ
   ライン構成の演算器を使用し、逆に使用頻度が低い場合
   には前記非パイプライン構成の演算器を使用する制御を
   行なうことを特徴とする情報処理装置。