KR100571322B1

KR100571322B1 - 파이프라인식 프로세서에서의 예외 취급 방법, 장치 및시스템

Info

Publication number: KR100571322B1
Application number: KR1020037007849A
Authority: KR
Inventors: 로스찰스피; 싱라비피; 오버캠프그레고리에이
Original assignee: 인텔 코포레이션; 아나로그 디바이시즈 인코포레이티드
Priority date: 2000-12-15
Filing date: 2001-12-10
Publication date: 2006-04-17
Also published as: US20020078334A1; TWI223196B; KR20040016829A; CN1481529A; WO2002048873A3; JP2004516546A; CN1269029C; WO2002048873A2; JP3781419B2; US6823448B2

Abstract

본 발명의 일 실시예에 있어서, 프로그램 가능한 프로세서는 실행 파이프라인 및 예외 파이프라인을 포함한다. 실행 파이프라인은 명령어를 처리하는 다중 스테이지의 실행 파이프라인일 수 있다. 예외 파이프라인은 상기 명령어 실행의 결과로부터 발생하는 예외를 전파하는 다중 스테이지의 예외 파이프라인일 수 있다. 제1 예외 파이프라인은 동일 수의 스테이지를 가질 수 있고, 동일한 클록 사이클로 작동할 수 있다. 명령어가 실행 파이프라인의 스테이지로부터 실행 파이프라인의 최종 스테이지로 전송되는 경우, 예외도 이와 유사하게 예외 파이프라인의 대응 스테이지로부터 예외 파이프라인의 대응 최종 스테이지로 전송된다.

Description

파이프라인식 프로세서에서의 예외 취급 방법, 장치 및 시스템{EXCEPTION HANDLING IN A PIPELINED PROCESSOR}

본 발명은 프로세서에서의 예외 처리(exception handling)에 관한 것이다.

프로그램 가능한 마이크로프로세서, 예컨대 디지털 신호 프로세서는 통상적으로 명령어를 처리하는 동안에 겪게 될 수 있는 오류를 처리하기 위한 예외 처리 하드웨어를 포함한다. 예를 들면, 디지털 신호 프로세서는 위법(違法: illegal) 명령어(지지받지 못하는 opcode), 오정렬 명령어, 메모리의 보호 영역에 액세스하는 명령어, 위법 메모리 어드레스, 버스 오류 등을 겪을 수 있다.

이러한 오류가 검출된 경우, 예외 핸들러 하드웨어는 통상적으로 오류 상태에 응답하기 위한 대응 소프트웨어 루틴[흔히 오류 핸들러(error handler)라고 칭함]을 호출한다.

도 1은 본 발명의 일 실시예에 따라 구성된 프로그램 가능한 프로세서의 일례를 도시하는 블록도.

도 2는 프로그램 가능한 프로세서의 일례의 실행 파이프라인을 도시하는 블록도.

도 3은 본 발명의 일 실시예에 따른 예외 파이프라인의 회로도.

도 4는 본 발명의 일 실시예에 따른 실행 파이프라인의 다른 회로도.

도 1은 본 발명의 일 실시예에 따른, 예외 신호를 처리하도록 적응된 프로그램 가능한 프로세서의 일례를 도시하는 블록도이다. 프로세서(2)는 실행 파이프라인(4), 예외 파이프라인(5) 및 제어 유닛(6)을 포함한다.

실행 파이프라인(4)은 하나 이상의 명령어를 동시에 처리하기 위한 복수의 파이프라인 스테이지를 갖는다. 명령어는 실행 파이프라인(4)의 제1 스테이지에 로드되고 후속 스테이지를 통하여 처리된다. 데이터는 시스템의 한 사이클 동안에 실행 파이프라인(4)의 스테이지들간에 전송한다. 명령어의 결과는 실행 파이프라인(4)의 끝에서 연속해서 빠르게 발현된다.

제어 유닛(6)은 시스템 클록에 따라 실행 파이프라인(4)을 통하여 명령어 및/또는 데이터의 흐름을 제어한다. 예를 들면, 제어 유닛(6)은 명령어를 처리하는 동안에 명령어를 디코드하고 대응 연산, 예를 들어 그 결과를 메모리에 재기록하는 연산을 정확히 수행하도록 실행 파이프라인(4)의 각종 구성 요소에 지시한다.

실행 파이프라인(4)의 여러 스테이지는 오류 상태인 경우에 하나 또는 그 이상의 예외 신호(17)를 발생하며, 예외 신호(17)는 특정 오류 상태를 나타내는 예외 코드의 형태이다. 예외 파이프라인(5)은 실행 파이프라인(4)으로부터 예외 신호를 수신하고 오류 상태를 야기시키는데 책임이 있는 명령어와 동조하여 예외 신호를 전파하기 위한 복수의 파이프라인 스테이지를 갖는다. 이하에 상세히 설명되는 바와 같이, 예외 파이프라인(5)은 실행 파이프라인(4)과 "인터로크(interlock)"되어, 예외 파이프라인(5)을 통과하는 예외 신호가 실행 파이프라인(4)을 통과하는 명령어와 동기화를 유지하는 것을 보장한다. 예를 들면, 실행 파이프라인(4)에서 스톨(stall) 상태가 발생한 경우, 예외 파이프라인(5)은 동수의 사이클에서 스톨링한다.

도 2는 본 발명의 일 실시예에 따른 프로그램 가능한 프로세서에서의 실행 파이프라인을 도시하는 블록도이다. 제어 유닛(6)은 실행 파이프라인(4)을 통하여 명령어 및 데이터의 흐름을 제어하기 위해 제어 신호(18)를 제공한다.

실행 파이프라인(4)은, 예를 들어 5 개의 스테이지, 즉 명령어 인출(IF), 명령어 디코드(DEC), 어드레스 계산(AC), 실행(EX) 및 재기록(WB)을 가질 수 있다. 명령어는 제1 스테이지(IF) 동안에 인출 유닛(11)에 의해, 예를 들어 메인 메모리(8)와 같은 메모리 장치 또는 명령어 캐시로부터 인출되고, 제2 스테이지(DEC) 동안에 명령어 디코드 유닛(12)에 의해 디코드된다. 다음의 클록 사이클에서, 그 결과가 제3 스테이지(AC)로 전송되며, 여기서 데이터 어드레스 생성기(13)는 소정의 메모리 어드레스를 계산하여 연산을 수행한다.

실행 스테이지(EX) 동안에, 실행 유닛(15)은, 예를 들어 두 개의 수를 가산 또는 승산하는 것과 같은, 명령어에 의해 지정된 하나 또는 그 이상의 연산을 수행한다. 실행 유닛(15)은 예를 들어 하나 또는 그 이상의 산술 논리 연산 장치(ALU), 부동 소수점 처리 장치(FPU) 및 배럴 시프터(barrel shifter)를 포함하는, 연산 수행용 전용 하드웨어를 포함하여도 좋다. 여러 가지 데이터, 예컨대 데이터 어드레스 생성기(13)에 의해 생성된 어드레스, 메모리로부터 검색된 데이터 또는 데이터 레지스터(14)로부터 검색된 데이터가 실행 유닛(15)에 공급된다. 최종 스테이지(WB) 동안에, 재기록 유닛(16)은 소정의 결과를 데이터 메모리 또는 데이터 레지스터(14)에 재기록한다.

실행 파이프라인(4)의 스테이지는 현(現) 스테이지의 소정의 결과를 저장하기 위한 기억 회로, 예컨대 파이프라인 레지스터(19)를 포함한다. 스테이지 레지스터(19)는 통상적으로 시스템 클록에 따라 그 결과를 래치한다. 스테이지 레지스터(19)는 하나 또는 그 이상의 스톨 신호를 포함하는 제어 신호(18)를 수신하고, 이 스톨 신호는, 스테이지 레지스터(19)가 이전(以前)의 스테이지로부터의 결과를 래치할 것인지 여부를 제어한다. 이와 같이 하여, 제어 유닛(6)은 실행 파이프라인(4)의 하나 또는 그 이상의 스테이지를 동기적으로 스톨링한다. 이하에 상세히 설명되는 바와 같이, 예외 파이프라인(5)(도 1 참조)도 제어 신호(18)를 수신하여 실행 파이프라인(4)과 동기적으로 스톨링한다.

실행 파이프라인(4)의 여러 스테이지는, 오류 상태가 대응 스테이지 내에서 검출되었음을 지시하는 하나 또는 그 이상의 예외 신호(EXPS)를 발생한다. 예를 들면, 인출 유닛(11)은 오정렬 명령어를 겪는 경우 예외 신호(17) 중 하나의 예외 신호를 제공한다. 명령어 디코드 유닛(12)은 지지받지 못하는(위법의) 명령어 opcode를 디코드하는 경우 예외 신호(17)를 제공한다. 데이터 어드레스 생성기(13)는 위법 메모리 어드레스를 컴퓨팅(computing)하는 경우 예외 신호(17)를 제공한다. 실행 유닛(15)은 연산의 결과로서 오류 상태, 예컨대 오버플로우(overflow) 상태가 발생하는 경우 예외 신호(17)를 제공한다. 재기록 유닛(16)은 명령어가 결과를 메모리의 보호 영역에 기록하려고 시도하는 경우 예외 신호(17)를 제공한다. 이들 오류들은 예시적인 용도로만 열거되고 명령어를 실행하는 동안 발생할 수 있는 하위세트의 오류만을 나타낸다.

도 3은 복수의 스테이지를 갖는 일례의 예외 파이프라인(5)을 도시하는 블록도이다. 예외 파이프라인(5)은, 예를 들어 명령어 인출(IF) 스테이지, 디코드(DEC) 스테이지, 어드레스 계산(AC) 스테이지, 실행(EX) 스테이지 및 재기록(WB) 스테이지를 가질 수 있다. 예외 파이프라인(5)의 각 스테이지(IF, DEC, AC, EX, WB)는 실행 파이프라인(4)의 대응 스테이지로부터 하나 또는 그 이상의 예외 신호(17A, 17B, 17C, 17D, 17E)를 수신한다. 예를 들면, 예외 파이프라인(5)의 IF 스테이지는 M 개의 예외 신호(17A) 중 하나 이상의 예외 신호를 수신하고, 예외 파이프라인(5)의 DEC 스테이지는 M 개의 예외 신호(17B) 중 하나 이상의 예외 신호를 수신한다. 각 예외 신호(예컨대, 17A)는 N 비트의 예외 코드로 나타내어진다. 따라서, 파이프라인 레지스터(32A, 32B, 32C, 32D, 32E)는 N 비트를 병렬로 저장할 수 있다.

예외 파이프라인(5)의 각 스테이지(IF, DEC, AC, EX, WB)는 후속 스테이지로 전송될 최상위 우선순위의 예외 신호를 선택하기 위한 예외 선택 유닛(31A, 31B, 31C, 31D, 31E)을 포함한다. 예를 들면, 명령어 인출 선택 유닛(31A)은 예외 파이프라인(5)의 IF 스테이지에서 발생하는 M 개의 예외 신호(예컨대, 17A) 중 하나의 예외 신호를 선택한다. 선택된 IF 예외 신호는 다음의 클록 사이클에서 스테이지 레지스터(32A)에 저장된다.

디코드 선택 유닛(31B)은 여러 예외 신호의 우선순위에 따라서 (1) 실행 파이프라인(4)의 디코드 스테이지 동안에 발생하는 M 개의 예외 신호(17B) 중 하나의 예외 신호, 또는 (2) 예외 파이프라인(5)의 IF 스테이지로부터 전파되는 스테이지 레지스터(32A)에 저장되어 있는 예외 신호(예컨대, 17A) 중 어느 하나의 예외 신호를 선택한다. 디코드 선택 유닛(31B)은 선택된 예외 신호를 파이프라인 스테이지 레지스터(32B)에 저장한다.

이와 같이 하여, 예외 신호는 실행 파이프라인(4)을 통하여 전파되는 여러 가지 명령어에 동기하여 예외 파이프라인(5)의 여러 스테이지를 통하여 전파된다. 명령어가 실행 파이프라인(4)의 재기록 스테이지 동안에 행해지는 경우, 대응 예외 신호는, 대응 오류 취급 소프트웨어 루틴을 호출하는 제어 유닛(6) 및 예외 핸들러(8)가 사용하기 위해서 예외 파이프라인(5)으로부터 EXC_CODE 출력으로 발현한다. 일 실시예에 있어서, 예외 신호를 제공하는 처리는 몇 개의 스테이지를 개시한 후 예외 신호가 WB 스테이지로부터 발현되며, 적절한 제공 루틴이 호출된다.

도 4는 도 3에 도시된 여러 스테이지를 통하여 예외 신호의 흐름을 제어하기 위한 예외 파이프라인(5)의 회로(35)를 도시하는 블록도이다. 이하 상세히 설명되는 바와 같이, 회로(35)는 일련의 플립 플롭(36A, 36B, 36C, 36D)을 통하여 하나 또는 그 이상의 예외 요구를 전파하며, 이 예외 요구는 도 3의 예외 파이프라인(5) 내에서 전파되는 예외 코드에 상당한다.

그 예외 요구는, 실행 파이프라인(4)을 통해 명령어의 흐름을 제어하는 것과 동일한 제어 신호(18)로 회로(35)를 통해 전파함으로써, 자격이 부여된다. 예를 들면, 제1 인출 예외 신호는 두 개의 신호, 즉 (1) 대응 명령어가 명령어 흐름의 변경으로 인해 WB 스테이지에서 커미트(commit)되지 않을 것인지 여부를 지시하는 "킬(kill)" 신호와, (2) 대응 명령어가 실행 파이프라인(4)에 스톨링되었음을 지시하는 "스톨" 신호로서 자격이 부여된다. 이들 상태들이 존재하지 않는 경우, 플립 플롭(36A)이 인출 예외 요구 신호를 래치한다. 그러나, 스톨 상태의 경우, 플립 플롭(36A)의 출력은 피드백되고 멀티플렉서에 의해 선택되어 다음 클록 사이클에서 래치된다. 이와 같이 하여, 예외 요구는 실행 파이프라인(4)을 통한 명령어 흐름과 인터로크된다.

마찬가지로, 디코드 스테이지에서 발생한 예외 요구는 플립 플롭(36A)의 출력과 함께 OR 처리되어, 결합된 디코드 예외 요구를 생성하며, 이 결합된 디코드 예외 요구도 마찬가지로 킬 상태 신호 및 스톨 상태 신호로서 자격이 부여된다.. 이와 같이 하여, 예외 요구 신호는 소정의 스테이지에서 회로(35)에 인입되고 대응 명령어가 실행 파이프라인(4) 내에서 종료(kill)되지 않으면 플립 플롭(36D)으로 전파된다. 이 경우, 예외 요구는 덮어쓰여져서 회로(35)로부터 제거된다.

플립 플롭(36D)의 출력은 다시 재기록 스테이지에 대해 스톨링되지 않고 종료되지 않은 것으로 자격이 부여된다. 회로(35)의 출력은 예외 핸들러(8)가 수신하는 EXCEPTION_REQ 신호(21)이다. 응답에 있어서, 예외 핸들러(8)는 도 3의 예외 파이프라인(5)이 공급하는 현 예외 코드(3)에 기초하여 대응 예외 처리 소프트웨어 루틴을 호출한다.

도 4에 도시되어 있지 않지만, 입력 예외 신호는 명령어 유효 신호에 의해 미리 자격을 취득하여 예외 신호가 "유효" 명령어, 즉 프로세서(2)의 명령어 세트에 의해 지지받는 명령어와 연계된다. 그러나, 다른 예외 신호와는 달리, 인출 예외 신호는 유효 명령어 신호에 의해 자격을 취득하지 못한다. 이것은 IF 스테이지 동안에 발생한 예외 신호가 유효 명령어가 인출되었는지 여부에 상관없이 정확히 제공된다. 그러나, 대응 명령어가 실행 파이프라인(4)을 통해 전파될 때의 대응 명령어는 유효 명령어로서 표시된다.

본 발명의 여러 실시예에 관하여 설명하였다. 예를 들면, 예외 요구를 전파하기 위한 예외 파이프라인을 갖는 프로세서에 관하여 설명하였다. 프로세서는 범용 컴퓨팅 시스템, 디지털 처리 시스템, 랩탑 컴퓨터, 개인 휴대 정보 단말기(PDA) 및 휴대폰을 포함하는 여러 가지 시스템으로 구현될 수 있다. 이러한 시스템에 있어서, 프로세서는 메모리 장치, 예컨대 플래시(Flash) 메모리 장치 또는 SRAM(Static Random Access Memory)에 연결될 수 있으며, 이 메모리 장치는 운영 체계 및 다른 소프트웨어 애플리케이션을 저장하고 있다. 이들 및 다른 실시예는 다음 특허 청구 범위의 범위 내에 포함된다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
프로그램 가능한 프로세서의 실행 파이프라인에서의 명령어를 처리하는 단계; 및

상기 프로세서의 예외 파이프라인을 통해 상기 명령어의 예외를 전파하는 단계를 포함하고,

상기 예외 파이프라인을 통한 상기 예외의 전파 단계는, 상기 예외들과 관련된 우선순위 정보에 기초하여 상기 예외 파이프라인의 중간 스테이지에서 복수의 예외들 중 하나를 선택하고, 선택된 예외를 상기 예외 파이프라인의 후속 스테이지로 전파하는 것을 포함하며,

상기 복수의 예외들은 이전 스테이지로부터 취득된 제1 예외 및 상기 중간 스테이지에서 취득된 제2 예외를 포함하는 것인 방법.
제27항에 있어서, 상기 실행 파이프라인에서의 명령어를 처리하는 단계는, 상기 실행 파이프라인의 N 개의 스테이지를 통하여 상기 명령어를 전파하는 것을 포함하고, 상기 예외 파이프라인을 통하여 상기 명령어의 상기 예외를 전파하는 상기 단계는, 상기 예외 파이프라인의 N 개의 스테이지를 통하여 상기 명령어의 상기 예외를 전파하는 것을 포함하는 것인 방법.
제27항에 있어서, 상기 전파된 예외를 상기 실행 파이프라인으로부터 수신하고, 상기 전파된 예외를 상기 예외 파이프라인 내에서 저장하는 단계를 더 포함하는 방법.
제29항에 있어서, 상기 전파된 예외를 수신하는 상기 단계는, 상기 실행 파이프라인의 복수의 스테이지 중 하나로부터 예외 코드를 수신하는 것을 포함하고, 상기 전파된 예외를 저장하는 상기 단계는, 상기 예외 파이프라인의 대응 스테이지 내에서 상기 예외 코드를 저장하는 것을 포함하는 것을 특징으로 하는 방법.
제27항에 있어서, 상기 예외 파이프라인을 통해 상기 예외를 전파하는 상기 단계는, 상기 예외 파이프라인에서의 예외 요구 비트를 전파하는 것을 더 포함하고, 상기 예외 요구 비트는 상기 실행 파이프라인의 대응 스테이지 내의 명령어에 대한 오류 상태를 나타내는 것인 방법.
제27항에 있어서, 상기 실행 파이프라인이 스톨링(stall)되는 경우 상기 예외 파이프라인을 스톨링하는 단계를 더 포함하는 방법.
제27항에 있어서, 상기 실행 파이프라인 내의 대응 명령어가 실행을 완료하지 않을 경우 상기 예외 파이프라인 내의 상기 전파된 예외를 소거하는 단계를 더 포함하는 방법.
제27항에 있어서, 상기 전파된 예외가 상기 예외 파이프라인의 최종 스테이지를 통하여 전파된 경우 상기 전파된 예외를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제27항에 있어서, 대응 명령어기 종료하지 않았음을 보장하도록 상기 예외 파이프라인의 스테이지에서 상기 전파된 예외에 자격을 부여하는 단계를 더 포함하는 방법.
제27항에 있어서, 상기 대응 명령어가 유효함을 보장하도록, 명령어 인출 스테이지를 제외하고, 상기 예외 파이프라인의 스테이지에서 상기 전파된 예외에 자격을 부여하는 단계를 더 포함하는 것을 특징으로 하는 방법.
하나 이상의 명령어를 동시에 실행하기 위한 복수의 스테이지를 갖는 실행 파이프라인;

상기 명령어의 실행으로부터 발생하는 예외를 전파하기 위한 복수의 스테이지를 갖는 예외 파이프라인을 포함하고,

상기 예외 파이프라인의 스테이지들은, 이전 스테이지로부터 취득된 제1 예외와 중간 스테이지에서 취득되는 제2 예외 중에서 상기 예외 파이프라인의 후속 스테이지로 패싱되는(passed) 가장 높은 우선순위 예외를 선택하도록 동작가능한 예외 선택 유닛을 포함하는 적어도 한 개의 상기 중간 스테이지를 포함하는 것인 장치.
제37항에 있어서, 상기 실행 파이프라인 및 상기 예외 파이프라인 각각은 N 개의 스테이지를 갖는 것인 장치.
제37항에 있어서, 상기 예외 파이프라인의 상기 스테이지는 예외 코드를 저장하기 위해 파이프라인 레지스터를 포함하는 것인 장치.
제37항에 있어서, 상기 예외 파이프라인 및 상기 실행 파이프라인의 상기 스테이지는 하나 이상의 스톨(stall) 신호에 의해 제어되는 것인 장치.
제37항에 있어서, 상기 예외 파이프라인은 예외 요구 비트를 전파하기 위해 복수의 기억 회로를 포함하는 것인 장치.
제41항에 있어서, 상기 예외 파이프라인의 각 스테이지는 상기 예외 요구 비트를 리셋하는 킬(kill) 신호를 수신하는 것인 장치.
제41항에 있어서, 상기 예외 파이프라인의 최종 스테이지로부터 상기 예외 요구 비트를 수신하는 예외 핸들러를 더 포함하는 장치.
제41항에 있어서, 상기 예외 파이프라인의 상기 스테이지는 상기 명령어가 유효 명령어이고 종료되지 않았음을 보장하도록 상기 예외 요구 비트에 자격을 부여하는 논리를 포함하는 것인 장치.
제37항에 있어서, 상기 예외 파이프라인의 상기 스테이지는 상기 예외와 관련된 우선순위 정보에 기초하여 복수의 예외 중 하나의 예외를 선택하는 선택 논리를 포함하는 것인 장치.
플래시 메모리 장치와;

상기 플래시 메모리 장치에 연결된 프로세서를 포함하고,

상기 프로세서는 하나 이상의 명령어를 동시에 실행하기 위한 복수의 스테이지를 갖는 실행 파이프라인, 및 상기 명령어 실행으로부터 발생하는 예외를 전파하기 위한 복수의 스테이지를 갖는 예외 파이프라인을 구비하며,

상기 예외 파이프라인의 스테이지들은, 이전 스테이지로부터 취득된 제1 예외와 중간 스테이지에서 취득되는 제2 예외 중에서 상기 예외 파이프라인의 후속 스테이지로 패싱되는(passed) 가장 높은 우선순위 예외를 선택하도록 동작가능한 예외 선택 유닛을 포함하는 적어도 한 개의 상기 중간 스테이지를 포함하는 것인 시스템.
제46항에 있어서, 상기 실행 파이프라인 및 상기 예외 파이프라인 각각은 N 개의 스테이지를 갖는 것인 시스템.
제46항에 있어서, 상기 예외 파이프라인의 상기 스테이지는 예외 코드를 저장하기 위해 파이프라인 레지스터를 포함하는 것을 특징으로 하는 시스템.
제46항에 있어서, 상기 예외 파이프라인 및 상기 실행 파이프라인의 상기 스테이지는 하나 이상의 스톨(stall) 신호에 의해 동시에 제어되는 것인 시스템.
제46항에 있어서, 상기 예외 파이프라인은 예외 요구 비트를 전파하기 위해 복수의 기억 회로를 포함하는 것인 시스템.
제50항에 있어서, 상기 프로세서는 상기 예외 파이프라인의 최종 스테이지로부터 상기 예외 요구 비트를 수신하는 예외 핸들러를 더 포함하는 것인 시스템.