JPS60247743A - パイプライン演算制御装置 - Google Patents
パイプライン演算制御装置Info
- Publication number
- JPS60247743A JPS60247743A JP59105449A JP10544984A JPS60247743A JP S60247743 A JPS60247743 A JP S60247743A JP 59105449 A JP59105449 A JP 59105449A JP 10544984 A JP10544984 A JP 10544984A JP S60247743 A JPS60247743 A JP S60247743A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- stage
- register
- arithmetic
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は汎用計算機に適したパイプライン演算制御装
置に関する。
置に関する。
「従来技術」
従来のこの種のパイプライン演算装置の一例として浮動
小数点加減算装置を第１図に示す。この装置において演
算は次のように行われる。データ記憶装置１０から読出
されたオペランドデータ７１゜７２がレジスタ１１ 、
１２にセットされるステージ（以降Ｌステージと呼ぶ）
、レジスタ１１ 、１２にセントされているデータをシ
フタ２０ 、２１で桁合せした後レジスタ１３ 、１４
にセットするステージ（以降Ｇステージ）、レジスタ１
３ 、１４にセットされているデータを加算器２２で加
算した後レジスタ１５にセットするステージ（以降Ｅス
テージ）、レジスタ】５にセットされたデータをシフタ
２３で正規化した後レジスタ１６にセットするステージ
（以降Ｎステージ）、レジスタ１６にセットされている
演算結果データをデータ記憶装置に書込むステージ（以
降Ｓステージ）からなる５つのステージを経て処理され
る。
小数点加減算装置を第１図に示す。この装置において演
算は次のように行われる。データ記憶装置１０から読出
されたオペランドデータ７１゜７２がレジスタ１１ 、
１２にセットされるステージ（以降Ｌステージと呼ぶ）
、レジスタ１１ 、１２にセントされているデータをシ
フタ２０ 、２１で桁合せした後レジスタ１３ 、１４
にセットするステージ（以降Ｇステージ）、レジスタ１
３ 、１４にセットされているデータを加算器２２で加
算した後レジスタ１５にセットするステージ（以降Ｅス
テージ）、レジスタ】５にセットされたデータをシフタ
２３で正規化した後レジスタ１６にセットするステージ
（以降Ｎステージ）、レジスタ１６にセットされている
演算結果データをデータ記憶装置に書込むステージ（以
降Ｓステージ）からなる５つのステージを経て処理され
る。
制御レジスタ３１ 、３．２ 、３３ 、３４はそれぞ
れり、Ｇ。
れり、Ｇ。
Ｅ、Ｎステージの演算処理の制御情報を保持する制御レ
ジスタであり、命令解読装置３ｏがら与えられた制御情
報を演算命令の処理過程に同期してよシ下位のステージ
へと伝搬させていく。
ジスタであり、命令解読装置３ｏがら与えられた制御情
報を演算命令の処理過程に同期してよシ下位のステージ
へと伝搬させていく。
第２図は第１図の演算装置においてオペランドデータが
互いに独立な３つの命令Ａ、Ｂ、Ｃを連続的に処理した
場合のタイムチャートであり、命令Ａ、Ｂは各ステージ
で１マンンサイクルで処理され、命令Ｃは２マシンサイ
クル（Ｃｏ、Ｃ＋）を要する場合を示している。第２図
に示される命令７−ケンスでは各々の命令のオペランド
データは互いに独立なためその命令の占有するステージ
より後のステージで処理されている先行する命令の終了
を待たずに実行可となるが、後続の命令が先行する命令
の演算結果に対する演算命令である場合は先行する命令
の終了を待たなければならない。
互いに独立な３つの命令Ａ、Ｂ、Ｃを連続的に処理した
場合のタイムチャートであり、命令Ａ、Ｂは各ステージ
で１マンンサイクルで処理され、命令Ｃは２マシンサイ
クル（Ｃｏ、Ｃ＋）を要する場合を示している。第２図
に示される命令７−ケンスでは各々の命令のオペランド
データは互いに独立なためその命令の占有するステージ
より後のステージで処理されている先行する命令の終了
を待たずに実行可となるが、後続の命令が先行する命令
の演算結果に対する演算命令である場合は先行する命令
の終了を待たなければならない。
第３図は命令Ａ、Ｂの後に命令Ａの演算結果を参照する
命令りが続く場合のタイムチャートであシ、命令りの処
理の開始はマシンサイクルＴ６まで待たされる。以上は
命令の演算処理を開始する前にその命令で使用するオペ
ランドデータが使用可能か否か全て判明していると仮定
しているが、この種の演算装置で処理される全ての命令
について命令開始前にオペランドデータの状態を知るこ
とは非常に複雑な制御を必要とし一般に不可能である。
命令りが続く場合のタイムチャートであシ、命令りの処
理の開始はマシンサイクルＴ６まで待たされる。以上は
命令の演算処理を開始する前にその命令で使用するオペ
ランドデータが使用可能か否か全て判明していると仮定
しているが、この種の演算装置で処理される全ての命令
について命令開始前にオペランドデータの状態を知るこ
とは非常に複雑な制御を必要とし一般に不可能である。
そこで後続の命令を先行する命令の直後に続けて開始し
、後続の命令が処理続行不能となったときその処理を一
時停止する様釦したのが第５図に示したタイムチャート
であシ、命令りはＤｌにおいて命令Ａの演算結果を必要
とするのでマシンサイクルＴ３において演算処理を停止
するが、演算装置には種々の実行時間を要する命令が供
給されるためどのステージまで停止すれば良いか決定で
きない。全てのステージを停止すると命令Ａの演算も停
止してしまい処理不能となる。したがってこの種のパイ
プライン演算装置において、上記の様な様々な種類の命
令を処理しようとすると後続の命令は先行する命令の演
算処理が完全に終了するまで演算処理を開始できず性能
の改善が困難であるという欠点があった。
、後続の命令が処理続行不能となったときその処理を一
時停止する様釦したのが第５図に示したタイムチャート
であシ、命令りはＤｌにおいて命令Ａの演算結果を必要
とするのでマシンサイクルＴ３において演算処理を停止
するが、演算装置には種々の実行時間を要する命令が供
給されるためどのステージまで停止すれば良いか決定で
きない。全てのステージを停止すると命令Ａの演算も停
止してしまい処理不能となる。したがってこの種のパイ
プライン演算装置において、上記の様な様々な種類の命
令を処理しようとすると後続の命令は先行する命令の演
算処理が完全に終了するまで演算処理を開始できず性能
の改善が困難であるという欠点があった。
「発明の目的」
本発明の目的はパイプライン演算装置の効率化を計るた
めに、その演算装置で処理されている演算命令に対し、
演算処理の一時停止要求が出された時に、その演算命令
が占有している演算ステージだけを停止させるためその
演算命令が占有しているステージを指示する手段を簡単
な構成で実現できるパイプライン演算制御装置を提供す
ることにある。
めに、その演算装置で処理されている演算命令に対し、
演算処理の一時停止要求が出された時に、その演算命令
が占有している演算ステージだけを停止させるためその
演算命令が占有しているステージを指示する手段を簡単
な構成で実現できるパイプライン演算制御装置を提供す
ることにある。
「発明の構成」
この発明によれば演算処理を複数のステージに分割して
順次処理していくパイプライン演算装置において、その
パイプライン演算装置の最初のステージを占有している
第１の命令が以降どのステージまで占有しているかを示
す指示手段として、前記複数のステージの各々のステー
ジに対応したシフトレジスタ段を設け、前記パイプライ
ン演算装置において新たな演算命令の処理が開始された
時に前記シフトレジスタ段のすべてがリセットされ、以
降先頭のソフトレジスタ段から順次各々のシフトレジス
タ段に対応するステージが前記第１の命令によって占有
されたことを指示する情報が設定されていくように構成
される。
順次処理していくパイプライン演算装置において、その
パイプライン演算装置の最初のステージを占有している
第１の命令が以降どのステージまで占有しているかを示
す指示手段として、前記複数のステージの各々のステー
ジに対応したシフトレジスタ段を設け、前記パイプライ
ン演算装置において新たな演算命令の処理が開始された
時に前記シフトレジスタ段のすべてがリセットされ、以
降先頭のソフトレジスタ段から順次各々のシフトレジス
タ段に対応するステージが前記第１の命令によって占有
されたことを指示する情報が設定されていくように構成
される。
「実施例Ｊ
第４図はこの発明の一実施例を示すブロック図である。
従来技術例と同様のパイプライン演算装置と、命令を解
読し各種制御情報を発生する命令解読装置３０．各々の
演算ステージに対応した制御情報を保持する制御レジス
タ３１〜３４とが設けられる。この例では更に制御レジ
スタ３２〜３４に与えられる制御情報を、直前のステー
ジの制御レジスタあるいはそのステージの無効制御情報
６６〜６８から選択するセレクタ５１〜５３、シフトレ
ジスタ４１〜４３゜ゲート回路５５〜５７が設けられる
。第５図および第６図は命令Ａ、Ｈの後に命令への演算
結果を命令開始３マシンサイクル後、Ｄ２においてオペ
ランドデータとする命令りが実行される様子を示すタイ
ムチャートであシ、以下これらを参照しながらこの実施
例の動作を説明していく。
読し各種制御情報を発生する命令解読装置３０．各々の
演算ステージに対応した制御情報を保持する制御レジス
タ３１〜３４とが設けられる。この例では更に制御レジ
スタ３２〜３４に与えられる制御情報を、直前のステー
ジの制御レジスタあるいはそのステージの無効制御情報
６６〜６８から選択するセレクタ５１〜５３、シフトレ
ジスタ４１〜４３゜ゲート回路５５〜５７が設けられる
。第５図および第６図は命令Ａ、Ｈの後に命令への演算
結果を命令開始３マシンサイクル後、Ｄ２においてオペ
ランドデータとする命令りが実行される様子を示すタイ
ムチャートであシ、以下これらを参照しながらこの実施
例の動作を説明していく。
シフトレジスタ４１ 、４２ 、４３は命令が起動され
る前に命令解読装置３０から出力されるリセット信号８
０によってその命令の最初の制御情報が先頭の制御レジ
スタ３１にセットされた時点で論理値Ｏにセットされる
。この状態はＬステージにある命令がＬステージのみ占
有している状態を示す。以後命令解読装置３０から新し
い命令が１マンンサイクル毎に起動される間はこの状態
が続き、これは第６図のマシンサイクルＴ３″＆での状
態として示される。
る前に命令解読装置３０から出力されるリセット信号８
０によってその命令の最初の制御情報が先頭の制御レジ
スタ３１にセットされた時点で論理値Ｏにセットされる
。この状態はＬステージにある命令がＬステージのみ占
有している状態を示す。以後命令解読装置３０から新し
い命令が１マンンサイクル毎に起動される間はこの状態
が続き、これは第６図のマシンサイクルＴ３″＆での状
態として示される。
命令解読装置３０から起動された命令が、各ステージを
複数マシンサイクル占有する命令りであると、その開法
の命令が起動されるまでリセット信号８０は出力されず
、マシンサイクルＴ３以降シフトレジスタ４１ 、４２
、４３のシフト動作が開始される。
複数マシンサイクル占有する命令りであると、その開法
の命令が起動されるまでリセット信号８０は出力されず
、マシンサイクルＴ３以降シフトレジスタ４１ 、４２
、４３のシフト動作が開始される。
シフトレジスタの初段のレジスタ４１の入力信号８２は
論理値１に設定されておシ、１マシンサイクル毎に各シ
フトレジスタ段には命令解読装置３０から命令の一時停
止要求信号８１が出されない限シ論理値１がセットされ
ていく。マシンサイクルＴ５ではシフトレジスタの２段
目のしどスタ４２″！、でが論理値１にセットされてお
シ、命令りがＬステージからＥステージまで占有してい
ることを示す。
論理値１に設定されておシ、１マシンサイクル毎に各シ
フトレジスタ段には命令解読装置３０から命令の一時停
止要求信号８１が出されない限シ論理値１がセットされ
ていく。マシンサイクルＴ５ではシフトレジスタの２段
目のしどスタ４２″！、でが論理値１にセットされてお
シ、命令りがＬステージからＥステージまで占有してい
ることを示す。
−力制御レジスタ３１ 、３２ 、３３ 、３４には命
令解読装置３０から命令の一時停止要求８１が出さ九な
い限シセレクタ５１ 、５２ 、５３はそれぞれ直前の
ステージの制御レジスタ３１ 、３２ 、３３を選択し
ておシ、命令解読装置３０から与えられた制御情報６０
が１マシンサイクル毎に下位ステージの制御レジスタに
伝搬されるが、この様子が第６図のマシンサイクルＴ５
までに示されている。
令解読装置３０から命令の一時停止要求８１が出さ九な
い限シセレクタ５１ 、５２ 、５３はそれぞれ直前の
ステージの制御レジスタ３１ 、３２ 、３３を選択し
ておシ、命令解読装置３０から与えられた制御情報６０
が１マシンサイクル毎に下位ステージの制御レジスタに
伝搬されるが、この様子が第６図のマシンサイクルＴ５
までに示されている。
次にマシンサイクルＴ５以降の動作について説明する。
第５図に示される命令シーケンスにおいてＴ４までの各
マシンサイクルでは起動される命令は、それ以前に起動
され演算パイプラインを先に流れている命令に独立した
処理が可能であるが、マシンサイクルＴ５において起動
された命令りの３マシンサイクル目のＤ２では命令Ａの
演算結果を必要とする。しかしこの時点Ｔ５で命令Ａは
Ｓステージにあシ、その演算結果を参照することができ
ないため命令りの演算を一時停止させなければならない
０このため命令解読装置３０は一時停止要求信号８１を
出力する。停止要求信号８１が出力されたことによシ、
シフトレジスタ４１ 、４２ 、４３および制御レジス
タ３１は次のマシンサイクルＴ６でもＴ５と同じ内容を
保持し続ける。制御レジスタ３２ 、３３は、各々シフ
トレジスタ４１ 、４２の出力と停止要求信号８１との
論理積がとられた停止要求信号８６ 、８７を受けるが
、シフトレジスタ４１ 、４２はこの時論理値１に設定
されているため制御レジスタ３１と同様にＴ５と同じ内
容をＴ６でも保持している。同様に演算データもデータ
レジスタ１１．１２．１３．１４．１５で保持されてい
る。したがってこの時点で命令りの処理を再開するため
に必要な制御情報は全て保持されていることがわかる。
マシンサイクルでは起動される命令は、それ以前に起動
され演算パイプラインを先に流れている命令に独立した
処理が可能であるが、マシンサイクルＴ５において起動
された命令りの３マシンサイクル目のＤ２では命令Ａの
演算結果を必要とする。しかしこの時点Ｔ５で命令Ａは
Ｓステージにあシ、その演算結果を参照することができ
ないため命令りの演算を一時停止させなければならない
０このため命令解読装置３０は一時停止要求信号８１を
出力する。停止要求信号８１が出力されたことによシ、
シフトレジスタ４１ 、４２ 、４３および制御レジス
タ３１は次のマシンサイクルＴ６でもＴ５と同じ内容を
保持し続ける。制御レジスタ３２ 、３３は、各々シフ
トレジスタ４１ 、４２の出力と停止要求信号８１との
論理積がとられた停止要求信号８６ 、８７を受けるが
、シフトレジスタ４１ 、４２はこの時論理値１に設定
されているため制御レジスタ３１と同様にＴ５と同じ内
容をＴ６でも保持している。同様に演算データもデータ
レジスタ１１．１２．１３．１４．１５で保持されてい
る。したがってこの時点で命令りの処理を再開するため
に必要な制御情報は全て保持されていることがわかる。
一方制御レジスタ３４に対する停止要求信号８８はシフ
トレジスタ４３の出力信号８５が論理値０であるため、
セレクタ５３の選択出力が制御レジスタ３４にＴ６でセ
ットされるが、セレクタ５３は停止要求信号８７によシ
フトレジスタ３４に対する無効制御信号６８を選択する
ため、制御レジスタ３３にあった命令りの制御信号が制
御レジスタ３４にセットされることはない。したがって
命令りに先行して演算ノくイブラインを流れていた命令
ＡおよびＢは命令りの一時停止に関係なく処、理されて
ゆき、また一時停止中の命令りが下位のステージに影響
を与えることもなく、マシンサイクルＴ６で命令Ａの演
算結果が使用可能となるので命令りの処理を再開するこ
とができる。
トレジスタ４３の出力信号８５が論理値０であるため、
セレクタ５３の選択出力が制御レジスタ３４にＴ６でセ
ットされるが、セレクタ５３は停止要求信号８７によシ
フトレジスタ３４に対する無効制御信号６８を選択する
ため、制御レジスタ３３にあった命令りの制御信号が制
御レジスタ３４にセットされることはない。したがって
命令りに先行して演算ノくイブラインを流れていた命令
ＡおよびＢは命令りの一時停止に関係なく処、理されて
ゆき、また一時停止中の命令りが下位のステージに影響
を与えることもなく、マシンサイクルＴ６で命令Ａの演
算結果が使用可能となるので命令りの処理を再開するこ
とができる。
「発明の効果」
以上説明したように、この発明によれば先行する命令の
演算結果を後続の命令が参照する場合でも、その後続の
命令を先行する命令の処理経過によらず開始し、後続の
命令に一時停止要求が出された場合でも、後続命令だけ
を停止させるために、後続命令が占有しているステージ
を指示する手段を簡単な構成で実現できる効果がある。
演算結果を後続の命令が参照する場合でも、その後続の
命令を先行する命令の処理経過によらず開始し、後続の
命令に一時停止要求が出された場合でも、後続命令だけ
を停止させるために、後続命令が占有しているステージ
を指示する手段を簡単な構成で実現できる効果がある。
第１図は従来のパイプライン演算装置の構成を示すブロ
ック図、第２図および第３図はその動作例を示すタイム
チャート、第４図はこの発明の一実施例を示すブロック
図、第５図および第６図はその動作例を示すタイムチャ
ートである。 １０・・・データ記憶装置、ＬＬ、ｉ２，１３，１４．
１５・・データレジスタ、２０．２１・・・シック、２
２・加算器、２３・・・シフタ、３０・・・命令解読装
置、３１ 、３２ 、３３ 。 ３４・・・制御レジスタ、４１，４２．４３・・シフト
レジスタ、５１ 、５２ 、５３・・セレクタ。 特許出願人 日本電気株式会社 代理人 草野 卓
ック図、第２図および第３図はその動作例を示すタイム
チャート、第４図はこの発明の一実施例を示すブロック
図、第５図および第６図はその動作例を示すタイムチャ
ートである。 １０・・・データ記憶装置、ＬＬ、ｉ２，１３，１４．
１５・・データレジスタ、２０．２１・・・シック、２
２・加算器、２３・・・シフタ、３０・・・命令解読装
置、３１ 、３２ 、３３ 。 ３４・・・制御レジスタ、４１，４２．４３・・シフト
レジスタ、５１ 、５２ 、５３・・セレクタ。 特許出願人 日本電気株式会社 代理人 草野 卓
Claims (1)
- （１）演算処理を複数のステージに分割して順次処理し
ていくパイプライン演算処理装置において、そのパイプ
ライン演算処理装置の最初のステージを占有している第
１の命令が以降どのステージまで占有しているかを示す
指示手段として前記複数のステージの各々のステージに
対応するシフトレジスタ段が設けられ、前記パイプライ
ン演算処理装置において新たな演算命令の処理が開始さ
れた時に全ての前記シフトレジスタ段がリセットされ、
以降先頭のシフトレジスタ段から順次各々のシフトレジ
スタ段に対応するステージが前記第１の命令によって占
有されたことを指示する情報が設定されるように構成さ
れていることを特徴とするパイプライン演算制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105449A JPS60247743A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105449A JPS60247743A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247743A true JPS60247743A (ja) | 1985-12-07 |
Family
ID=14407893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105449A Pending JPS60247743A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131122A (ja) * | 1984-11-30 | 1986-06-18 | Fujitsu Ltd | 並列パイプライン処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568380A (en) * | 1979-06-28 | 1981-01-28 | Texaco Development Corp | Quarternary ammonium salt of esterrlactone and its manufacture |
| JPS5626870A (en) * | 1979-07-30 | 1981-03-16 | Squibb & Sons Inc | Dithioacyl substituted dihydroprazolecarboxylic acid and proline derivative |
| JPS58176753A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | 命令先取制御方式 |
-
1984
- 1984-05-23 JP JP59105449A patent/JPS60247743A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568380A (en) * | 1979-06-28 | 1981-01-28 | Texaco Development Corp | Quarternary ammonium salt of esterrlactone and its manufacture |
| JPS5626870A (en) * | 1979-07-30 | 1981-03-16 | Squibb & Sons Inc | Dithioacyl substituted dihydroprazolecarboxylic acid and proline derivative |
| JPS58176753A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | 命令先取制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131122A (ja) * | 1984-11-30 | 1986-06-18 | Fujitsu Ltd | 並列パイプライン処理装置 |
| JPH0431132B2 (ja) * | 1984-11-30 | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01177127A (ja) | 情報処理装置 | |
| JPH0760388B2 (ja) | パイプライン制御回路 | |
| JPS6142308B2 (ja) | ||
| JPS60247743A (ja) | パイプライン演算制御装置 | |
| JPS6161416B2 (ja) | ||
| JPS60247742A (ja) | パイプライン演算制御装置 | |
| JPS63245525A (ja) | マイクロプログラム処理装置 | |
| JPS58106641A (ja) | パイプライン命令実行制御方式 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JPH09101891A (ja) | 情報処理装置及び例外処理用シーケンサ | |
| JPH0431134B2 (ja) | ||
| JP2933182B2 (ja) | パイプライン制御方法 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JPH0338613B2 (ja) | ||
| JPH01286034A (ja) | 情報処理装置 | |
| JPH0769820B2 (ja) | データ処理装置 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JP2000305782A (ja) | 演算装置 | |
| JPH03288929A (ja) | 二重パイプライン制御方式 | |
| JPS59160239A (ja) | 情報処理装置 | |
| JPS6116111B2 (ja) | ||
| JPH04276827A (ja) | パイプライン処理装置 | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ |