JPS60247742A - パイプライン演算制御装置 - Google Patents
パイプライン演算制御装置Info
- Publication number
- JPS60247742A JPS60247742A JP59105448A JP10544884A JPS60247742A JP S60247742 A JPS60247742 A JP S60247742A JP 59105448 A JP59105448 A JP 59105448A JP 10544884 A JP10544884 A JP 10544884A JP S60247742 A JPS60247742 A JP S60247742A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- stage
- registers
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は汎用計算機に適したパイプライン演算制御装
置に関する。
置に関する。
「従来技術」
従来のこの種のパイプライン演算装置の一例として浮動
、Ｊ−数点加減算装置を第１図に示す。この装置におい
て演算は次のように行われる。データ記憶装置１０から
読出されたオペランドデータ７１゜７２がレジスタ１１
、１２にセットされるステージ（以１１１Ｌステージ
と呼ぶ）、レジスタ１１ 、１２にセットされているデ
ータをシック２０ 、２１で桁合せした後レジスタ１３
、１４にセットするステージ（以降Ｇステージ）、レ
ジスタ１３ 、１４にセットされているデータを加算器
２２で加算した後レジスタ１５にセットするステージ（
以降Ｅステージ）、レジスタ１５にセットされたデータ
をシフタ２３で正規化した後レジスタ１６にセットする
ステージ（以降Ｎステージ）、レジスタ１６にセットさ
れている演算結果データをデータ記憶装置に書込むステ
ージ（以降Ｓステージ）からなる５つのステージを経て
処理される。
、Ｊ−数点加減算装置を第１図に示す。この装置におい
て演算は次のように行われる。データ記憶装置１０から
読出されたオペランドデータ７１゜７２がレジスタ１１
、１２にセットされるステージ（以１１１Ｌステージ
と呼ぶ）、レジスタ１１ 、１２にセットされているデ
ータをシック２０ 、２１で桁合せした後レジスタ１３
、１４にセットするステージ（以降Ｇステージ）、レ
ジスタ１３ 、１４にセットされているデータを加算器
２２で加算した後レジスタ１５にセットするステージ（
以降Ｅステージ）、レジスタ１５にセットされたデータ
をシフタ２３で正規化した後レジスタ１６にセットする
ステージ（以降Ｎステージ）、レジスタ１６にセットさ
れている演算結果データをデータ記憶装置に書込むステ
ージ（以降Ｓステージ）からなる５つのステージを経て
処理される。
制御レジスタ３１，３２，３３，３．４はそれぞれり、
Ｇ。
Ｇ。
Ｅ、Ｎステージの演算処理の制御情報を保持する制御レ
ジスタであり、命令解読装置３０から与えられた制御情
報を演算命令の処理過程に同期してより下位のステージ
へと伝搬させていく。
ジスタであり、命令解読装置３０から与えられた制御情
報を演算命令の処理過程に同期してより下位のステージ
へと伝搬させていく。
第２図は第１図の演算装置においてオペライドデータが
互いに独立な３つの命令Ａ、Ｂ、Ｃを連続的に処理した
場合のタイムチャートであわ、命令ｈ 、 Ｂは各ステ
ージで１マシンサイクルで処理され、命令Ｃは２マシン
サイクル（Ｃｏ ＋ Ｃｔ ）を要する場合を示してい
る。第２図に示される命令シーケンスでは各々の命令の
オペランドデータは互いに独立なため、その命令の占有
するステージよシ後のステージで処理されている先行す
る命令の終了を待たずに実行可となるが、後続の命令が
先行する命令の演算結果に対する演算命令である場合は
、先行する命令の終了を待たなければならない。
互いに独立な３つの命令Ａ、Ｂ、Ｃを連続的に処理した
場合のタイムチャートであわ、命令ｈ 、 Ｂは各ステ
ージで１マシンサイクルで処理され、命令Ｃは２マシン
サイクル（Ｃｏ ＋ Ｃｔ ）を要する場合を示してい
る。第２図に示される命令シーケンスでは各々の命令の
オペランドデータは互いに独立なため、その命令の占有
するステージよシ後のステージで処理されている先行す
る命令の終了を待たずに実行可となるが、後続の命令が
先行する命令の演算結果に対する演算命令である場合は
、先行する命令の終了を待たなければならない。
第３図は命令Ａ、Ｂの後に命令Ａの演算結果を参照する
命令りが続く場合のタイムチャートであり、命令りの処
理の開始はマシンサイクルＴ６まで待たされる。以上は
命令の演算処理を開始する前にその命令で使用するオペ
ランドデータが使用可能か否か全て判明していると仮定
しているが、この種の演算装置で処理される全ての命令
について命令開始前にオペランドデータの状態を知るこ
とは非常に複雑表制御を必要とし、一般に不可能である
。
命令りが続く場合のタイムチャートであり、命令りの処
理の開始はマシンサイクルＴ６まで待たされる。以上は
命令の演算処理を開始する前にその命令で使用するオペ
ランドデータが使用可能か否か全て判明していると仮定
しているが、この種の演算装置で処理される全ての命令
について命令開始前にオペランドデータの状態を知るこ
とは非常に複雑表制御を必要とし、一般に不可能である
。
そこで後続の命令を先行する命令の直後に続けて開始し
、後続の命令が処理続行不能となったとき、その処理を
一時停止する様にしたのが第５図に示すタイムチャート
であり、命令りはＤｌにおいて命令Ａの演算結果を必要
とするのでマシンサイクルＴ３において演算処理を停止
するが、演算装置には種々の実行時間を要する命令が供
給されるため、どのステージまで停止すれば良いか決定
できない。全てのステージを停止すると命令Ａの演算も
停止してしまい処理不能となる。したがってこの種のパ
イプライン演算装置において、上記の様な様々な種類の
命令を処理しようとすると、後続の命令は、先行する命
令の演算処理が完全に終了するまで演算処理を開始でき
ず性能の改善が困難であるという欠点があった。
、後続の命令が処理続行不能となったとき、その処理を
一時停止する様にしたのが第５図に示すタイムチャート
であり、命令りはＤｌにおいて命令Ａの演算結果を必要
とするのでマシンサイクルＴ３において演算処理を停止
するが、演算装置には種々の実行時間を要する命令が供
給されるため、どのステージまで停止すれば良いか決定
できない。全てのステージを停止すると命令Ａの演算も
停止してしまい処理不能となる。したがってこの種のパ
イプライン演算装置において、上記の様な様々な種類の
命令を処理しようとすると、後続の命令は、先行する命
令の演算処理が完全に終了するまで演算処理を開始でき
ず性能の改善が困難であるという欠点があった。
「発明の目的」
この発明の目的はパイプライン演算装置で処理される演
算命令の種類およびオペランドデータの使用可能状態に
依存せずに命令処理開始を指示できるようにすることに
よって上記欠点を解決し、命令処理の効率化を計ったパ
イプライン演算装置を提供することにある。
算命令の種類およびオペランドデータの使用可能状態に
依存せずに命令処理開始を指示できるようにすることに
よって上記欠点を解決し、命令処理の効率化を計ったパ
イプライン演算装置を提供することにある。
「発明の構成」
この発明によれば演算処理を複数のステージに分割して
順次処理していくパイプライン演算装置において、その
パイプライン演算装置の最初のステージを占有している
第１の命令が以降どのステージまで占有しているかを示
す指示手段と、前記第１の命令に対して一時実行停止と
なった時、その第１の命令の制御情報を保持している場
合はその内容を保持し続け、第１の命令の占有ステージ
の直後の場合はあらかじめ定ゆられた内容に設定される
前記複数ステージの各々に対応して設けられ、そのステ
ージの演算制御情報を保持するレジスタ群と、前記第１
の命令に対して一時実行停止となったとき、その第１の
命令の演算データを保持しているときはその内容を保持
し続けるよう制御される前記複数のステージの各々に対
応して設けられた演算データレジスタとから構成される
。
順次処理していくパイプライン演算装置において、その
パイプライン演算装置の最初のステージを占有している
第１の命令が以降どのステージまで占有しているかを示
す指示手段と、前記第１の命令に対して一時実行停止と
なった時、その第１の命令の制御情報を保持している場
合はその内容を保持し続け、第１の命令の占有ステージ
の直後の場合はあらかじめ定ゆられた内容に設定される
前記複数ステージの各々に対応して設けられ、そのステ
ージの演算制御情報を保持するレジスタ群と、前記第１
の命令に対して一時実行停止となったとき、その第１の
命令の演算データを保持しているときはその内容を保持
し続けるよう制御される前記複数のステージの各々に対
応して設けられた演算データレジスタとから構成される
。
「実施例」
第４図はこの発明の一実施例を示すブロック図である。
従来技術と同様のパイプライン演算装置と、命令を解読
し、各種制御情報を発生する命令解読装置３０．各々の
演算ステージに対応した制御情報を保持する制御レジス
タ３１〜３４とが設けられる。この実施例では更に制御
レジスタ３２〜３４に与えられる制御情報を、直前のス
テージの制御レジスタ、あるいはそのステージの無効制
御情報６６〜６８から選択するセレクタ５１〜５３．ジ
フトレジスタ４１〜４３．ゲート回路５５〜５７が設け
られる。第５図および第６図は命令Ａ、Ｂの後に、命令
への演算結果を命令開始３マシンサイクル後、Ｄ２にお
いてオペランドデータとする命令りが実行される様子を
示すタイムチャートであシ、以下これらを参照しながら
この実施例の動作を説明していく。
し、各種制御情報を発生する命令解読装置３０．各々の
演算ステージに対応した制御情報を保持する制御レジス
タ３１〜３４とが設けられる。この実施例では更に制御
レジスタ３２〜３４に与えられる制御情報を、直前のス
テージの制御レジスタ、あるいはそのステージの無効制
御情報６６〜６８から選択するセレクタ５１〜５３．ジ
フトレジスタ４１〜４３．ゲート回路５５〜５７が設け
られる。第５図および第６図は命令Ａ、Ｂの後に、命令
への演算結果を命令開始３マシンサイクル後、Ｄ２にお
いてオペランドデータとする命令りが実行される様子を
示すタイムチャートであシ、以下これらを参照しながら
この実施例の動作を説明していく。
シフトレジスタ４１ 、４２ 、４３は、命令が起動さ
れる前に命令解読装置３０から出力されるリセット信号
８０によって、その命令の最初の制御情報が先頭の制御
レジスタ３１にセットされた時点で論理値Ｏにセットさ
れる。この状態はＬステージにある命令がＬステージの
み占有している状態を示す。以後命令解読装置３０から
新しい命令が１マシンサイクル毎に起動される間はこの
状態が続き、これは第６図のマシンサイクルＴ３ｔでの
状態として示される。
れる前に命令解読装置３０から出力されるリセット信号
８０によって、その命令の最初の制御情報が先頭の制御
レジスタ３１にセットされた時点で論理値Ｏにセットさ
れる。この状態はＬステージにある命令がＬステージの
み占有している状態を示す。以後命令解読装置３０から
新しい命令が１マシンサイクル毎に起動される間はこの
状態が続き、これは第６図のマシンサイクルＴ３ｔでの
状態として示される。
命令解読装置３０から起動された命、令が、各ステージ
を複数マシンサイクル占有する命令りであると、その間
欠の命令が起動されるまでリセット信号８０は出力され
ず、マシンサイクルＴ３以降シフトレジスタ４１ 、４
２ 、４３のシフト動作が開始される。
を複数マシンサイクル占有する命令りであると、その間
欠の命令が起動されるまでリセット信号８０は出力され
ず、マシンサイクルＴ３以降シフトレジスタ４１ 、４
２ 、４３のシフト動作が開始される。
シフトレジスタの初段のレジスタ４１の入力信号８２は
論理値１に設定されてお９１マシンサイクル毎に各シフ
トレジスタ段には命令解読装置３０から命令の一時停止
要求信号８１が出されない限り論理値１がセットされて
いく。マシンサイクルＴ５ではシフトレジスタの２段目
のレジスタ４２マでが論理値１にセットされており、命
令りがＬステージからＥステージまで占有していること
を示す。
論理値１に設定されてお９１マシンサイクル毎に各シフ
トレジスタ段には命令解読装置３０から命令の一時停止
要求信号８１が出されない限り論理値１がセットされて
いく。マシンサイクルＴ５ではシフトレジスタの２段目
のレジスタ４２マでが論理値１にセットされており、命
令りがＬステージからＥステージまで占有していること
を示す。
−力制御レジスタ３１ 、３２ 、３３ 、３４には命
令解読装置３０から命令の一時停止要求８１が出されな
い限９セレクタ５１ 、５２ 、５３はそれぞれ直前の
ステージの制御レジスタを選択しておシ、命令解読装置
３゜から与えられた制御情報６０が１マシンサイクル毎
に下位ステージの制御レジスタに伝搬されるが、この様
子が第６図のマシンサイクルＴ５までに示されている。
令解読装置３０から命令の一時停止要求８１が出されな
い限９セレクタ５１ 、５２ 、５３はそれぞれ直前の
ステージの制御レジスタを選択しておシ、命令解読装置
３゜から与えられた制御情報６０が１マシンサイクル毎
に下位ステージの制御レジスタに伝搬されるが、この様
子が第６図のマシンサイクルＴ５までに示されている。
次に７７ンサイクルＴ５以降の動作について説明する。
第５図に示される命令シーケンスにおいてＴ４までの各
マシンサイクルでは起動される命令はそれ以前に起動さ
れ、演算パイプラインを先に流れている命令に独立した
処理が可能であるが、マシンサイクルＴ５において起動
された命令りの３マシンサイクル目のＤ２では命令Ａの
演算結果を必要とする。しかしこの時点で命令ＡはＳス
テージにあり、その演算結果を参照することができない
。
マシンサイクルでは起動される命令はそれ以前に起動さ
れ、演算パイプラインを先に流れている命令に独立した
処理が可能であるが、マシンサイクルＴ５において起動
された命令りの３マシンサイクル目のＤ２では命令Ａの
演算結果を必要とする。しかしこの時点で命令ＡはＳス
テージにあり、その演算結果を参照することができない
。
このため命令りの演算を一時停止させなければならない
ため、命令解読装置３０は一時停止要求信号８１を出力
する。停止要求信号８１が出力されたことによシ、シフ
トレジスタ４１，４２．４３および制御レジスタ３１は
次のマシンサイクルＴ６でもＴ５と同じ内容を保持し続
ける。制御レジスタ３２ 、３３は、各々シフトレジス
タ４１．．４２の出力と停止要求信号８１との論理積が
とられた停止要求信号８６ 、８７を受けるが、シフト
レジスタ４１ 、４２はこの時論理値１に設定されてい
るため制御レジスタ３１と同様にＴ５と同じ内容をＴ６
でも保持している。同様に演算データもデータレジスタ
１１ 、１２ 、１３ 、１４ 、１５で保持されてい
る。しだがってこの時点で命令りの処理を再開するため
に必要な制御情報は全て保持されていることがわかる。
ため、命令解読装置３０は一時停止要求信号８１を出力
する。停止要求信号８１が出力されたことによシ、シフ
トレジスタ４１，４２．４３および制御レジスタ３１は
次のマシンサイクルＴ６でもＴ５と同じ内容を保持し続
ける。制御レジスタ３２ 、３３は、各々シフトレジス
タ４１．．４２の出力と停止要求信号８１との論理積が
とられた停止要求信号８６ 、８７を受けるが、シフト
レジスタ４１ 、４２はこの時論理値１に設定されてい
るため制御レジスタ３１と同様にＴ５と同じ内容をＴ６
でも保持している。同様に演算データもデータレジスタ
１１ 、１２ 、１３ 、１４ 、１５で保持されてい
る。しだがってこの時点で命令りの処理を再開するため
に必要な制御情報は全て保持されていることがわかる。
一方、制御レジスタ３４に対する停止要求信号８８は、
シフトレジスタ４３の出力信号８５が論理値０であるた
めセレクタ５３の選択出力が制御レジスタ３４にＴ６で
セットされるが、セレクタ５３は停止要求信号８７によ
り制御レジスタ３４に対する無効制御信号６８を選択す
るだめ制御レジスタ３３にあった命令Ｄ″ の制御信号
が制御レジスタ３４にセットされることはない。したが
って命令りに先行して演算パイプラインを流れていた命
令ＡおよびＢは命令りの一時停止に関係なく処理されて
ゆき、寸だ一時停止中の命令りが下位のステージに影響
を与えることもなく、マシンサイクルＴ６で命令Ａの演
算結果が使用可能となるので命令りの処理を再開するこ
とができる。
シフトレジスタ４３の出力信号８５が論理値０であるた
めセレクタ５３の選択出力が制御レジスタ３４にＴ６で
セットされるが、セレクタ５３は停止要求信号８７によ
り制御レジスタ３４に対する無効制御信号６８を選択す
るだめ制御レジスタ３３にあった命令Ｄ″ の制御信号
が制御レジスタ３４にセットされることはない。したが
って命令りに先行して演算パイプラインを流れていた命
令ＡおよびＢは命令りの一時停止に関係なく処理されて
ゆき、寸だ一時停止中の命令りが下位のステージに影響
を与えることもなく、マシンサイクルＴ６で命令Ａの演
算結果が使用可能となるので命令りの処理を再開するこ
とができる。
「発明の効果」
以上説明したように、この発明によれば先行す、る命令
の演算結果を後続の命令が参照する場合でも、先行する
命令の処理経過によらず後続の命令を開始できるためパ
イプライン演算装置の演算効率を高め性能改善できると
いう効果がある。
の演算結果を後続の命令が参照する場合でも、先行する
命令の処理経過によらず後続の命令を開始できるためパ
イプライン演算装置の演算効率を高め性能改善できると
いう効果がある。
第１図は従来のパイプライン演算装置の構成を示すブロ
ック図、第２図および第３図はその動作例を示すタイム
チャート、第４図はこの発明の一実施例を示すブロック
図、第５図および第６図はその動作例を示すタイムチャ
ートである。 １０・・・データ記憶装置、１１，１２，１３，１４．
１５・・データレジスタ、２０，２１・・・シフタ、２
２・・・加算器、２３・・・シフタ、３０・・・命令解
読装置、３１ 、３２ 、３３ 。 ３４・・制御レジスタ、４１，４２．４３・・／フトレ
ジスタ、５１，５２．５３・・・セレクタ。 特許出願人 日本電気株式会社 代理人 草野 卓
ック図、第２図および第３図はその動作例を示すタイム
チャート、第４図はこの発明の一実施例を示すブロック
図、第５図および第６図はその動作例を示すタイムチャ
ートである。 １０・・・データ記憶装置、１１，１２，１３，１４．
１５・・データレジスタ、２０，２１・・・シフタ、２
２・・・加算器、２３・・・シフタ、３０・・・命令解
読装置、３１ 、３２ 、３３ 。 ３４・・制御レジスタ、４１，４２．４３・・／フトレ
ジスタ、５１，５２．５３・・・セレクタ。 特許出願人 日本電気株式会社 代理人 草野 卓
Claims (1)
- （１）演算処理を複数のステージに分割して順次処理し
ていくパイプライン演算装置において、前記パイプライ
ン演算装置の最初のステージを占有している第１の命令
が以降どのステージまで占有しているかを示す指示手段
と、前記複数のステージの各々のステージに対応して設
けられ、そのステージの演算制御情報を保持するレジス
タであり、前記第１の命令が処理途中で一時実行停止と
なった場合、前記指示手段の内容に応答してそのレジス
タが前記第１の命令の制御情報を保持しているときはそ
の内容を保持し続け、そのレジスタが前記第１の命令の
占有ステージの直後のステージのレジスタであるときは
そのレジスタに対応してあらかじめ決められた内容に設
定される制御レジスタ群と、 前記複数のステージの各々のステージに対応して設けら
れ、そのステージの演算データを保持するレジスタであ
り、前記第１の命令が処理途中で一時実行停止となった
場合、前記指示手段の内容に応答してそのレジスタが前
記第１の命令の演算データを保持しているときはその内
容を保持し続ける演算データレジスタとを有することを
特徴とするパイプライン演算制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105448A JPS60247742A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105448A JPS60247742A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247742A true JPS60247742A (ja) | 1985-12-07 |
Family
ID=14407867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105448A Pending JPS60247742A (ja) | 1984-05-23 | 1984-05-23 | パイプライン演算制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144654A (ja) * | 1988-11-25 | 1990-06-04 | Fujitsu Ltd | メッセージ処理システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568380A (en) * | 1979-06-28 | 1981-01-28 | Texaco Development Corp | Quarternary ammonium salt of esterrlactone and its manufacture |
| JPS5626870A (en) * | 1979-07-30 | 1981-03-16 | Squibb & Sons Inc | Dithioacyl substituted dihydroprazolecarboxylic acid and proline derivative |
| JPS58176753A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | 命令先取制御方式 |
-
1984
- 1984-05-23 JP JP59105448A patent/JPS60247742A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS568380A (en) * | 1979-06-28 | 1981-01-28 | Texaco Development Corp | Quarternary ammonium salt of esterrlactone and its manufacture |
| JPS5626870A (en) * | 1979-07-30 | 1981-03-16 | Squibb & Sons Inc | Dithioacyl substituted dihydroprazolecarboxylic acid and proline derivative |
| JPS58176753A (ja) * | 1982-04-12 | 1983-10-17 | Toshiba Corp | 命令先取制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02144654A (ja) * | 1988-11-25 | 1990-06-04 | Fujitsu Ltd | メッセージ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0736848A (ja) | 情報処理装置および処理方法 | |
| JPS60247742A (ja) | パイプライン演算制御装置 | |
| JPH01274267A (ja) | 同期化方法 | |
| JPS60247743A (ja) | パイプライン演算制御装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPH09223009A (ja) | データ処理装置と方法 | |
| JP2929980B2 (ja) | 情報処理装置 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JPH01161477A (ja) | ベクトル演算処理装置 | |
| JP2925842B2 (ja) | パイプライン処理装置 | |
| JPH01286033A (ja) | 情報処理装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPH0431134B2 (ja) | ||
| JPS59160239A (ja) | 情報処理装置 | |
| JPH02137028A (ja) | 命令制御方式 | |
| JPH0619705A (ja) | パイプライン制御方式 | |
| JPH0528092A (ja) | マイクロプロセツサ | |
| JPS62288940A (ja) | 情報処理装置 | |
| JPS5896346A (ja) | 階層型演算方式 | |
| JPS61249140A (ja) | マイクロプログラム制御装置 | |
| JPS622363A (ja) | 演算装置 | |
| JPS63197273A (ja) | 情報処理装置 | |
| JPH01169574A (ja) | ベクトル演算装置 | |
| JPS58154045A (ja) | 情報処理装置 |