JPS61221844A - マイクロ・コンピユ−タ - Google Patents
マイクロ・コンピユ−タInfo
- Publication number
- JPS61221844A JPS61221844A JP5870785A JP5870785A JPS61221844A JP S61221844 A JPS61221844 A JP S61221844A JP 5870785 A JP5870785 A JP 5870785A JP 5870785 A JP5870785 A JP 5870785A JP S61221844 A JPS61221844 A JP S61221844A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- program
- entry point
- instruction
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は複数のバンクを持つマイクロ・コンピュータに
関するものである。
関するものである。
〈従来技術〉
ＣＰＵが持つアドレス空間より大きなプログラムの実行
やデータの処理を行う場合、バンク切り換えがその１つ
の方法として用いられる。バンクの切シ換えは一般に第
４図に示すように、何れかのバンク（ＢＡＮＫ＃１また
はＢＡＮＫ＃２）をアクティブにするスイッチとして外
部にフリップフロップ（Ｆ、Ｆ、）を設け、ＣＰＵから
の出力命令でＦ。
やデータの処理を行う場合、バンク切り換えがその１つ
の方法として用いられる。バンクの切シ換えは一般に第
４図に示すように、何れかのバンク（ＢＡＮＫ＃１また
はＢＡＮＫ＃２）をアクティブにするスイッチとして外
部にフリップフロップ（Ｆ、Ｆ、）を設け、ＣＰＵから
の出力命令でＦ。
Ｆ、の出力を切り換えることで実現する。
従来のマイクロ・コンピュータでは、プログラム・カウ
ンタ（ＰＣ）の動作はバンクの切り換えとは無関係で、
プログラム・カウンタは引き続き更新される。このため
第５図のように、バンクの切り換え操作を行うための共
通領域ＣＲを設けなければならず、したがって、任意の
エントリ・ポ；し インド実行を移行することができなかった。また、切り
換えスイッチとなるＦ、 Ｆ、のような外部回路も必要
であった。
ンタ（ＰＣ）の動作はバンクの切り換えとは無関係で、
プログラム・カウンタは引き続き更新される。このため
第５図のように、バンクの切り換え操作を行うための共
通領域ＣＲを設けなければならず、したがって、任意の
エントリ・ポ；し インド実行を移行することができなかった。また、切り
換えスイッチとなるＦ、 Ｆ、のような外部回路も必要
であった。
〈発明の目的〉
本発明は上記の点に鑑みてなされたものであり、２つの
プログラム・カウンタとバンク選択のための専用の信号
線を設けることにより、上述の外部回路や共通領域を設
けることなく任意のエントリ・ポイントへ実行を移すこ
とを可能としたマイクロ・コンピュータを提供するもの
である。
プログラム・カウンタとバンク選択のための専用の信号
線を設けることにより、上述の外部回路や共通領域を設
けることなく任意のエントリ・ポイントへ実行を移すこ
とを可能としたマイクロ・コンピュータを提供するもの
である。
〈実施例〉
第１図は本発明に係るマイクロ・コンピュータの概要を
示すブロック図である。図に於いて、１はバンク選択線
、２はバンク選択線制御部、３は命令デコーダ、４はプ
ログラム・カウンタ（ｐｃ）切り換え制御部、５は第１
プログラム・カウンタ（Ｐｃｔ）、６は第２プログラム
・カウンタ（ＰＣ２）、７はデータ・バス、８はデータ
・バス制御部、９は演算・論理回路（ＡＬＵ）、１０は
ＣＰＵレジスタ、１１はアドレス・バス制御Ｌ１２１ｄ
アドレス・バスである。
示すブロック図である。図に於いて、１はバンク選択線
、２はバンク選択線制御部、３は命令デコーダ、４はプ
ログラム・カウンタ（ｐｃ）切り換え制御部、５は第１
プログラム・カウンタ（Ｐｃｔ）、６は第２プログラム
・カウンタ（ＰＣ２）、７はデータ・バス、８はデータ
・バス制御部、９は演算・論理回路（ＡＬＵ）、１０は
ＣＰＵレジスタ、１１はアドレス・バス制御Ｌ１２１ｄ
アドレス・バスである。
バンクを切り換えた後、任意のエントリ・ポイントから
実行を開始できるようにするには、次のようにすればよ
い。すなわち、バンクを指定する信号を出力した後、次
の命令をフェッチする前に、プログラム・カウンタの値
が指定されたエントリ・ポイントに切り換わっていれば
よい。
実行を開始できるようにするには、次のようにすればよ
い。すなわち、バンクを指定する信号を出力した後、次
の命令をフェッチする前に、プログラム・カウンタの値
が指定されたエントリ・ポイントに切り換わっていれば
よい。
本マイクロコンピュータでは、切り換えるバンクを指定
するために専用の信号線（以下「バンク選択線」という
）を用いる。この信号線で切り換えるバンクを選択する
信号を出力する。バンク選択信号によって成る特定のバ
ンクが選択されるように、バンク選択線をアドレス・バ
スとともにデコード゛すれば、前述の切り換え用Ｆ、
Ｆ、のような外部回路は必要なくなる。
するために専用の信号線（以下「バンク選択線」という
）を用いる。この信号線で切り換えるバンクを選択する
信号を出力する。バンク選択信号によって成る特定のバ
ンクが選択されるように、バンク選択線をアドレス・バ
スとともにデコード゛すれば、前述の切り換え用Ｆ、
Ｆ、のような外部回路は必要なくなる。
次に、プログラム・カウンタのエントリｅポイントへの
切り換えは、２つのプログラム・カウンタ（ＰＣＩ、Ｐ
Ｃ２）の切シ換えによって実現する。すなわち、２つの
プログラム・カウンタのうち現在命令フェッチに使用さ
れていないプログラムｅカウンタに予めロード命令によ
りエントリ・ポイントを設定しておき、バンクの切り換
えとともに命令フェッチに用いるプログラム・カウンタ
を切り換える。
切り換えは、２つのプログラム・カウンタ（ＰＣＩ、Ｐ
Ｃ２）の切シ換えによって実現する。すなわち、２つの
プログラム・カウンタのうち現在命令フェッチに使用さ
れていないプログラムｅカウンタに予めロード命令によ
りエントリ・ポイントを設定しておき、バンクの切り換
えとともに命令フェッチに用いるプログラム・カウンタ
を切り換える。
以上のバンク選択信号とプログラム・カウンタユ
の切り換えによって任意エントリ・ポイントからの実行
が可能となる。このバンク選択信号出力からプログラム
・カウンタの切シ換えまでの一連の動作は１命令（バン
ク切り換え命令。以下、単に「バンク命令」という）で
行なわれるものとする。
が可能となる。このバンク選択信号出力からプログラム
・カウンタの切シ換えまでの一連の動作は１命令（バン
ク切り換え命令。以下、単に「バンク命令」という）で
行なわれるものとする。
ただし、バンク命令の次の命令のフェッチはプログラム
・カウンタの切り換え後に行なわれなくてはならない。
・カウンタの切り換え後に行なわれなくてはならない。
バンク命令のタイミング例を第２図に示す。
バンク命令によってバンク選択信号を出力するので、バ
ンク命令はオペランドとしてバンクを区別する番号を持
たなければならない。したがって、バンク命令は次のよ
うにニモニック表現することができる。
ンク命令はオペランドとしてバンクを区別する番号を持
たなければならない。したがって、バンク命令は次のよ
うにニモニック表現することができる。
ＢＡＮＫ ｂａｎｋ＃
ここに、ＢＡＮＫはバンク命令のオペコード−ニモニッ
ク、ｂａｎｋ＃は選択するバンクの番号である。
ク、ｂａｎｋ＃は選択するバンクの番号である。
ｂａｎｋ＃はｎ個のバンクを持つシステムでは０からｎ
−１までの値をとる。ただし、ｎはバンク選択線によっ
て表現できる数取下でなければならない。例えば、２つ
のバンクまで選択できるマイクロ・コンピュータを考え
ると、バンク選択線は１本（１ピツト）であり、ｂａｎ
ｋ＃は０またはｌの値をとる。
−１までの値をとる。ただし、ｎはバンク選択線によっ
て表現できる数取下でなければならない。例えば、２つ
のバンクまで選択できるマイクロ・コンピュータを考え
ると、バンク選択線は１本（１ピツト）であり、ｂａｎ
ｋ＃は０またはｌの値をとる。
第３図に、バンク選択信号ｂａｎｋが１ビツトのマイク
ロ・コンピュータで２つのバンク（ＢＡＮＫ＃１．ＢＡ
ＮＫ＃２）を持つシステム構成例を示す。
ロ・コンピュータで２つのバンク（ＢＡＮＫ＃１．ＢＡ
ＮＫ＃２）を持つシステム構成例を示す。
〈発明の効果〉
以上詳細に説明したように、本発明によるバンク切シ換
え機能を持つマイクロ・コンピュータによれば、１命令
で任意のエントリ・ポイントから実行を開始できるため
プログラムの柔軟性、処理の高速化を実現できるもので
ある。
え機能を持つマイクロ・コンピュータによれば、１命令
で任意のエントリ・ポイントから実行を開始できるため
プログラムの柔軟性、処理の高速化を実現できるもので
ある。
第１図は本発明に係るマイクロ・コンピュータの概要を
示すブロック図、第２図１１）乃至（５）はバンク命令
のタイミング例を示す図、第３図は本発明に係るシステ
ム・構成例を示す図、第４図は複数バンク・システム図
、第５図はバンク間の共通領域を示す図である。 符号の説明 ｌ：バンク選択線、２：バンク選択線制御部、８：命令
デコーダ、４ニブログラム・カウンタ（≧Ｐ、Ｃ）切り
換え制御部、５：第１プログラムφカウンタ（ＰＣＩ）
、６：第２プログラム・カウンタ（ＰＣ２）、７：デー
タ・バス、８：データ・バス制御部、９：演算・論理回
路（ＡＬＵ）、１０：ＣＰＵレジスタ、１１ニアドレス
・バス制御部、１２ニアドレス・バス。 代理人 弁理士 福 士 愛 彦（他２名）第３ 図 隼１獣パη・シス’ｆＡ唾ゴ 第４図 ＢＡＮＫ＃ｌｌ ｆｊＡＮＫ＃２１
で〉７ｖＪバ孟頒鳩＆ホ■凹 第 ５１１
示すブロック図、第２図１１）乃至（５）はバンク命令
のタイミング例を示す図、第３図は本発明に係るシステ
ム・構成例を示す図、第４図は複数バンク・システム図
、第５図はバンク間の共通領域を示す図である。 符号の説明 ｌ：バンク選択線、２：バンク選択線制御部、８：命令
デコーダ、４ニブログラム・カウンタ（≧Ｐ、Ｃ）切り
換え制御部、５：第１プログラムφカウンタ（ＰＣＩ）
、６：第２プログラム・カウンタ（ＰＣ２）、７：デー
タ・バス、８：データ・バス制御部、９：演算・論理回
路（ＡＬＵ）、１０：ＣＰＵレジスタ、１１ニアドレス
・バス制御部、１２ニアドレス・バス。 代理人 弁理士 福 士 愛 彦（他２名）第３ 図 隼１獣パη・シス’ｆＡ唾ゴ 第４図 ＢＡＮＫ＃ｌｌ ｆｊＡＮＫ＃２１
で〉７ｖＪバ孟頒鳩＆ホ■凹 第 ５１１
Claims (1)
- １、２つのプログラム・カウンタとバンク選択用の信号
線を持ち、この信号出力と前記２つのプログラム・カウ
ンタの切り換えによってバンクを切り換える構成とした
ことを特徴とするマイクロ・コンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5870785A JPS61221844A (ja) | 1985-03-23 | 1985-03-23 | マイクロ・コンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5870785A JPS61221844A (ja) | 1985-03-23 | 1985-03-23 | マイクロ・コンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221844A true JPS61221844A (ja) | 1986-10-02 |
Family
ID=13091971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5870785A Pending JPS61221844A (ja) | 1985-03-23 | 1985-03-23 | マイクロ・コンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0403729A2 (en) * | 1989-02-28 | 1990-12-27 | Sony Corporation | Digital-signal processing apparatus |
-
1985
- 1985-03-23 JP JP5870785A patent/JPS61221844A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0403729A2 (en) * | 1989-02-28 | 1990-12-27 | Sony Corporation | Digital-signal processing apparatus |
| US5339416A (en) * | 1989-02-28 | 1994-08-16 | Sony Corporation | Digital processing apparatus for simultaneously processing two or more jobs by switching between two or more instruction address register |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006279B1 (ko) | 1개 또는 다수개의 프로그램을 다수개의 연산부에서 실행가능한 프로셋서 | |
| JPS63261449A (ja) | デ−タ処理装置 | |
| JPH02156334A (ja) | 情報処理装置 | |
| US4656581A (en) | Vector mask control system | |
| JPS63253433A (ja) | 演算処理装置 | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| US4975837A (en) | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets | |
| US5187782A (en) | Data processing system | |
| JPS62145435A (ja) | コンカレント処理命令を有するマイクロプロセツサ | |
| JPH01243167A (ja) | データ処理装置 | |
| JPH0683618A (ja) | フラグ制御回路 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS62269237A (ja) | デ−タプロセツサ | |
| JPS60247743A (ja) | パイプライン演算制御装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS60159942A (ja) | デ−タ処理装置 | |
| JPS6136256B2 (ja) | ||
| JPH087679B2 (ja) | マイクロプロセッサ | |
| JPH02216530A (ja) | データ処理装置 | |
| JPS63106858A (ja) | デ−タ処理装置 | |
| JPS6151242A (ja) | 命令デコ−ド回路 | |
| JPS6329843A (ja) | プログラム制御方式 | |
| JPS6354630A (ja) | デ−タ処理装置 | |
| JPH0562389B2 (ja) | ||
| JPS60254237A (ja) | マイクロプログラム制御方式 |