JPS60254237A - マイクロプログラム制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 本発明はマイクロプログラム制御計算機に係り、特に読
出し専用記憶に記憶されたマイクロプログラムの変更に
対処するためのマイクロプログラム制御方式に関する。

計算機の構成方式として、いわゆるマクロ命令をマイク
ロプログラムの実行によって解釈、実行する、マイクロ
プログラム制御計算機の方式が広く使用されている。

マイクロプログラムを格納する記憶装置として、比較的
廉価で高速な記憶装置を実現することができるために、
いわゆる続出専用記憶装置（以下ＲＯＨという）がしば
しば使用される。

ＲＯＭは上記その他の特徴から有効な記憶手段であるが
、通常その記憶内容を変更することは困難であるので、
仕様の変更等への対処の点で柔軟性に欠け、そのような
変更要求が予想される場合には、何等かの対応策が必要
とされる。

（ｂ）従来の技術 第２図は従来のマイクロプログラム制御計算機゛の一構
成例を示すブロック図である。マイクロプログラムはＲ
ＯＭで構成された制御記憶１に格納される。各マイクロ
命令はアドレス線６で指定されてレジスタ２に読み出さ
れ、実行される。

各マイクロ命令は、例えば次アドレス部２０、分岐指定
部２１及び制御部２２よりなり、制御部２２の各ビット
信号が計算機の各部（図示せず）を制御する。

次アドレス部２０は分岐指定部２１が有効でない場合に
、信号綿６１を経てアドレス線６へ転送され、次に実行
するマイクロ命令のアドレスとなる。

分岐指定部２１が有効な場合は、デコーダ４で解釈され
て、信号４ｉを生じ、アドレス線６を信号綿６２へ切換
えるので、次のマイクロ命令アドレスは回路５から入力
されるアドレスで決定される。

レジスタ３はこの計算機が実行するマクロ命令を保持す
るレジスタである。マクロ命令は命令コード部３０とそ
の他の制御部３１からなり、マクロ命令を解釈、実行す
るだめのマイクロプログラムの先頭アドレスは、該マク
ロ命令の命令コードに基づいて回路５で発生される。

以上の構成により、あるマクロ命令の実行後、次の命令
をレジスタ３にロードするマイクロプログラムの終わり
のマイクロ命令の分岐指定部２１を有効にしておくこと
により、回路５を経て次マクロ命令のためのマイクロプ
ログラムアドレスへ分岐が行われ、か（してマクロ命令
の実行が順次行われる。

以上の構成から明らかなように、例えばあるマクロ命令
の仕様の変更等は、その命令コードに基づいて呼び出さ
れるマイクロプログラムの変更によって実現される。し
かし制御部ｉａ１がＲＯＭで構成されている場合には、
少なくとも、計算機に実装された状態で書き換えること
は通常出来ないので、制御記憶１のＲＯＭを交換する方
法によらざるを得なかった。

（Ｃ１発明が解決しようとする問題点　゛本発明は上記
のようなマクロ命令の仕様変更等による、マイクロプロ
グラムの変更を、制御記憶のＲＯＭを交換する必要なし
に対処できるマイクロプログラム制御方式の提供を目的
とする。

ｆｄ１問題点を解決するための手段 この目的は、マクロ命令の命令コードによって定まるア
ドレスのマイクロプログラムの実行によって、該マクロ
命令を実行する方式のマイクロプログラム制御計算機に
おいて、命令コードを保持するレジスタを有し、実行す
べきマクロ命令の命令コードと該レジスタの内容とが一
致したときは、特定のマイクロプログラムアドレスに分
岐するように構成されてなる本発明のマイクロプログラ
ム制御方式によって達成される。

（ｅ）作用 即ち、マイクロプログラムに変更を要する対象のマクロ
命令の命令コードを保持するレジスタを１個以上設け、
実行するマクロ命令の命令コードと該レジスタの１に保
持する命令コードが一致したときは、通常該マクロ命令
によって開始するマイクロプログラムのアドレスへは分
岐しないで、別の特定マイクロプログラムのアドレスへ
分岐するように構成する。

この特定マイクロプログラムは、その計算機の方式に応
じた適当な制御を実行して、該当マクロ命令の実行を制
御記憶１上のマイクロプログラム以外の手段で実行する
手段を起動するうに構成しておけばよい。

例えば後述のように、マスタ／スレーブの２プロセツサ
構成のシステムでスレーブプロセッサに本発明を適用し
た場合には、マスタプロセッサに制御を移して、マスク
プロセッサに予めロードしである新任様等のマイクロプ
ログラムを実行するようにする。

（ｆ）実施例 第３図は本発明の一実施例を示す計算機システムの構成
図である。本システムは主記憶装置９１、マスクプロセ
ッサ９２、スレーブプロセッサ９３、及び周辺装置９５
等からなる。

両プロセッサは共に主記憶装置９１にアクセスし、マク
ロ命令を取り出して実行することができるが、マスクプ
ロセッサ９２は入出力制御をはじめとするシステム制御
機能を主として担当し、利用者プログラムはスレーブプ
ロセッサ９３が主として実行し、スレーブプロセッサ９
３で実行できないマクロ命令に遭遇すると、スレーブプ
ロセッサ９３は自ら停止状態に入って、マスクプロセッ
サ９２に制御を任せる。

このために、マスクプロセッサ９２は、スレーブプロセ
ッサ９３の監視機能を有し、又スレーブプロセッサ９３
内部のレジスタ等にアクセスすることができ、スレーブ
プロセッサ９３が停止状態に入ったことを検出すると、
直ちに代わってマクロ命令を実行し、その後マスクプロ
セッサ９３に制御を戻して、実行を再開させる。

第１図はスレーブプロセッサ９３における本発明の実施
部分を示すブロック図である。図で制御記憶１、レジス
タ２、レジスタ３、回路５、アドレス線６等は第２図の
同一番号の部分と同等の機能を持つ。

レジスタ７及び８はそれぞれマクロ命令の命令コードを
保持する部分７１及び８１とフラグ部分７０及び８０か
らなる。

命令コード部７１及び８１はそれぞれ比較回路７３．８
３に入力して、レジスタ３の実行中マクロ命令の命令コ
ード３０と比較される。その−散出力は論理和ゲート６
５を経て、アドレス切換え制御回路６４に入力する。

なお、比較回路７３．８３はそれぞれフラグ７０．８０
で制御卸され、フラグ７０．８０が°０゛のときは、該
当比較回路を無効化して、常に不一致状態を表示ずさせ
る。

アドレス切換え制御回路６４は、論理和ゲート６５から
の上記−散出力とレジスタ２のマイクロ命令の分岐指定
部２１とを入力として、制御記憶１のアドレス線６へ接
続するアドレスを、信号線６１．６２．６３の何れか１
信号線に選択する信号６６を発生する回路である。

信号６６により、マイクロ命令の分岐指定部２１が有効
でない場合は信号６１が選択されてマイクロ命令の次ア
ドレス部で指定するマイクロ命令がアクセスされる。

分岐指定部２１が有効な場合には、一致信号がなければ
信号線６２が選択されて、通常の方式でマクロ命令処理
の開始アドレスから次のマクロ命令が取り出される。

分岐指定部２１が有効な場合で、一致信号が一致状態を
示す場合には、信号線６３が選択される。信号線６３は
特定のアドレスを半固定的に指示するものとし、図では
１６進数’０１００”で表示されるアドレスを指定して
いる。このアドレスは固定配線により発生してもよく、
又はレジスタを用いて、例えばマスタプロセッサ６２に
よって設定されるようにしてもよい。

以上により、レジスタ７または８に設定されている命令
コードと同じコードのマクロ命令がレジスタ３に取り出
されると、対応フラグが１°であると、そのマクロ命令
の命令コードで定まるマイクロプログラムは開始されず
、“０１００’番地のマイクロプログラムが実行を開始
する。

このプログラムは、例えばスレーブプロセッサ９３自身
を停止状態にするものとすれば、マスタプロセッサ９２
はこれを検出し、レジスタ３上のマクロ命令の制御を引
き継ぐことができる。

以上の実施例では、命令コードを保持するレジスタ及び
その関連回路を２組としたが、それらは１組又は３組以
上であってもよいことは言うまでもない。

（ｇ１発明の効果 以上の説明から明らかなように本発明によれば、ＲＯＭ
によって制御記憶を構成するシステムで、ＲＯｈを変更
することなくマイクロプログラムの変更に対処でき、マ
イクロプログラム制御計算機の仕様の改善等が迅速にお
こなわれるという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例ブロック図、第２図は従来の
マイクロプログラム制御計算機のブロック図、 第３図は本発明実施例のシステム構成図である。 ゛　図において、 １は制御記憶、 ２はマイクロ命令のレジスタ、 ′　３はマクロ命令のレジスタ、 ６はアドレス線、 ７．８は命令コードレジスタ、 ６３は特定アドレス信号線、 ６４はアドレス切換え制御回路、 ７３．８３は比較回路、９１は主記憶装置、０ ９２はマスクプロセッサ、９３はスレーブプロセッサを
示す。 １ 第１巳 第３図

Claims (1)

【特許請求の範囲】
1. マクロ命令の命令コードによって定まるアドレスのマイ
   クロプログラムの実行によって、該マクロ命令を実行す
   る方式のマイクロプログラム制御計算機において、命令
   コードを保持するレジスタを有し、実行すべきマクロ命
   令の命令コードと該レジスタの内容とが一致したときは
   、特定のマイクロプログラムアドレスに分岐するように
   構成されてなることを特徴とするマイクロプログラム制
   御方式。