JPS6221131B2

JPS6221131B2 -

Info

Publication number: JPS6221131B2
Application number: JP14666179A
Authority: JP
Inventors: Yoshinari Nakasaki
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-11-13
Filing date: 1979-11-13
Publication date: 1987-05-11
Also published as: JPS5671139A

Description

【発明の詳細な説明】本発明は従属の関係にあつて並列処理を行うこ
とができる制御装置で同一のハードウエアを共用
することができるマイクロプログラム制御の計算
機に関する。

従来、マイクロプログラム制御の装置において
は、各種レジスタ、フラグが制御されるのは一つ
のマイクロプログラム制御部のみによつてであ
り、あるマイクロプログラム制御部が他のマイク
ロプログラム制御部を制御して互いに並列に動作
することはなかつた。

たとえばマイクロプログラムで作成されたメイ
ンルーチンからマイクロプログラムで作成された
サブルーチンを利用する場合にはサブルーチンを
呼び出した後、サブルーチンに制御が渡され、サ
ブルーチンを呼び出したマイクロプログラム列は
サブルーチンから制御が戻されるまで制御対象と
はならない。しかし、ハードウエアを有効に利用
し処理効率を向上させるために、このサブルーチ
ンにおいて使用されるハードウエアをサブルーチ
ンがメインルーチンに戻つた以後のメインルーチ
ンでの処理で利用しなければサブルーチンとメイ
ンルーチンの処理を並行して進めることができ
る。

本発明の目的は、あるマイクロプログラム制御
部のマイクロプログラムで他のマイクロプログラ
ム制御部を制御することができる装置を提供する
ことにある。

さらに本発明の目的は前記装置において制御さ
れるマイクロプログラム制御部と制御するマイク
ロプログラム制御部が並行して動作可能にするこ
とにより処理効率を向上させることにある。

即ち、本発明は、マイクロプログラムで制御さ
れる第１実行制御装置と、該第１実行制御装置か
らの開始信号により起動するマイクロプログラム
制御の第２実行制御装置と、該第２実行制御装置
が処理中に参照及び格納されるレジスタ、状態表
示フラグなどの各種記憶装置を表示する利用状態
レジスタと、第２実行制御装置によつて利用され
ている記憶装置を該第１実行制御装置で利用する
要求が生じたときに前記利用状態レジスタの表示
を参照して第２実行制御装置により利用されてい
ることを検出する並列検出器と、前記第１実行制
御装置から前記第２実行制御装置を起動する手段
とを備え、前記第１実行制御装置から前記第２実
行制御装置を起動するマイクロプログラムにより
前記利用状態レジスタに第２実行制御装置で利用
する記憶装置を登録した後前記第１実行制御装置
と、前記第２実行制御装置とが並行して処理を行
い、前記並列検出器で第１実行制御装置が第２実
行制御装置で利用している記憶装置を利用する要
求が生ずるまで第１実行制御装置が処理を続行す
る計算機である。

次に本発明の実施例について図面を参照して説
明する。

第１図は本発明を用いたマイクロプログラム制
御計算機の一実施例を示すブロツク図である。機
械語命令列とデータを格納する外部記憶装置
PMEM１は処理対象となる機械語命令アドレス
を指示する命令アドレスレジスタIAR２と処理対
象データを指示するデータアドレスレジスタ
DAR３によつてアドレス指定される。外部記憶
装置PMEM１から命令が読み出されると命令レ
ジスタOPR４に格納される。データアドレス情
報を保持するオペランドシラブルはオペランドシ
ラブルレジスタOPS５に格納される。さらに外部
記憶装置PMEM１から読み出されたデータはメ
モリレジスタMR６に格納される。またPMEM１
にデータを格納する場合にもメモリレジスタMR
６を介してデータが転送される。オペランドシラ
ブルのアドレス情報はベースレジスタBSR７でベ
ース修飾され、アドレス演算器ADALU８で処理
対象データのPMEM１のアドレスを計算する。
演算結果はデータアドレスレジスタDAR３に格
納される。

PMEM１から読み出されたデータはMR６を介
してデータレジスタAR９，BR１０に格納され、
命令で指示される処理が施される。演算処理を行
う場合には演算器ALU１１が用いられる。状態
を制御するためにカウンタレジスタCR１２が利
用され、＋１及び−１できる。データの一時的な
退避レジスタとして汎用レジスタGR１３が用い
られる。

第１のマイクロプログラム制御部SEQA２０と
第２のマイクロプログラム制御部SEQB２１は、
前述のレジスタの一部を共用する。共用されたレ
ジスタはSEQA２０とSEQB２１のいずれからで
も制御される可能性がある。さらにSEQAは
SEQB２１を起動させることができる。起動させ
るマイクロプログラム制御部SEQA２０は命令処
理を行うために主要なマイクロプログラムの流れ
を制御する。起動されるマイクロプログラム制御
部SEQB２１はSEQA２０と同時に動作しSEQA
２０に対し従属の関係となる。

利用状態レジスタ２３はSEQB２１で読み出し
あるいは書き込みを行うレジスタ、フラグ、外部
メモリを登録しておくレジスタである。状態テー
ブル２２は利用状態レジスタ２３に書き込む複数
エントリを保持して、MPRAアドレス線３９によ
り１つのエントリが選択される。MPRAアドレス
線３９はSEQA２０のマイクロ命令アドレス部に
よりアドレスが出力される。状態テーブル２２の
１つのエントリがMPRAアドレス線３９により選
択され、利用状態レジスタ２３に書き込むタイミ
ングはSEQA２０から出力されるSEQB起動コマ
ンドが出力されたときである。並列検出器２４で
はSEQA２０で実行対象になつているマイクロ命
令で使用するレジスタ、フラグ情報と利用状態レ
ジスタ２３の比較を行う。SEQB２１で使用する
レジスタ、フラグ、外部メモリとSEQA２０で使
用するレジスタ、フラグ、外部メモリとが重なつ
ていなければAG0信号３８を出力し、SEQA２０
で指示された処理を行う。並列検出器２４で１ケ
以上のレジスタ、フラグ、外部メモリが重複して
処理対象になつていると、後述のAG0信号３８に
よりSEQA２０のマイクロ命令の実行が待たされ
る。状態テーブル２２は、市販のリードオンリメ
モリ（ROM）あるいはプログラマブルロジツク
アレイ（PLA）で構成される。

第２図に第１図で示した利用状態レジスタ２３
と並列検出器２４のさらに詳細な構成図を示す。
利用状態レジスタ２３は、この処理装置内のIAR
２，DAR３などのレジスタに対応してSEQB２１
で利用されるか否かにより利用状態を示すフラグ
で構成される。各フラグは、SEQB２１で利用さ
れるレジスタであるときには“１”、利用されな
い場合には“０”にセツトされる。並列検出器２
４には利用状態レジスタ２３とSEQA２０のマイ
クロ命令をデコードしたMPRAデコード信号が入
力される。MPRAデコード信号はSEQA２０から
出力されるレジスタ制御信号であり第１図で示し
た各レジスタに関して読み出す信号と、書き込む
信号を出力する。SEQA２０のマイクロ命令によ
つて命令アドレスレジスタIAR２を参照する場合
にはSEQA２０から出力されるMPRAデコード信
号の１つであるIAR_r信号３０がアクテイブにさ
れる。IAR２に書き込む場合には、同じくSEQA
２０から出力されるIAR_s信号３１がアクテイブ
にされる。IAR_r信号３０とIAR_s信号３１はORゲ
ート３２で論理和を求め、信号線３３に出力され
る。利用状態レジスタ２３のIARフラグは信号線
３４に出力され、ANDゲート３５で論理積が求
められ、信号線３６を介してNORゲート３７に
よつて論理和が求められる。他のレジスタに関す
る情報もIAR２と同様にMPRAデコード信号の読
み出しと書き込み信号の論理和を求め利用状態レ
ジスタ２３中の対応するフラグと論理積を求め
NORゲート３７に出力する。NORゲート３７の
AG0信号３８は利用状態レジスタ２３で登録され
ているレジスタとMPRAデコード信号により１ケ
以上のレジスタがSEQA２０とSEQB２１で重複
して利用要求がでていることを検出すると“０”
になりる。利用要求が重複していない場合には
“１”を出力する。AG0信号３８はSEQA２０か
ら各レジスタに出力される制御信号が有効である
か否かを決定するために用いられ、“１”のとき
に制御信号が有効となる。

第３図に示す有効フラグ４９は利用状態レジス
タ２３の各フラグと同様、利用状態を示すフラグ
であり、有効フラグ４９の出力信号５３とMPRA
４２でのSEQB起動コマンドをデコードした結果
を出力する信号線５４との論理積を求めNORゲ
ート３７に入力される。これにより有効フラグ４
９が“１”のときにSEQB起動コマンドの処理が
要求されるとAQ0信号３８は“０”となり、
SEQB２１での処理が終了し有効フラグ４９が
“０”になるまでSEQA２０の処理が待たされ
る。

SEQA２０とSEQB２１の構成図を第３図に示
す。SEQA２０のマイクロプログラムはマイクロ
プログラムメモリMPMA４１に格納されてい
る。MPMA４１のマイクロプログラムはアドレ
ス線５０を介して、アドレス決定回路Ａ４０で決
定されたマイクロプログラムアドレスで読み出さ
れる。MPMA４１の出力はマイクロプログラム
レジスタMPRA４２に格納される。MPRA４２の
内容は、デコーダ４４によつてデコードされ、各
レジスタの制御を行う。またこのデコーダ４４の
出力はMPRAデコード信号として第１図、第２図
に示した並列検出器２４への入力となる。MPRA
４２のアドレス部からはSEQB２１起動時に利用
状態レジスタ２３に格納する状態テーブル２２の
エントリを決定するためにMPRAアドレス３９が
出力される。アドレス線５０のアドレス内容は、
マイクロプログラムポインタMPPA４３に格納さ
れ、次に処理すべきマイクロプログラムのアドレ
スを決定するための情報としてアドレス決定回路
Ａ４０で利用される。アドレス決定回路Ａ４０の
入力として、この他に本装置内の各種条件信号及
びMPRA４２に格納されたアドレス情報がある。
これらのマイクロプログラム制御部の構成は、一
般のマイクロプログラム制御部と同じである。
SEQB２１のアドレス決定回路Ｂ４５とマイクロ
プログラムメモリMPMB４６とマイクロプログ
ラムレジスタMPRB４７の機能は、SEQA２０の
対応するブロツクの機能と同様である。SEQA２
０からSEQB２１に起動をかけるときには、
SEQB２１が以前にSEQA２０によつて指示され
た処理を行つている途中では、新たに起動をかけ
ることができないので、SEQB２１の動作状態を
調べなければならない。この検査は第２図に示し
た並列検出器２４で行われ、MPRA４２の起動コ
マンドをデコードした信号線５４と有効フラグ４
９の論理積を求め、SEQA２１が動作可能である
か否かを示すAG0信号３８によつて示される。
SEQA２０のMPRA４２にSEQB２１を起動する
コマンドが格納されるとデコーダ４４でSEQB起
動コマンドがデコードされ、信号線５４がアクテ
イブとなる。この信号線５４とAG0信号３８の論
理積がANDゲート５５によつて求められ、SEQB
が動作中ではなく、起動可能である場合にはゲー
ト５５の出力がアクテイブとなる。ゲート５５の
出力は信号線５１を介してアドレス決定回路Ｂ４
５に出力される。この信号により信号線５２を介
して送られるMPRA４２のアドレス情報をもとに
してアドレス決定回路Ｂ４５でSEQB２１のマイ
クロプログラム開始アドレスを決定し、SEQB２
１での処理を開始する。このとき信号線５１の信
号により有効フラグ４９がセツトされ、信号線５
３によりデコーダ４８の出力が有効にされる。
SEQB２１の処理を終了させるマイクロコマンド
がMPRB４７に格納され、処理終了コマンドの実
行を終了すると、有効フラグ４９はクリアされ
る。以後のSEQB２１における処理はデコーダ４
８の出力が無効にされるので行われない。さらに
このSEQB２１から出力される終了コマンドをデ
コードしたSEQB終了信号５６により利用状態レ
ジスタ２３がクリアされる。

第４図はSEQA２０とSEQB２１とで共用され
るレジスタを制御する場合の制御例を第１図で示
したカウンタレジスタCR１２を例として示すブ
ロツク図である。

第４図のCR_rB７０，MR_rB７１，CR_r７２，
MR_r７３，CR_sB７４，CR_s７５においては、添
字ｒによつて有効なデータを送つてくる送り側レ
ジスタを示す信号であることを表示し、添字ｓに
よつてデータを格納するレジスタを示す信号であ
ることを示す。また添字ｒあるいはｓの次にＢが
あるとSEQB２１でデコードされた信号であるこ
とを示し、Ｂが記述されていない場合にはSEQA
２０でデコードされた信号であることを示す。
CR１２への入力はMR６とCR１２から可能であ
りCRSEL６０によつて２つの中の１つが入力先
として選択される。SEQB２１からのデコード信
号MR_rB７１によりMR６を選択した場合とCR_rB
７０によりGR１３を選択した場合においては、
それぞれORゲート６２，６３でアクテイブにさ
れ、MR６，CR１２がCRSEL６０出力として選
択される。SE_aA２０からCR１２を制御する場合
にはSEQA２０の制御の有効／無効を指示する
AG0信号３８によつて制御が可能な場合と、不能
な場合がある。SEQA２０のデコーダ４４によつ
てデコードされたデコード信号MR_r７３により
MR６を選択した場合と、同じくSEQA２０から
のデコード信号CR_r７２〜でCR１２を選択した
場合を示す。第２図に示したAG0信号３８が
“１”のときには各々のデコード信号がANDゲー
ト６４，６５により有効にされ、ORゲート６
２，６３を介してCRSEL６０の出力としてMR
６，CR１２を選択する。AG0信号３８が“０”
のときにはゲート６４，６５により、SEQA２０
のデコード信号が無効にされ、CRSEL６０の制
御を行うことができない。CRSEL６０出力をCR
１２にセツトするタイミング信号７６はSEQB２
１のデコード信号CR_sB７４をORゲート６６を介
して出力される。SEQA２０でのCR１２セツト
信号CR_s７５はANDゲート６７によりAG0信号３
８と論理積を求められ、AG0信号３８が“１”の
ときにはセツト信号は有効になるが、“０”のと
きにはセツト信号は無効にされる。

本実施例を用いて機械語命令を処理するときの
処理例を以下に示す。

第５図は処理説明に必要な機械語命令の形式を
示す。第５図ａは、OPコードでレジスタ間の処
理を指定する場合で、アドレス可能なGR１３レ
ジスタ２ケの間の処理を指定する。第５図ｂは
OPコードでレジスタと外部メモリ間での処理を
指定する場合で、アドレス可能なGR１３レジス
タとオペランドシラブルでアドレスされる外部メ
モリ間での処理を指定する。

第６図はマイクロプログラムの形式を示す。
SOURCEフイールドではデータを送る際の送り
側レジスタ、外部メモリを指定し、RECEIVEフ
イールドではデータを受ける際の受け側レジス
タ、外部メモリを指定する。LOCALフイールド
ではSEQB２１のスタート制御及びSEQB２１の
処理終了制御、その他を行うコマンドが指定され
る。ADDRESSフイールドは、SEQB起動を行う
ときに、状態テーブルADDRESSとSEQB・
ADDRESSフイールドに分けられる。

第７図に本実施例で処理を行う機械語命令とフ
アームウエアフローを示す。本実施例を説明する
ために用いる２つの連続する機械語命令を第７図
ａに示す“ADC GR０，GR１”の命令では、GR
１３の０番地の内容をCR１２で示された回数だ
けGR１３の１番地の内容に加える処理を行う。
“MV Ｍ、CR”の命令では外部メモリPMEM１
のＭで示されるアドレスの内容をCR１２に格納
する。

第７図ｂにはSEQB２１を用いず、SEQA２０
のみで処理した場合のマイクロプログラムを示
す。順を追つて処理の説明を行う。“ADC GR
０，GR１”命令の処理開始時t₁のタイミング
で、GR１３の０番地の内容をAR９に格納する。
次にt₂でGR１３の１番地の内容をBR１０に格納
する。次にt₃，t₄のタイミングでCR１２で示され
る回数だけAR９の内容をBR１０に加える処理を
行う。CR１２の初期値が“１”であつた場合に
は、２回のAR９内容をBR１０に加え、次の処理
t₇のタイミングに移る。t₇ではBR１０の内容を
GR１３の１番地に格納して“ADC GR０，GR
１”命令を終了する。t₈では外部メモリPMEM１
から新たな機械語命令“MV、Ｍ、CR”を読み
出しORR４，OPS５に格納する。t₉においてIAR
２の内容にこの命令が占めるバイト長Ｌを加えて
命令アドレスレジスタIAR２の内容を更新する。
これと同時にOPR４の内容により分岐を行い、
各OPコード毎の処理を開始する。ここではt₁₀の
タイミングで、ベースレジスタBSR７の内容にオ
ペランドシラブルOPS５のアドレス内容を加えて
外部メモリPMEM１のアドレスを求めDAR３に
格納する。t₁₁のタイミングでは、DAR３で指定
されたPMEM１のデータを読み出MR６に格納す
る。次に、t₁₂においてMR６からCR１２にデー
タを移送して“MV Ｍ、CR”命令を終了する。

上記の処理をSEQA２０，SEQB２１を用いた
本実施例で行つた場合のマイクロプログラム処理
フローを第７図ｃに示す。t₁のタイミングでは、
SEQA２０のMPRA４２には、GR１３の０番地
の内容をAR９に格納することを指定するコマン
ドが、SOURCEフイールドとRECEIVEフイール
ドに指定され、LOCALフイールドにはSEQB起
動を指示するコマンドが格納されている。テーブ
ルADDRESSフイールドには状態テーブルのエン
トリを示すアドレスが格納され、SEQB・
ADDRESSフイールドにはSEQB２１の開始アド
レスが格納されている。MPRA４２に格納されて
いるこのマイクロプログラムステツプを実行する
と、デコーダ４４によりGR１３の０番地の内容
をAR９に格納することが指定される。このとき
の利用状態レジスタ２３の内容はSEQB２１の処
理が無効であることからクリアされており、
SEQB２１ではどのレジスタをも使用していない
ことを示している。このことから、第２図に示し
た全ANDゲート３５の出力は“０”となりNOR
ゲート３７の出力AG0信号３８は“１”となり、
SEQA２０で指定される処理が有効になる。つま
り、第４図のGR_r７２の信号とAG0信号３８がア
クテイブとなることによりORゲート６３がアク
テイブとなりARSEL６０の出力としてGR１３が
選択される。また、AR_s７５とAG0信号３８がア
クテイブとなることによりANDゲート６７によ
りARのセツト信号が出力され、AR９にはGR１
３の内容が格納される。SEQB起動コマンドがデ
コーダ４４でデコードされゲート５５でSEQB２
１への起動が認められると第３図の信号線５１に
より有効フラグ４９がセツトされ以後のタイミン
グでデコーダ４８の出力が有効になる。また
MPRA４２のSEQB・ADDRESSフイールドと共
にSEQB２１のアドレス決定回路Ｂ４５の入力と
なり、SEQB２１での開始マイクロプログラムア
ドレスが決定される。さらにMPRA４２の状態テ
ーブルADDRESSフイールドにより状態テーブル
２２の１ケのエントリを参照し、信号線５１で
SEQB起動コマンドが有効にされたときに利用状
態レジスタ２３に前記エントリが格納される。こ
れにより以後のSEQB２１で利用するレジスタが
利用状態レジスタ２３に登録される。第７図ｃに
おいてはGR１３，BR１０，CR１２，AR９が
SEQB２１で利用されるので、これらのレジスタ
に対応する利用状態レジスタ２３のフラグが
“１”にされる。タイミングt₂以後においてSEQB
２１ではt₇までにCR１２がゼロになるまでの間
AR９の内容をBR１０に加える処理を行う。CR
１２の初期値が１であることから、加算を２回行
い、t₇のタイミングでBR１０の内容をGR１３の
１番地に格納する。このt₇で実行するマイクロコ
マンドとして利用状態レジスタクリアがSEQB２
１のMPRB４７に格納され、デコーダ４８でデコ
ードしたSEQB終了信号が信号線５６に出力され
る。この信号により、有効フラグ４９がクリアさ
れ、以後SEQB２１のデコード出力は無効にされ
る。また、この信号により利用状態レジスタがク
リアされ、SEQB２１ではどのレジスタも利用し
ていないことが表示される。

他方、t₁タイミンの後、SEQA２０は、t₁で処
理されたマイクロプログラムに続くマイクロプロ
グラムの処理がt₂以後、続行される。t₅までの間
に、次の命令“MV Ｍ、CR”の処理が行われ、
Ｍに対応するデータがMR６に外部メモリPMEM
１から読み出される。t₂からt₅までの間にSEQA
２０で利用するレジスタが、利用状態レジスタ２
３に登録されていたときの処理を第４図を利用し
てCR１２の場合について示す。このとき第２図
に示す利用状態レジスタ２３のCRフラグは１に
なつている。CR１２への入力は、CR１２を歩進
させた結果と、MR６である。SEQA２０の
MPRAデコード信号としてCRを利用する場合に
は第２図のCR_rあるいはCR_sがアクテイブとなり
対応するORゲートがアクテイブとなり、CRに対
応するANDゲートがアクテイブとなる。このこ
とからNORゲート３７の出力AG0信号３８は
“０”となる。このAG0信号３８を第４図のAND
ゲート６４，６５の入力とすることによりSEQA
２０のデコード信号CR_r７２，MR_r７３を無効に
し、CRSEL６０の制御をSEQB２１のデコード
信号CR_rB７０，MR_rB７１に任せる。さらにCR
１２のセツト信号も、ANDゲート６７により
SEQA２０のデコード信号を無効にし、SEQB２
１のデコード信号CR_sB７４に従わせる。

第７図ｃにおいて、上記のように、SEQA２０
とSEQB２１で利用するレジスタが重なる場合
は、CR１２をSEQA２０で利用するときに生ず
る。つまりt₆のタイミングでt₅での処理に続き、
MR６からCR１２にデータを移送しようとした
ときに生ずる。このときには、AG0信号３８は
“０”になりSEQA２０の実行が待たされる。t₇
においてSEQB２１の処理が終了し、利用状態レ
ジスタクリアコマンドをデコードした結果生ずる
SEQB終了信号５６により利用状態レジスタが
a110にクリアされる。これによりAG0信号３８は
“１”になりSEQA２０のマイクロプログラムが
実行されt₈においてMR６の内容がCR１２に送ら
れる。

第７図ｂとｃを比較することにより、１ケのマ
イクロプログラム制御部だけではｂに示すように
t₁₂まで必要であつた処理ステツプが、本実施例
によればｃに示すようにt₈で処理することが可能
となり、処理効率を向上させることができる。

本実施例では、各レジスタ、フラグの参照、格
納を区別せずに両方共にハードウエアを利用して
いるとした。しかし、さらに処理効率を向上させ
るために、SEQA２０で参照するハードウエアと
SEQBで参照するハードウエアが重複しても、参
照するだけであればデータの内容が変わらず、
SEQA２０，SEQB２１の処理に影響しないので
SEQA２０での処理を継続させることができる装
置にすることができる。

次に本発明の第２の実施例について図面を参照
して説明する。

第１図のブロツク図においてはマイクロプログ
ラム制御部としてSEQA２０とSEQB２１を備
え、SEQA２０からSEQB２１を起動させること
ができる。第２の実施例においては、第８図に示
すように、SEQA２０とSEQB２１の他にSEQC
２６がSEQA２０により起動させられるマイクロ
プログラム制御部として加えられる。つまり本実
施例ではSEQA２０に従属して起動をかられられ
る従属制御部が２ケになつた場合について示す。

SEQA２０のマイクロプログラムはマイクロプ
ログラムメモリMPMA４１に格納されている。
MPMA４１のマイクロプログラムはアドレス線
５０を介して、アドレス決定回路Ａ４０で決定さ
れたマイクロプログラムアドレスで読み出され
る。MPMA４１の出力はマイクロプログラムレ
ジスタMPRA４２に格納される。MPRA４２の内
容は、デコーダ４４によつてデコードされ、各レ
ジスタの制御を行う。アドレス線５０のアドレス
内容は、アドレス決定回路Ａ４０の入力として、
又、更にアドレス決定回路Ａの入力とにはこの他
に本装置内の各種条件信号及びMPRA４２に格納
されたアドレス情報がある。これらのマイクロプ
ログラム制御部の構成は、一般のマイクロプログ
ラム制御部と同じである。SEQB２１のアドレス
決定回路Ｂ４５とマイクロプログラムメモリ
MPMB４６とマイクロプログラムレジスタMPRB
４７及びSEQC２６のアドレス決定回路Ｃ１００
とマイクロプログラムメモリMPMC１０１とマ
イクロプログラムレジスタMPRC１０２の機能
は、SEQA２０の対応するブロツクの機能と同様
である。SEQA２０のMPRA４２にSEQB２１を
起動するコマンドが格納されるとデコーダ４４で
従属制御部起動コマンドがデコードされた出力と
AG0信号３８の論理積がANDゲート１１０によ
つて求められる。ゲート１１０の出力は信号線１
１１を介して従属制御部デコーダ１０５の出力を
有効にする。従属制御部デコーダ１０５は信号線
１１１により有効にされるとSEQA２０のMPRA
４２に格納されているマイクロプログラムで起動
をかける従属制御部を指示する情報をデコードす
ることにより、起動をかける従属制御部を指示す
る。この従属制御部デコーダ１０５によりSEQB
２１あるいはSEQC２６が起動をかけられる。起
動をかけられた従属制御部ではアドレス線５０に
よつてMPRA４２から送られる開始アドレスをア
ドレス決定回路の出力として処理を開始する。

第１図に示したAG0信号３８を得るための回路
が本実施例においては異る。つまりSEQA２０で
ある従属制御部を起動させるときには、この従属
制御部で利用するハードウエアが他の従属制御部
で利用されているか否かを検査し、重複して利用
されていれば、他の従属制御部での利用が終了す
るまでAG0信号３８を“０”にして起動させるこ
とを待たなければならない。この回路を第９図に
示す。SEQB２１が起動するときに起動された処
理で利用するハードウエアがアドレス線５０によ
り状態テーブル１２２から読み出され利用状態レ
ジスタＢ１２０に記憶する。さらにSEQC２６で
利用するハードウエアを利用状態レジスタＣ１２
１に記憶する。SEQB２１，SEQC２６で利用し
ているハードウエアに関する情報は利用状態レジ
スタＢ１２０、利用状態レジスタＣ１２１の対応
するレジスタ表示ビツトの論理和を求めることに
より得られ、ORゲート群１２３の出力となる。
ORゲート群１２３の出力は、第２図における利
用状態レジスタ２３と同様に扱われ、SEQA２０
でのマイクロ命令で要求されるハードウエア利用
信号とANDゲート群１２４で論理積が求められ
NORゲート１２５、ANDゲート１２６を介して
AG0信号３８となる。

SEQA２０がSEQB２１を起動するときには、
起動をかけられたSEQB２１で利用するハードウ
エアと、他の従属制御部で利用しているハードウ
エアとが重複しているか否かを調べる必要があ
る。このためANDゲート群１２７で、起動をか
けられた処理で利用するハードウエアを指示する
状態テーブル１２２出力とORゲート群１２３の
出力の論理積を求める。１つ以上のハードウエア
が重複しているとNORゲート１２８の出力は
“０”となりANDゲート１２９の出力が“０”と
なる。ANDゲート１２９の出力はORゲート１３
０の入力となり、このORゲート１３０のもう一
方の入力はSEQA２０で従属制御部を起動する際
には“０”となり、ORゲート１３０の出力は
“０”になる。この出力がANDゲート１２６に入
力されることにより、SEQA２０で従属制御部を
起動させるときにハードウエア利用が重複してい
ることを検出するとAG0信号３８は“０”とな
り、第８図のANDゲート１１０により従属制御
部に起動をかけることができなくなる。

第１０図ａ，ｂ，ｃは第２の実施例における状
態テーブル１２２、利用状態レジスタＢ１２０と
利用状態レジスタＣ１２１を示す。状態テーブル
１２２は複数語で構成され、MPRA４２のテーブ
ルADDRESSフイールドにより指示される。１語
の中には本装置内の各レジスタ、フラグに対応し
た利用状態表示ビツトを含んでいる。第２の実施
例ではこの状態テーブル１２２の語にはSEQB２
１とSEQC２６の利用状態を表示するビツトがあ
る。SEQA２０により起動をかけられた従属制御
部の処理中に利用するハードウエアに対応するフ
ラグは１になつている。SEQB２１に対応して
SEQB２１での処理で用いているハードウエア利
用状態を示す利用状態レジスタ１２０には通常の
ハードウエアの他に、SEQB２１を利用している
か否かを示すビツトが備えられている。利用状態
レジスタＣ１２１にはSEQC２６の利用状態を示
すビツトが備えられている。これらのビツトは従
属制御部を起動するときに状態テーブル１２２の
対応する出力ビツトと使用状態を検査され、動作
中の従属制御部に起動をかけることを防ぐ。利用
状態レジスタＢ１２０，Ｃ１２１は対応する
SEQB２１、SEQC２６の処理が終了したときに
クリアされ、それまで使用中であつたハードウエ
アを他の制御部が利用できるようにする。

【図面の簡単な説明】

第１図は本発明における一実施例を示すブロツ
ク図、第２図は本実施例における利用状態レジス
タと並列検出器の回路図、第３図は、本実施例に
おけるSEQAとSEQBのブロツク図、第４図は本
実施例におけるレジスタCRのブロツク図、第５
図は機械語命令形式の一例を示す図、第６図はマ
イクロプログラム形式を示す図、第７図は、機械
語命令列とそれを実行するためのマイクロプログ
ラム処理フローを示す図、第８図は本発明の第２
の実施例を示す制御部のブロツク図、第９図は第
２の実施例におけるAG0信号検出ブロツク図、第
１０図は第２の実施例における状態テーブル及び
利用状態レジスタを示す図である。図において、２０は第１のマイクロプログラム
制御部SEQA、２１は第２のマイクロプログラム
制御部SEQB、２２は状態テーブル、２３は利用
状態レジスタ、２４は並列検出器をそれぞれ示
す。

Claims

【特許請求の範囲】

１マイクロプログラムで制御される第１実行制
御装置と、該第１実行制御装置からの開始信号に
より起動するマイクロプログラム制御の第２実行
制御装置と、該第２実行制御装置が処理中に参照
及び格納されるレジスタ、状態表示フラグなどの
各種記憶装置を表示する利用状態レジスタと、第
２実行制御装置によつて利用されている記憶装置
を該第１実行制御装置で利用する要求が生じたと
きに前記利用状態レジスタの表示を参照して第２
実行制御装置により利用されていることを検出す
る並列検出器と、前記第１実行制御装置から前記
第２実行制御装置を起動する手段とを備え、前記
第１実行制御装置から前記第２実行制御装置を起
動するマイクロプログラムにより前記利用状態レ
ジスタに第２実行制御装置で利用する記憶装置を
登録した後前記第１実行制御装置と前記第２実行
制御装置とが並行して処理を行い、前記並列検出
器で第１実行制御装置が第２実行制御装置で利用
している記憶装置を利用する要求が生ずるまで第
１実行制御装置が処理を続行することを特徴とす
る計算機。