JPH01316825A - プログラム処理方式 - Google Patents
プログラム処理方式Info
- Publication number
- JPH01316825A JPH01316825A JP14956888A JP14956888A JPH01316825A JP H01316825 A JPH01316825 A JP H01316825A JP 14956888 A JP14956888 A JP 14956888A JP 14956888 A JP14956888 A JP 14956888A JP H01316825 A JPH01316825 A JP H01316825A
- Authority
- JP
- Japan
- Prior art keywords
- main program
- subroutine
- processing
- instruction
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims 2
- 238000013329 compounding Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム処理方式に関し、特にサブルーチン
コールを行う際のプログラム処理方式に関する。
コールを行う際のプログラム処理方式に関する。
電子交換における従来のプログラム処理方式は、メ、イ
ンプログラムの処理でのサブルーチンコールにより、許
可されたサブルーチンの処理を実行し、そのサブルーチ
ンの処理が終了すると、またメインプログラムの処理に
戻り、アクセス要求があるメインプログラムの処理を順
次継続して実行している。
ンプログラムの処理でのサブルーチンコールにより、許
可されたサブルーチンの処理を実行し、そのサブルーチ
ンの処理が終了すると、またメインプログラムの処理に
戻り、アクセス要求があるメインプログラムの処理を順
次継続して実行している。
上述した従来のプログラム処理方式は、メインプログラ
ムの処理からサブルーチンの処理へ、そのサブルーチン
の処理が終了したとき、アクセス要求のある次のメイン
プログラムの処理へ、と順次メインプログラムの処理と
サブルーチンの処理とを行っているので、サブルーチン
の処理に長い時間がかかれば、それが終るまで以後のア
クセス要求があるメインプログラムの処理が待たされ、
そのメ、インプログラムの処理が遅くなるとともに、待
ち状態のメインプログラムの処理が増加してしまうとい
う欠点がある。
ムの処理からサブルーチンの処理へ、そのサブルーチン
の処理が終了したとき、アクセス要求のある次のメイン
プログラムの処理へ、と順次メインプログラムの処理と
サブルーチンの処理とを行っているので、サブルーチン
の処理に長い時間がかかれば、それが終るまで以後のア
クセス要求があるメインプログラムの処理が待たされ、
そのメ、インプログラムの処理が遅くなるとともに、待
ち状態のメインプログラムの処理が増加してしまうとい
う欠点がある。
本発明の目的は、アクセス要求があるメインプログラム
の処理を速やかに実行させるため、メインプログラムの
処理とサブルーチンの処理とを並行して実行することが
できるプログラム処理方式を提供することにある。
の処理を速やかに実行させるため、メインプログラムの
処理とサブルーチンの処理とを並行して実行することが
できるプログラム処理方式を提供することにある。
〔課題を解決するための手段〕
本発明のプログラム処理方式は、
（Ａ＞メインプログラムとして実行する処理の実行番地
を示すメインプログラムアドレスと、サブルーチンとし
て実行する処理の実行番地を示すサブルーチンアドレス
とを供給するプログラムアドレス供給部、 （Ｂ）メインプログラムとして実行する少なくとも一つ
の処理を記憶し、前記メインプログラムアドレスにある
メインプログラム命令を読出すメインプログラム記憶部
、 （Ｃ）サブルーチンとして実行する少なくとも一つの処
理を記憶し、前記サブルーチンアドレスにあるサブルー
チン命令を読出すサブルーチン記憶部、 （Ｄ＞あるメインプログラムの処理でのサブルーチンコ
ールにより実行中のサブルーチンの処理内にある前記サ
ブルーチン命令と、アクセスが要求されたメインプログ
ラムの処理内にある前記メインプログラム命令とを複合
させて、並行して実行するための複合実行命令を供給す
る実行命令選択回路、 （Ｅ）前記複合実行命令を実行することにより、前記サ
ブルーチン命令と前記メインプログラム命令とをそれぞ
れ実行し、メインプログラムの処理とサブルーチンの処
理とを並行動作させるプログラム命令実行部、 を備えて構成されている。
を示すメインプログラムアドレスと、サブルーチンとし
て実行する処理の実行番地を示すサブルーチンアドレス
とを供給するプログラムアドレス供給部、 （Ｂ）メインプログラムとして実行する少なくとも一つ
の処理を記憶し、前記メインプログラムアドレスにある
メインプログラム命令を読出すメインプログラム記憶部
、 （Ｃ）サブルーチンとして実行する少なくとも一つの処
理を記憶し、前記サブルーチンアドレスにあるサブルー
チン命令を読出すサブルーチン記憶部、 （Ｄ＞あるメインプログラムの処理でのサブルーチンコ
ールにより実行中のサブルーチンの処理内にある前記サ
ブルーチン命令と、アクセスが要求されたメインプログ
ラムの処理内にある前記メインプログラム命令とを複合
させて、並行して実行するための複合実行命令を供給す
る実行命令選択回路、 （Ｅ）前記複合実行命令を実行することにより、前記サ
ブルーチン命令と前記メインプログラム命令とをそれぞ
れ実行し、メインプログラムの処理とサブルーチンの処
理とを並行動作させるプログラム命令実行部、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は電子交換における本発明のプログラム処理方式
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
プログラムアドレス供給部１は、メインプログラムとし
て実行する処理の実行番地を示すメインプログラムアド
レス５Ｌ−１，５Ｌ−２と、サブルーチンとして実行す
る処理の実行番地を示すサブルーチンアドレスＳ２と、
３２ビツト／ワードの命令を実行するか１６ビツト／ワ
ードの命令を実行するかを選択する実行命令選択信号Ｓ
３とをそれぞれ発生して供給する。
て実行する処理の実行番地を示すメインプログラムアド
レス５Ｌ−１，５Ｌ−２と、サブルーチンとして実行す
る処理の実行番地を示すサブルーチンアドレスＳ２と、
３２ビツト／ワードの命令を実行するか１６ビツト／ワ
ードの命令を実行するかを選択する実行命令選択信号Ｓ
３とをそれぞれ発生して供給する。
メインプログラム記憶部２−１は、メインプログラムと
して３２ビツト／ワードの命令を実行する複数の処理を
記憶し、メインプログラムアドレス５１−１を受けて、
そのメインプログラムアドレス５１−１にある３２ビツ
トのメインプログラム命令を読出して、そのうちの上位
１６ビツトであるメインプログラム命令上位部５４−１
（ビットＤＯ〜１５）およびそのうちの下位１６ビツ
トであるメインプログラム命令下位部Ｓ４−２（ビット
Ｄ１６〜３１〉を、それぞれ実行命令選択回路４−１お
よび４−２に送る。
して３２ビツト／ワードの命令を実行する複数の処理を
記憶し、メインプログラムアドレス５１−１を受けて、
そのメインプログラムアドレス５１−１にある３２ビツ
トのメインプログラム命令を読出して、そのうちの上位
１６ビツトであるメインプログラム命令上位部５４−１
（ビットＤＯ〜１５）およびそのうちの下位１６ビツ
トであるメインプログラム命令下位部Ｓ４−２（ビット
Ｄ１６〜３１〉を、それぞれ実行命令選択回路４−１お
よび４−２に送る。
一方、メインプログラム記憶部２−２は、メインプログ
ラムとして１６とブト／ワードの命令を実行する複数の
処理を記憶し、メインプログラムアドレス５１−２を受
けて、そのメインプログラムアドレス５１−２にある１
６ビツトのメインブログラム命令５４−３ （ビットＤ
ｏ〜１５）を読出して、実行命令選択回路４−１に送る
。
ラムとして１６とブト／ワードの命令を実行する複数の
処理を記憶し、メインプログラムアドレス５１−２を受
けて、そのメインプログラムアドレス５１−２にある１
６ビツトのメインブログラム命令５４−３ （ビットＤ
ｏ〜１５）を読出して、実行命令選択回路４−１に送る
。
また、サブルーチン記憶部３は、サブルーチンとして１
６ビツト／ワードの命令を実行する複数の処理を記憶し
、サブルーチンアドレスＳ２を受けて、サブルーチンア
ドレスＳ２にある１６ビツトのサブルーチン命令Ｓ５（
ビットＤ１６〜３１）を読出して、実行命令選択回路４
−２に送る。
６ビツト／ワードの命令を実行する複数の処理を記憶し
、サブルーチンアドレスＳ２を受けて、サブルーチンア
ドレスＳ２にある１６ビツトのサブルーチン命令Ｓ５（
ビットＤ１６〜３１）を読出して、実行命令選択回路４
−２に送る。
メインプログラムとして３２ビツト／ワード命令の処理
を実行するときには、このことを示す実行命令選択信号
Ｓ３を受けて、実行命令選択回路４−１および４−２は
、それぞれメインプログラム記憶部２−１からの３２ビ
ツト／ワード命令のＬ位部である１６ビツトのメインプ
ログラム命令り位部５４−１およびメインプログラム記
憶部２−１からの３２ビツト／ワード命令の下位部であ
る１６ビツトのメインプログラム命令下位部５４−２を
選択して、これらを３２ビツト／ワード命令として複合
させ、上位の実行命令Ｓ６−１（ビットＤｏ〜１５）と
下位の実行命令Ｓ６−２（ビットＤ１６〜３１）とをそ
れぞれプログラム命令実行部５に供給する。
を実行するときには、このことを示す実行命令選択信号
Ｓ３を受けて、実行命令選択回路４−１および４−２は
、それぞれメインプログラム記憶部２−１からの３２ビ
ツト／ワード命令のＬ位部である１６ビツトのメインプ
ログラム命令り位部５４−１およびメインプログラム記
憶部２−１からの３２ビツト／ワード命令の下位部であ
る１６ビツトのメインプログラム命令下位部５４−２を
選択して、これらを３２ビツト／ワード命令として複合
させ、上位の実行命令Ｓ６−１（ビットＤｏ〜１５）と
下位の実行命令Ｓ６−２（ビットＤ１６〜３１）とをそ
れぞれプログラム命令実行部５に供給する。
また、メインプログラムとして１６ビツト、／ワード命
令の処理を行い、サブルーチンの処理として１６ビツト
／ワード命令の処理を行うときには、このことを示す実
行命令選択信号Ｓ３を受けて、実行命令選択回路４−１
および４−２は、それぞれメインプログラム記憶部２−
２からのアクセスが要求されたメインプログラムの処理
内にある１６ビツトのメインプログラム命令５４−３お
よびメインプログラムの別の処理からのサブルーチンコ
ールにより実行中のサブルーチンの処理内にある１６ビ
ツトのサブルーチン命令Ｓ５を選択して、これらを３２
ビツト／ワード命令として複合させ、上位の実行命令５
６−１ （ビットＤｏ〜１５）と下位の実行命令５６−
２ （ビットＤ１６〜３１）との複合実行命令を発生し
て、それぞれプログラム命令実行部５に供給する。
令の処理を行い、サブルーチンの処理として１６ビツト
／ワード命令の処理を行うときには、このことを示す実
行命令選択信号Ｓ３を受けて、実行命令選択回路４−１
および４−２は、それぞれメインプログラム記憶部２−
２からのアクセスが要求されたメインプログラムの処理
内にある１６ビツトのメインプログラム命令５４−３お
よびメインプログラムの別の処理からのサブルーチンコ
ールにより実行中のサブルーチンの処理内にある１６ビ
ツトのサブルーチン命令Ｓ５を選択して、これらを３２
ビツト／ワード命令として複合させ、上位の実行命令５
６−１ （ビットＤｏ〜１５）と下位の実行命令５６−
２ （ビットＤ１６〜３１）との複合実行命令を発生し
て、それぞれプログラム命令実行部５に供給する。
プログラム命令実行部５は、受けた複合実行命令を実行
することにより、前者の場合には、メインプログラムと
して３２ビツト／ワード命令の処理を実行し、後者の場
合には、サブルーチン命令とメインプログラム命令とを
それぞれ実行し、メインプログラムの処理とサブルーチ
ンの処理とを並行動作させる。
することにより、前者の場合には、メインプログラムと
して３２ビツト／ワード命令の処理を実行し、後者の場
合には、サブルーチン命令とメインプログラム命令とを
それぞれ実行し、メインプログラムの処理とサブルーチ
ンの処理とを並行動作させる。
第２図はメインプログラムの処理とサブルーチンの処理
との相互の移行を示す移行説明図である。
との相互の移行を示す移行説明図である。
第２図に示すように、メインプログラムとして３２ビツ
ト／ワード命令の処理を実行中に、サブルーチンコール
が生じた場合に、メインプログラムのアクセス要求を監
視しながら、サブルーチンとして１６ビツト／ワード命
令の処理を実行している。
ト／ワード命令の処理を実行中に、サブルーチンコール
が生じた場合に、メインプログラムのアクセス要求を監
視しながら、サブルーチンとして１６ビツト／ワード命
令の処理を実行している。
そして、次に、メインプログラムのアクセス要求が生じ
た場合に、メインプログラムとして１６ビツト／ワード
命令の処理を、サブルーチンの処理に並行して実行して
いる。
た場合に、メインプログラムとして１６ビツト／ワード
命令の処理を、サブルーチンの処理に並行して実行して
いる。
しかし、サブルーチンの処理が終了すれば、処理速度を
向上させるため、メインプログラムの処理は、再び３２
ビツト／ワード命令の処理の実行に移°行する。
向上させるため、メインプログラムの処理は、再び３２
ビツト／ワード命令の処理の実行に移°行する。
以上のべたように、本実施例のプログラム処理方式は、
サブルーチンの処理がない場合には、メインプログラム
として３２ビツト／ワード命令の処理を実行させ、サブ
ルーチンの処理がある場合には、アクセス要求があるメ
インプログラムの処理を速やかに実行させるため、１６
ビツトのメインプログラムの処理と１６ビツトのサブル
ーチンの処理とを並行して実行することができる。
サブルーチンの処理がない場合には、メインプログラム
として３２ビツト／ワード命令の処理を実行させ、サブ
ルーチンの処理がある場合には、アクセス要求があるメ
インプログラムの処理を速やかに実行させるため、１６
ビツトのメインプログラムの処理と１６ビツトのサブル
ーチンの処理とを並行して実行することができる。
以上説明したように、本発明のプログラム処理方式は、
アクセス要求があるメインプログラムの処理を速やかに
実行させるため、メインプログラムの処理とサブルーチ
ンの処理とを並行して実行することができるという効果
を有している。
アクセス要求があるメインプログラムの処理を速やかに
実行させるため、メインプログラムの処理とサブルーチ
ンの処理とを並行して実行することができるという効果
を有している。
第１図は電子交換における本発明のプログラム処理方式
の一実施例を示すブロック図、第２図はメインプログラ
ムの処理とサブルーチンの処理との相互の移行を示す移
行説明図である。 １・・・・・・プログラムアドレス供給部、２−１゜２
−２・・・・・・メインプログラム記憶部、３・・・・
・・サブルーチン記憶部、４−１．４−２・・・・・・
実行命令選択回路、５・・・・・・プログラム命令実行
部、５Ｌ−１，Ｓｉ２・・・・・・メインプログラムア
ドレス、Ｓ２・・・・・・サブルーチンアドレス、Ｓ３
・・・・・・実行命令選択信号、５４−１・・・・・・
メインプログラム命令上位部、５４−２・・・・・・メ
インプログラム命令下位部、５４−３・・・・・・メイ
ンプログラム命令、Ｓ５・・・・・・サブルーチン命令
、５６−１，５６−２・・・・・・実行命令。
の一実施例を示すブロック図、第２図はメインプログラ
ムの処理とサブルーチンの処理との相互の移行を示す移
行説明図である。 １・・・・・・プログラムアドレス供給部、２−１゜２
−２・・・・・・メインプログラム記憶部、３・・・・
・・サブルーチン記憶部、４−１．４−２・・・・・・
実行命令選択回路、５・・・・・・プログラム命令実行
部、５Ｌ−１，Ｓｉ２・・・・・・メインプログラムア
ドレス、Ｓ２・・・・・・サブルーチンアドレス、Ｓ３
・・・・・・実行命令選択信号、５４−１・・・・・・
メインプログラム命令上位部、５４−２・・・・・・メ
インプログラム命令下位部、５４−３・・・・・・メイ
ンプログラム命令、Ｓ５・・・・・・サブルーチン命令
、５６−１，５６−２・・・・・・実行命令。
Claims (1)
- 【特許請求の範囲】 （Ａ）メインプログラムとして実行する処理の実行番地
を示すメインプログラムアドレスと、サブルーチンとし
て実行する処理の実行番地を示すサブルーチンアドレス
とを供給するプログラムアドレス供給部、 （Ｂ）メインプログラムとして実行する少なくとも一つ
の処理を記憶し、前記メインプログラムアドレスにある
メインプログラム命令を読出すメインプログラム記憶部
、 （Ｃ）サブルーチンとして実行する少なくとも一つの処
理を記憶し、前記サブルーチンアドレスにあるサブルー
チン命令を読出すサブルーチン記憶部、 （Ｄ）あるメインプログラムの処理でのサブルーチンコ
ールにより実行中のサブルーチンの処理内にある前記サ
ブルーチン命令と、アクセスが要求されたメインプログ
ラムの処理内にある前記メインプログラム命令とを複合
させて、並行して実行するための複合実行命令を供給す
る実行命令選択回路、 （Ｅ）前記複合実行命令を実行することにより、前記サ
ブルーチン命令と前記メインプログラム命令とをそれぞ
れ実行し、メインプログラムの処理とサブルーチンの処
理とを並行動作させるプログラム命令実行部、 を備えることを特徴とするプログラム処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14956888A JPH01316825A (ja) | 1988-06-16 | 1988-06-16 | プログラム処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14956888A JPH01316825A (ja) | 1988-06-16 | 1988-06-16 | プログラム処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01316825A true JPH01316825A (ja) | 1989-12-21 |
Family
ID=15478032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14956888A Pending JPH01316825A (ja) | 1988-06-16 | 1988-06-16 | プログラム処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01316825A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671139A (en) * | 1979-11-13 | 1981-06-13 | Nec Corp | Microprogram parallel processing computer |
-
1988
- 1988-06-16 JP JP14956888A patent/JPH01316825A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5671139A (en) * | 1979-11-13 | 1981-06-13 | Nec Corp | Microprogram parallel processing computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11226820B2 (en) | Data transfer bus communication using single request to perform command and return data to destination indicated in context to allow thread context switch | |
| JP2662534B2 (ja) | 割込方式 | |
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US20040148606A1 (en) | Multi-thread computer | |
| JPS6055849B2 (ja) | 命令制御方式 | |
| JPH01316825A (ja) | プログラム処理方式 | |
| JPH07114498A (ja) | マイクロプロセッサ | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| JP2941583B2 (ja) | データ処理装置 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH11175113A (ja) | プログラマブルコントローラ | |
| JP3038257B2 (ja) | 電子計算機 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
| JPS60181859A (ja) | 集合チヤネルの制御方式 | |
| JPS6125249A (ja) | 排他制御方式 | |
| JP2702925B2 (ja) | 仮想計算機システムにおけるページテーブル無効化方式 | |
| JPH01310466A (ja) | マルチプロセッサシステム | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPH0242559A (ja) | 情報処理装置 | |
| JPS5938854A (ja) | タスク待行列管理装置 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH06259383A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPS62237529A (ja) | インプツトユニツト |