JPH07114498A - マイクロプロセッサ - Google Patents

マイクロプロセッサ

Info

Publication number
JPH07114498A
JPH07114498A JP5258466A JP25846693A JPH07114498A JP H07114498 A JPH07114498 A JP H07114498A JP 5258466 A JP5258466 A JP 5258466A JP 25846693 A JP25846693 A JP 25846693A JP H07114498 A JPH07114498 A JP H07114498A
Authority
JP
Japan
Prior art keywords
bank
register
instruction
pointer
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5258466A
Other languages
English (en)
Inventor
Seiji Onaino
誠治 子井野
Toshiyuki Yaguchi
俊行 矢口
Yuriko Hisama
由利子 久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5258466A priority Critical patent/JPH07114498A/ja
Priority to KR1019940026322A priority patent/KR0137096B1/ko
Priority to DE69429492T priority patent/DE69429492T2/de
Priority to EP94116264A priority patent/EP0649090B1/en
Priority to US08/322,468 priority patent/US5615348A/en
Publication of JPH07114498A publication Critical patent/JPH07114498A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets

Abstract

(57)【要約】 【目的】 バンク切り替えに伴う後続命令の実行待ち時
間を低減したマイクロプロセッサを提供することを目的
とする。 【構成】 レジスタバンクＲＦ１〜ＲＦ４と、レジスタ
バンクの内容の退避領域の位置情報、または復帰領域の
位置情報を保持するカレントバンクポインタＣＢＰと、
退避／復帰のバンクサイズを指定するバンクサイズ指定
レジスタＢＳとを有して構成し、所定命令のデスティネ
ーションオペランドとしてカレントバンクポインタが指
定される時、カレントバンクポインタの該時点における
内容ｃｂｐに基づき、バンクサイズ指定レジスタＢＳで
指定されるバンクサイズ分を内蔵ＲＡＭに退避し、前記
命令に基づきカレントバンクポインタの内容を書き換
え、書き換え後のカレントバンクポインタの内容ｃｂ
ｐ’に基づき、内蔵ＲＡＭから、前記バンクサイズ分の
情報をバンクレジスタに復帰することである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、内蔵ＲＡＭと汎用レジ
スタを高速バスで結合して、バンクポインタで示される
内蔵ＲＡＭの内容と汎用レジスタの内容を一致させるよ
うに構成したレジスタバンクを備えたマイクロプロセッ
サに係り、特に、バンク切り替えに伴う後続命令の命令
実行待ち時間を低減したマイクロプロセッサに関する。
【０００２】
【従来の技術】汎用レジスタと内蔵ＲＡＭを高速バスで
結合し、バンクポインタで示される内蔵ＲＡＭの内容と
汎用レジスタの内容を一致させるように構成したレジス
タバンク構造を備えるマイクロプロセッサにおいて、通
常の演算命令のデスティネーションをカレントバンクポ
インタ（ＣＢＰ）に指定することによって、バンクの退
避／復帰を行い、タスクチェンジを行う場合には、自動
的に高速バスを介した汎用レジスタ内のデータの退避／
復帰が行われる。
【０００３】従来のシングルチップのマイクロプロセッ
サの構成図を図１５に、また該シングルチップマイクロ
プロセッサ上に搭載されるＣＰＵコアの構成図を図１６
に、それぞれ示す。
【０００４】図１５に示すように、マイクロプロセッサ
１００はワンチップの中に、ＣＰＵコア１０１、内蔵Ｒ
ＡＭ１０３、内蔵ＲＯＭ１０５、バスコントローラ１０
７、割り込みコントローラ１０９、タイマ１１１、及び
シリアルＩ／Ｏ１１３等を搭載して構成されている。こ
れらブロックは、チップ内のシステムバスＳＹＳＢＵＳ
（アドレスバスＡＢＵＳ及びデータバスＤＢＵＳを含
む）を介してデータのやり取りを行なう。また、チップ
外部とのデータのやり取りは、バスコントローラ１０７
を通じてＩ／Ｏパッドから行なわれる。
【０００５】また図１６に示すように、従来技術では、
レジスタバンクを構成する複数組のバンクＲＦ１〜ＲＦ
８をＣＰＵコア１０１内部に有している。そして、これ
らのバンクＲＦ１〜ＲＦ８はＣＰＵコア１０１内部の複
数の内部データバスＩＤＢＵＳ１〜ＩＤＢＵＳ３に接続
され、この内部データバスＩＤＢＵＳ１〜ＩＤＢＵＳ３
を介してＡＬＵ（論理演算ユニット）等１２５にデータ
が転送されて演算が行なわれる。
【０００６】更に、図１７は従来技術のレジスタバンク
の概念構成図、図１８は従来技術のバンク制御ユニット
の構成図、図１９は従来技術のバンク切り替えの動作を
説明するタイミングチャートである。
【０００７】命令デコーダ（１２１）はバスインタフェ
ースユニット（図示せず）から供給された命令ワードを
デコードして、マイクロコードを読み出し、各ブロック
を制御する制御信号を生成する。デスティネーションオ
ペランドの情報を与えるマイクロコードがカレントバン
クポインタＣＢＰを示した時、カレントバンクポインタ
蓄積制御信号ＣＢＰＣがイネーブルになる。該蓄積制御
信号ＣＢＰＣを受けたバンク制御ユニットＢＣＵは、バ
ンク制御中であることを各ブロックに知らせるためにバ
ンクストップ信号ＳＴＯＰを出力し、該ストップ信号Ｓ
ＴＯＰを受けた各ブロックでは、次の命令の処理を行わ
ないようにする。
【０００８】例えば、図１７に示すように、１６ビット
レジスタ×１６本構成の汎用レジスタＧＲ（Ｒ０〜Ｒ１
５）では、汎用レジスタ４本を１バンクとする時、汎用
レジスタＲ０〜Ｒ３（第１バンクＲＦ１）、汎用レジス
タＲ４〜Ｒ７（第２バンクＲＦ２）、汎用レジスタＲ８
〜Ｒ１１（第３バンクＲＦ３）、及び汎用レジスタＲ１
２〜Ｒ１５（第４バンクＲＦ４）がそれぞれ１バンクと
なる。バンクレジスタと内蔵ＲＡＭ１０３とのデータの
受け渡しは、この場合、６４ビットの高速バスを介して
１バンクづつ行われる。
【０００９】次に、汎用レジスタＧＲ（Ｒ０〜Ｒ１５）
の退避／復帰動作について図１９に示すタイミングチャ
ートを参照して説明する。
【００１０】汎用レジスタＧＲのデータは、第１バンク
ＲＦ１から順に第４バンクＲＦ４まで、カレントバンク
ポインタＣＢＰの指し示すアドレスｃｂｐから８バイト
（以下、ｃｂｐ×８と略記する）の内蔵ＲＡＭ１０３の
領域に転送される。レジスタアドレスＲＥＧＡは４ビッ
トでレジスタ番号に対応している。１バンクを転送する
のに要するクロック数は１である。
【００１１】第１バンクＲＦ１、第２バンクＲＦ２、第
３バンクＲＦ３、及び第４バンクＲＦ４は、それぞれｃ
ｂｐ×８、（ｃｂｐ＋１）×８、（ｃｂｐ＋２）×８、
及び（ｃｂｐ＋３）×８の内蔵ＲＡＭ１０３の領域に転
送される。汎用レジスタＧＲから内蔵ＲＡＭ１０３への
転送が終了するサイクルに、カレントバンクポインタ書
き込み要求ＣＢＰＷを受け、データレジスタ（図示せ
ず）から内部バスを介してカレントバンクポインタＣＢ
Ｐへの書き込みが行われる。
【００１２】次のサイクルでは、カレントバンクポイン
タＣＢＰの指し示すアドレスｃｂｐ’から８バイト（ｃ
ｂｐ’×８）のＲＡＭの領域の内容が、第１バンクＲＦ
１にデータ転送される。引き続き第２バンクＲＦ２〜第
４バンクＲＦ４も同様にして転送されるが、第４バンク
ＲＦ４の転送サイクルで、同時にバンクストップ信号Ｓ
ＴＯＰをディスエーブルにして、転送終了を各ブロック
に伝達する。
【００１３】バンク切り替え中、即ちバンクストップ信
号ＳＴＯＰによって規制される、少なくとも転送に要す
る８クロックの間は、命令の実行は待ち状態である。
【００１４】
【発明が解決しようとする課題】以上のように、従来の
マイクロプロセッサでは、退避／復帰されるレジスタ数
が固定で、汎用レジスタの数だけ全て転送する方式を採
用しており、汎用レジスタの本数と、レジスタバンク及
び記憶装置間のバンクバスのビット幅とによって、レジ
スタの退避／復帰に要するクロック数が決定されるが、
例えば汎用レジスタ４本を１バンクとして汎用レジスタ
が１６本あるとすると、レジスタバンクの退避／復帰だ
けで８クロックを要し、この間は後続命令の実行が待た
されるために命令実行効率が低下するという問題があっ
た。
【００１５】本発明は、上記問題点を解決するもので、
指定されたバンクサイズ分のみを退避／復帰することに
より、バンク切り替えに伴う後続命令の実行待ち時間を
低減したマイクロプロセッサを提供することを目的とす
る。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、複数の汎
用レジスタＲ０〜Ｒ３，Ｒ４〜Ｒ７，Ｒ８〜Ｒ１１，ま
たはＲ１２〜Ｒ１５を１つのバンクとし、該バンクをｎ
個（ｎは任意の正整数）備えるレジスタバンクＲＦ１〜
ＲＦ４と、前記レジスタバンクＲＦ１〜ＲＦ４と内蔵Ｒ
ＡＭ１０３を結合する高速バスと、前記レジスタバンク
ＲＦ１〜ＲＦ４の内容を前記内蔵ＲＡＭ１０３内に退避
する時の退避領域の位置情報、または前記内蔵ＲＡＭ１
０３内の情報を前記レジスタバンクＲＦ１〜ＲＦ４に復
帰する時の復帰すべき領域の位置情報を保持するカレン
トバンクポインタＣＢＰと、前記退避または復帰時の退
避または復帰すべきバンクサイズを指定するバンクサイ
ズ指定レジスタＢＳとを具備し、所定命令のデスティネ
ーションオペランドとして前記カレントバンクポインタ
ＣＢＰが指定される時、前記カレントバンクポインタＣ
ＢＰの該時点における内容ｃｂｐに基づき、前記バンク
レジスタＲＦ１〜ＲＦ４の内、前記バンクサイズ指定レ
ジスタＢＳで指定されるバンクサイズ分を前記内蔵ＲＡ
Ｍ１０３に退避し、前記命令に基づき前記カレントバン
クポインタＣＢＰの内容を書き換え、書き換え後のカレ
ントバンクポインタＣＢＰの内容ｃｂｐ’に基づき、前
記内蔵ＲＡＭ１０３から、前記バンクサイズ指定レジス
タＢＳで指定されるバンクサイズ分の情報を前記バンク
レジスタＲＦ１〜ＲＦ４に復帰することである。
【００１７】また、本発明の第２の特徴は、請求項１に
記載のマイクロプロセッサにおいて、図４に示す如く、
前記マイクロプロセッサは、前記バンク毎に割り当てら
れ、該バンクＲＦ１〜ＲＦ４について、前記復帰が完了
した旨を示すｎ個の復帰完了フラグＢＦ１〜ＢＦ４を具
備し、前記退避を行った後、前記所定命令の後続命令の
実行を再開すると同時に、前記復帰を開始し、復帰が完
了したバンクについて前記復帰完了フラグＢＦ１〜ＢＦ
４を立て、前記後続の命令の内、前記レジスタバンクＲ
Ｆ１〜ＲＦ４をアクセスする命令は、使用するバンクに
対応する復帰完了フラグが立てられた後に該命令を実行
することである。
【００１８】また、本発明の第３の特徴は、請求項１ま
たは２に記載のマイクロプロセッサにおいて、図７に示
す如く、前記マイクロプロセッサは、前記バンク毎に割
り当てられ、該バンクＲＦ１〜ＲＦ４について、前記所
定命令の後続命令で参照しようとする旨を示すｎ個の参
照フラグＢＲ１〜ＢＲ４を具備し、前記退避を行った
後、前記後続命令の実行を再開して、前記参照フラグＢ
Ｒ１〜ＢＲ４を立て、前記復帰は、前記参照フラグの立
てられたバンクについてのみ行われることである。
【００１９】また、本発明の第４の特徴は、請求項１、
２、または３に記載のマイクロプロセッサにおいて、図
４及び図７に示す如く、前記マイクロプロセッサは、前
記バンク毎に割り当てられ、該バンクＲＦ１〜ＲＦ４の
内容が書き換えられた旨を示すｎ個の書き換えフラグＢ
Ｋ１〜ＢＫ４を具備し、前記退避は、前記書き換えフラ
グの立てられたバンクについてのみ行われることであ
る。
【００２０】また、本発明の第５の特徴は、請求項１、
２、３、または４に記載のマイクロプロセッサにおい
て、図１０に示す如く、前記マイクロプロセッサは、前
記退避におけるバンクサイズを指定する第１のバンクサ
イズ指定レジスタＢＳ１と、前記復帰におけるバンクサ
イズを指定する第２のバンクサイズ指定レジスタＢＳ２
とを具備することである。
【００２１】また、本発明の第６の特徴は、請求項１、
２、３、４、または５に記載のマイクロプロセッサにお
いて、図１２に示す如く、前記所定命令は、デスティネ
ーションとして前記カレントバンクポインタＣＢＰと、
前記バンクサイズ指定レジスタＢＳまたは第２のバンク
サイズ指定レジスタＢＳ２を指定する専用命令であるこ
とである。
【００２２】更に、本発明の第７の特徴は、請求項１、
２、３、４、５、または６に記載のマイクロプロセッサ
において、図１０に示す如く、前記マイクロプロセッサ
は、前記所定命令または専用命令のデスティネーション
として指定されるプリカレントバンクポインタラッチＰ
ＣＢＰを具備し、前記退避は前記カレントバンクポイン
タＣＢＰの内容ｃｂｐに基づき行われ、前記復帰は前記
プリカレントバンクポインタラッチＰＣＢＰの内容ｃｂ
ｐ’に基づき行われることである。
【００２３】
【作用】本発明の第１の特徴のマイクロプロセッサで
は、図１に示す如く、所定命令のデスティネーションオ
ペランドとしてカレントバンクポインタＣＢＰが指定さ
れる時、カレントバンクポインタＣＢＰの該時点におけ
る内容ｃｂｐに基づき、バンクレジスタＲＦ１〜ＲＦ４
の内、バンクサイズ指定レジスタＢＳで指定されるバン
クサイズ分のみを内蔵ＲＡＭ１０３に退避し、前記所定
命令に基づきカレントバンクポインタＣＢＰの内容をｃ
ｂｐ’に書き換え、該書き換え後のカレントバンクポイ
ンタＣＢＰの内容ｃｂｐ’に基づき、内蔵ＲＡＭ１０３
から、バンクサイズ指定レジスタＢＳで指定されるバン
クサイズ分の情報のみをバンクレジスタＲＦ１〜ＲＦ４
に復帰するようにしている。
【００２４】このように、本発明のマイクロプロセッサ
では、バンクサイズ指定レジスタＢＳで指定されたバン
クサイズ分のみを退避／復帰するので、従来のように不
要なバンクについてまで退避／復帰を行うことがなく、
バンク切り替えに伴う後続命令の実行待ち時間を低減す
ることができる。
【００２５】また、本発明の第２の特徴のマイクロプロ
セッサでは、図４に示す如く、退避動作後、所定命令の
後続命令の実行を再開すると同時に、復帰動作を開始
し、復帰が完了したバンクについて復帰完了フラグＢＦ
１〜ＢＦ４を立て、後続の命令の内、レジスタバンクＲ
Ｆ１〜ＲＦ４をアクセスする命令は、使用するバンクに
対応する復帰完了フラグが立てられた後に該命令を実行
することとしたので、後続命令の実行待ち時間をより低
減することができる。
【００２６】また、本発明の第３の特徴のマイクロプロ
セッサでは、図７に示す如く、退避動作後、前記後続命
令の実行を再開して、該後続命令によりアクセスのあっ
たバンクに応じて参照フラグＢＲ１〜ＢＲ４を立て、復
帰動作は、参照フラグの立てられたバンクについてのみ
行なうこととしたので、無駄な書き換え動作を省き、命
令実行時間の高速化を図ることができる。
【００２７】また、本発明の第４の特徴のマイクロプロ
セッサでは、図４及び図７に示す如く、退避動作は、書
き換えフラグＢＫ１〜ＢＫ４が立てられているバンクに
ついてのみ行われることとしたので、無駄な書き換え動
作を省き、命令実行時間の高速化を図ることができる。
【００２８】また、本発明の第５及び第６の特徴のマイ
クロプロセッサでは、図１０及び図１２に示す如く、前
記所定命令は、デスティネーションとしてカレントバン
クポインタＣＢＰと、バンクサイズ指定レジスタＢＳま
たは第２のバンクサイズ指定レジスタＢＳ２を指定する
こととし、バンクサイズ指定レジスタＢＳまたは第１バ
ンクサイズ指定レジスタＢＳ１で指定されたバンクサイ
ズ分のみを退避し、バンクサイズ指定レジスタＢＳまた
は第２バンクサイズ指定レジスタＢＳ２で指定されたバ
ンクサイズ分のみを復帰することとしたので、従来のよ
うに、不要なバンクについて退避／復帰を行うことがな
く、バンク切り替えに伴う後続命令の実行待ち時間を低
減することができる。
【００２９】更に、本発明の第７の特徴のマイクロプロ
セッサでは、図１０に示す如く、前記所定命令または専
用命令のデスティネーションとしてプリカレントバンク
ポインタラッチＰＣＢＰを指定し、退避動作をカレント
バンクポインタＣＢＰの内容ｃｂｐに基づいて行い、復
帰動作をプリカレントバンクポインタラッチＰＣＢＰの
内容ｃｂｐ’に基づいて行なうようにしている。つま
り、予めバンクサイズ指定レジスタＢＳに設定されてい
るバンクサイズ分のみを退避し、専用命令のオペランド
で指定されたバンクサイズ分のみを復帰することとした
ので、バンク切り替えに伴う後続命令の実行待ち時間を
低減することができる。
【００３０】以上を総括すれば、カレントバンクポイン
タＣＢＰの書き換えに伴う汎用レジスタとＲＡＭとのデ
ータの転送を必要なバンク数だけ行うことにより、デー
タ転送クロック数の短縮を実現し、後続の命令実行の待
ち時間を短縮することができる。例えば、４バンク構成
のレジスタファイルであった場合、従来技術では１０ク
ロックを要していたが、本発明では１バンクしか使用し
ていない場合には４クロックでカレントバンクポインタ
ＣＢＰの書き換えに伴う処理が完了することになる。
【００３１】また、内蔵ＲＡＭ１０３から汎用レジスタ
ＧＲへのデータ復帰動作の期間において命令実行を許可
したことにより、後続の命令を速やかに実行することが
できる。後続の命令でデータロード期間にレジスタアク
セスが生じなかった場合には、汎用レジスタを数多く使
用中の時に、かなりの効果が期待できる。
【００３２】
【実施例】次に、本発明に係る実施例を図面に基づいて
説明する。
【００３３】（第１の実施例）図１に本発明の第１の実
施例に係るマイクロプロセッサの概念構成図を示す。同
図において、図１７（従来例）と重複する部分には同一
の符号を附する。
【００３４】図１において、本実施例のマイクロプロセ
ッサは、４個の汎用レジスタＲ０〜Ｒ３，Ｒ４〜Ｒ７，
Ｒ８〜Ｒ１１，またはＲ１２〜Ｒ１５を１つのバンクと
し、該バンクを４個（ｎ＝４）備えるレジスタバンクＲ
Ｆ１〜ＲＦ４と、レジスタバンクＲＦ１〜ＲＦ４と内蔵
ＲＡＭ１０３を結合する高速バス（図示せず）と、バン
ク切り替えの制御を行うバンク制御ユニットＢＣＵ１と
を備えて構成されている。
【００３５】バンク制御ユニットＢＣＵ１では、バスの
制御、汎用レジスタ群ＧＲ（Ｒ０〜Ｒ１５）及び内蔵Ｒ
ＡＭ１０３のアドレス生成、各ブロックに対する制御信
号の生成、並びにバンク制御ユニットＢＣＵ１自身の制
御を行う。
【００３６】バンク制御ユニットＢＣＵ１は、図２に示
すように、カレントバンクポインタＣＢＰ、バンクサイ
ズ指定レジスタＢＳ、レジスタアドレス生成部ＲＡＧ、
加算器ＡＤＤ、及びデコーダＤＥＣを有して構成されて
いる。
【００３７】カレントバンクポインタＣＢＰは、レジス
タバンクＲＦ１〜ＲＦ４の内容を内蔵ＲＡＭ１０３内に
退避する時の退避領域のアドレス情報、または内蔵ＲＡ
Ｍ１０３内の情報をレジスタバンクＲＦ１〜ＲＦ４に復
帰する時の復帰すべき領域のアドレス情報を保持する。
またバンクサイズ指定レジスタＢＳは、前記退避または
復帰時の退避または復帰すべきバンクサイズを指定す
る。
【００３８】レジスタアドレス生成部ＲＡＧはステート
マシンを備え、またデコーダＤＥＣは、ステート、バン
ク切り替え信号ＣＢＰＣ、及びバンクサイズ指定レジス
タＢＳの出力をデコードすることにより各種制御信号を
生成する。
【００３９】アドレス生成では、カレントバンクポイン
タＣＢＰ及びレジスタアドレス生成部ＲＡＧの出力か
ら、内蔵ＲＡＭ１０３のアドレスＲＡＭＡ、バンクの先
頭の汎用レジスタ、即ち退避／復帰するバンクの汎用レ
ジスタ群のレジスタ番号の最も小さい汎用レジスタのア
ドレスＲＥＧＡを生成する。
【００４０】レジスタアドレス生成部ＲＡＧの備えるス
テートマシンでは、バンクサイズ指定レジスタＢＳの値
から、内蔵ＲＡＭアドレスＲＡＭＡ及びレジスタアドレ
スＲＥＧＡの上限を決定するように回路が構成されてい
る。
【００４１】次に、図３に示すタイミングチャートを参
照して、本実施例の動作を説明する。以下の説明では、
バンクサイズ指定レジスタＢＳで指定されるバンクサイ
ズｂｓ＝２として説明を行う。
【００４２】先ず、所定命令のデスティネーションオペ
ランドとしてカレントバンクポインタＣＢＰが指定され
る時、カレントバンクポインタＣＢＰの該時点における
内容ｃｂｐに基づき、バンクレジスタの内、バンクサイ
ズ指定レジスタＢＳで指定されるバンクサイズｂｓ分、
即ち第１バンクＲＦ１及び第２バンクＲＦ２を内蔵ＲＡ
Ｍ１０３に退避する。
【００４３】次に、前記所定命令のデスティネーション
オペランドに基づきカレントバンクポインタＣＢＰの内
容をｃｂｐ’に書き換え、該書き換え後のカレントバン
クポインタＣＢＰの内容ｃｂｐ’に基づき、内蔵ＲＡＭ
１０３から、バンクサイズ指定レジスタＢＳで指定され
るバンクサイズｂｓ分の情報をバンクレジスタ（第１バ
ンクＲＦ１及び第２バンクＲＦ２）に復帰する。
【００４４】このように、本実施例のマイクロプロセッ
サでは、バンクサイズ指定レジスタＢＳで指定されたバ
ンクサイズ分のみを退避／復帰することとしたので、従
来のように、不要なバンクについて退避／復帰を行うこ
とがなく、バンク切り替えに伴う後続命令の実行待ち時
間を低減することができる。
【００４５】（第２の実施例）図４に本発明の第２の実
施例に係るマイクロプロセッサの概念構成図を示す。
【００４６】同図において、本実施例のマイクロプロセ
ッサは、レジスタバンクＲＦ１〜ＲＦ４、高速バス（図
示せず）、復帰完了フラグＢＦ１〜ＢＦ４、書き換えフ
ラグＢＫ１〜ＢＫ４、及びバンク制御ユニットＢＣＵ２
とを備えて構成されている。
【００４７】復帰完了フラグＢＦ１〜ＢＦ４は、バンク
毎に割り当てられ、該バンクＲＦ１〜ＲＦ４について復
帰動作が完了した旨を示す。また書き換えフラグＢＫ１
〜ＢＫ４は、バンク毎に割り当てられ、該バンクＲＦ１
〜ＲＦ４の内容が書き換えられた旨を示す。
【００４８】バンク制御ユニットＢＣＵ２では、バスの
制御、汎用レジスタ群ＧＲ（Ｒ０〜Ｒ１５）及び内蔵Ｒ
ＡＭ１０３のアドレス生成、各ブロックに対する制御信
号の生成、並びにバンク制御ユニットＢＣＵ２自身の制
御を行う。
【００４９】バンク制御ユニットＢＣＵ２は、図５に示
すように、プリカレントバンクポインタラッチＰＣＢ
Ｐ、カレントバンクポインタＣＢＰ、バンクサイズ指定
レジスタＢＳ、レジスタアドレス生成部ＲＡＧ、加算器
ＡＤＤ、及びデコーダＤＥＣを有して構成されている。
【００５０】プリカレントバンクポインタラッチＰＣＢ
Ｐは、所定命令のデスティネーションとして指定され、
内部バスＩＢＵＳを介して、内蔵ＲＡＭ１０３内の情報
をレジスタバンクＲＦ１〜ＲＦ４に復帰する時の復帰す
べき領域のアドレス情報ｃｂｐ’が設定される。
【００５１】カレントバンクポインタＣＢＰは、レジス
タバンクＲＦ１〜ＲＦ４の内容を内蔵ＲＡＭ１０３内に
退避する時の退避領域のアドレス情報ｃｂｐを保持す
る。
【００５２】バンクサイズ指定レジスタＢＳは、退避ま
たは復帰動作時の退避または復帰すべきバンクサイズを
指定する。
【００５３】また、レジスタアドレス生成部ＲＡＧ、デ
コーダＤＥＣ等の機能については第１の実施例と同様で
ある。
【００５４】次に、図６に示すタイミングチャートを参
照して、本実施例の動作を説明する。以下の説明では、
バンクサイズ指定レジスタＢＳで指定されるバンクサイ
ズｂｓ＝３として説明を行う。
【００５５】先ず、所定命令のデスティネーションオペ
ランドとしてカレントバンクポインタＣＢＰが指定され
る時、カレントバンクポインタＣＢＰの該時点における
内容ｃｂｐに基づき、バンクレジスタの内、バンクサイ
ズ指定レジスタＢＳで指定されるバンクサイズｂｓ分、
即ち第１バンクＲＦ１、第２バンクＲＦ２、及び第３バ
ンクＲＦ３を内蔵ＲＡＭ１０３に退避する。
【００５６】より具体的には、次のようになる。即ち、
カレントバンクポインタ蓄積制御信号ＣＢＰＣを受けた
時、第１バンクＲＦ１を退避すると同時に、バスインタ
フェースユニットからＣＢＰ書き込み信号ＣＢＰＷを受
信し、内部バスＩＢＵＳから新しいカレントバンクポイ
ンタの値ｃｂｐ’をプリカレントバンクポインタラッチ
ＰＣＢＰにラッチする。
【００５７】またデコーダＤＥＣでは、バンクストップ
信号ＳＴＯＰを出力し、各ブロックをＮＯＰ（No OPera
tion）状態にする。バンクサイズ指定レジスタＢＳに従
って所定のバンク数（ｎ＝３）を退避する最後のサイク
ルで、ＣＢＰ書き換えイネーブル信号ＣＢＰＥＮを与え
て、カレントバンクポインタＣＢＰの値ｃｂｐを値ｃｂ
ｐ’に更新する。
【００５８】尚、この退避動作は、書き換えフラグＢＫ
１〜ＢＫ４が立てられているバンクについてのみ行われ
る。ここでは、説明を分かりやすくするために、退避す
る全てのバンクＲＦ１〜ＲＦ３について書き換えフラグ
ＢＫ１〜ＢＫ３が立てられていることとした。
【００５９】次に、復帰動作を説明する。本実施例の特
徴の１つは、上述の退避動作を行った後、所定命令の後
続命令の実行を再開すると同時に、復帰動作を開始し、
復帰が完了したバンクについて復帰完了フラグＢＦ１〜
ＢＦ４を立て、後続の命令の内、レジスタバンクＲＦ１
〜ＲＦ４をアクセスする命令は、使用するバンクに対応
する復帰完了フラグが立てられた後に該命令を実行する
ことにある。
【００６０】つまり、汎用レジスタＧＲ内のデータの内
蔵ＲＡＭ１０３への退避が完了した時、カレントバンク
ポインタＣＢＰが書き換えられ、バンク制御ユニットＢ
ＣＵ２では、引き続き新しいカレントバンクポインタｃ
ｂｐ’で示される内蔵ＲＡＭ１０３の領域から汎用レジ
スタＧＲへのデータの復帰動作が開始される。
【００６１】一方、バンクストップ信号ＳＴＯＰは、カ
レントバンクポインタＣＢＰの書き換えと同時にＮＯＰ
指示を止め、後続の命令実行を再開する。内蔵ＲＡＭ１
０３から汎用レジスタＧＲへのデータの復帰が完了した
バンクについては、復帰完了フラグＢＦ１〜ＢＦ４を立
てることにより、命令による汎用レジスタＧＲへのアク
セスが許可される。逆に、復帰完了フラグＢＦ１〜ＢＦ
４が立っていない期間は、その汎用レジスタＧＲへのア
クセスが許可されず、命令は待ち状態となる。
【００６２】本実施例（図６）の場合、バンクストップ
信号ＳＴＯＰの解除後、汎用レジスタＲ４へのライト要
求があり、復帰完了フラグＢＦ２が”１”になるのを見
て、バススタート信号ＢＳＴがバスインタフェースユニ
ットから出力され、命令による汎用レジスタＲ４への書
き込みが行われる。
【００６３】尚、書き換えフラグＢＫ１〜ＢＫ４は、退
避動作終了時にリセットされており、上記汎用レジスタ
Ｒ４への書き込みを行う命令の実行により、書き換えフ
ラグＢＫ２に”１”が立てられる。
【００６４】このように、本実施例のマイクロプロセッ
サでは、第１の実施例と同様に、バンクサイズ指定レジ
スタＢＳで指定されたバンクサイズ分のみを退避／復帰
することとしたので、バンク切り替えに伴う後続命令の
実行待ち時間を低減することができる。
【００６５】また、退避動作は、書き換えフラグＢＫ１
〜ＢＫ４が立てられているバンクについてのみ行われる
こととしたので、無駄な書き換え動作を省き、命令実行
時間の高速化を図ることができる。
【００６６】更に、退避動作後、所定命令の後続命令の
実行を再開すると同時に、復帰動作を開始し、復帰が完
了したバンクについて復帰完了フラグＢＦ１〜ＢＦ４を
立て、後続の命令の内、レジスタバンクＲＦ１〜ＲＦ４
をアクセスする命令は、使用するバンクに対応する復帰
完了フラグが立てられた後に該命令を実行することとし
たので、後続命令の実行待ち時間をより低減することが
できる。
【００６７】（第３の実施例）図７に本発明の第３の実
施例に係るマイクロプロセッサの概念構成図を示す。
【００６８】同図において、本実施例のマイクロプロセ
ッサは、レジスタバンクＲＦ１〜ＲＦ４、高速バス（図
示せず）、参照フラグＢＲ１〜ＢＲ４、復帰完了フラグ
ＢＦ１〜ＢＦ４、書き換えフラグＢＫ１〜ＢＫ４、及び
バンク制御ユニットＢＣＵ３とを備えて構成されてい
る。
【００６９】参照フラグＢＲ１〜ＢＲ４は、バンク毎に
割り当てられ、該バンクＲＦ１〜ＲＦ４について、所定
命令の後続命令で参照しようとする旨を示す。また復帰
完了フラグＢＦ１〜ＢＦ４は、バンク毎に割り当てら
れ、該バンクＲＦ１〜ＲＦ４について復帰動作が完了し
た旨を示す。更に書き換えフラグＢＫ１〜ＢＫ４は、バ
ンク毎に割り当てられ、該バンクＲＦ１〜ＲＦ４の内容
が書き換えられた旨を示す。
【００７０】バンク制御ユニットＢＣＵ２は、第２の実
施例と同様の構成であり、図５に示すように、プリカレ
ントバンクポインタラッチＰＣＢＰ、カレントバンクポ
インタＣＢＰ、バンクサイズ指定レジスタＢＳ、レジス
タアドレス生成部ＲＡＧ、加算器ＡＤＤ、及びデコーダ
ＤＥＣを有して構成されている。
【００７１】次に、図８に示すタイミングチャートを参
照して、本実施例の動作を説明する。以下の説明では、
バンクサイズ指定レジスタＢＳで指定されるバンクサイ
ズｂｓ＝３として説明を行う。
【００７２】先ず、所定命令のデスティネーションオペ
ランドとしてカレントバンクポインタＣＢＰが指定され
る時、カレントバンクポインタＣＢＰの該時点における
内容ｃｂｐに基づき、バンクレジスタの内、バンクサイ
ズ指定レジスタＢＳで指定されるバンクサイズｂｓ分、
即ち第１バンクＲＦ１、第２バンクＲＦ２、及び第３バ
ンクＲＦ３を内蔵ＲＡＭ１０３に退避する。
【００７３】尚、この退避動作は、書き換えフラグＢＫ
１〜ＢＫ４が立てられているバンクについてのみ行われ
る。ここでは、説明を分かりやすくするために、退避す
る全てのバンクＲＦ１〜ＲＦ３について書き換えフラグ
ＢＫ１〜ＢＫ３が立てられていることとした。
【００７４】退避動作の最後のサイクルで、ＣＢＰ書き
換えイネーブル信号ＣＢＰＥＮを発して、カレントバン
クポインタＣＢＰの値ｃｂｐを値ｃｂｐ’に更新する。
【００７５】本実施例ではこの後、内蔵ＲＡＭ１０３か
ら汎用レジスタＧＲへのデータの復帰は行わない。カレ
ントバンクポインタＣＢＰの書き換えと同時に、バンク
ストップ信号ＳＴＯＰを解除し、後続命令の実行を開始
する。
【００７６】後続の命令でレジスタアクセスが生じた時
に、デコーダ（１２１）からバンク制御ユニットＢＣＵ
３に対し、汎用レジスタアクセス要求ＲＥＧＣＳが出力
される。これを受けたバンク制御ユニットＢＣＵ３で
は、読み出し要求のあった汎用レジスタに対応する内蔵
ＲＡＭ１０３のアドレスＲＡＭＡを計算し、該アドレス
領域のデータを該当するバンクに復帰する。
【００７７】本実施例（図８）の場合、バンクストップ
信号ＳＴＯＰの解除後、汎用レジスタＲ８への汎用レジ
スタアクセス要求ＲＥＧＣＳがあり、バンク制御ユニッ
トＢＣＵ３では、汎用レジスタＲ８に対応する内蔵ＲＡ
Ｍ１０３のアドレスＲＡＭＡ（＝８）を計算し、該アド
レス領域のデータを第３バンクＲＦ３に復帰する。復帰
完了フラグＢＦ３が”１”になるのを見て、バススター
ト信号ＢＳＴがバスインタフェースユニットから出力さ
れ、命令による汎用レジスタＲ８へのアクセスが行われ
る。
【００７８】尚、書き換えフラグＢＫ１〜ＢＫ４は、退
避動作終了時にリセットされており、上記汎用レジスタ
Ｒ８へのアクセスが書き込みである場合には、書き換え
フラグＢＫ３に”１”が立てられる。
【００７９】このような方法で、カレントバンクポイン
タＣＢＰによるバンク切り替え処理を行う場合、アクセ
スが無いバンクについては、旧カレントバンクポインタ
ＣＢＰの時のデータを保持している。従って、退避する
時には、書き換えフラグが立っているバンクのみを内蔵
ＲＡＭ１０３に退避し、更に、参照フラグが立っている
バンクのみカレントバンクポインタＣＢＰの新値ｃｂ
ｐ’で示される内蔵ＲＡＭ１０３の領域から復帰する。
【００８０】以上のように、本実施例のマイクロプロセ
ッサでは、第１及び第２の実施例と同様に、バンクサイ
ズ指定レジスタＢＳで指定されたバンクサイズ分のみを
退避／復帰することとしたので、バンク切り替えに伴う
後続命令の実行待ち時間を低減することができ、また退
避動作は、書き換えフラグＢＫ１〜ＢＫ４が立てられて
いるバンクについてのみ行われることとしたので、無駄
な書き換え動作を省き、命令実行時間の高速化を図るこ
とができる。
【００８１】更に、退避動作後、前記後続命令の実行を
再開して、該後続命令によりアクセスのあったバンクに
応じて参照フラグＢＲ１〜ＢＲ４を立て、復帰動作は、
参照フラグの立てられたバンクについてのみ行なうこと
としたので、無駄な書き換え動作を省き、命令実行時間
の高速化を図ることができる。
【００８２】（第４の実施例）図９に本発明の第４の実
施例に係るマイクロプロセッサの構成図を示す。
【００８３】同図において、本実施例のマイクロプロセ
ッサは、レジスタバンクＲＦ１〜ＲＦ４と、レジスタバ
ンクＲＦ１〜ＲＦ４と内蔵ＲＡＭ１０３を結合する高速
バス（図示せず）と、バンク切り替えの制御を行うバン
ク制御ユニットＢＣＵ４とを備えて構成されている。
【００８４】バンク制御ユニットＢＣＵ４は、図１０に
示すように、プリカレントバンクポインタラッチＰＣＢ
Ｐ、カレントバンクポインタＣＢＰ、第１バンクサイズ
指定レジスタＢＳ１、第２バンクサイズ指定レジスタＢ
Ｓ２、レジスタアドレス生成部ＲＡＧ、加算器ＡＤＤ、
及びデコーダＤＥＣを有して構成されている。
【００８５】プリカレントバンクポインタラッチＰＣＢ
Ｐは、所定命令のデスティネーションとして指定され、
内部バスＩＢＵＳを介して、内蔵ＲＡＭ１０３内の情報
をレジスタバンクＲＦ１〜ＲＦ４に復帰する時の復帰す
べき領域のアドレス情報ｃｂｐ’が設定される。
【００８６】カレントバンクポインタＣＢＰは、レジス
タバンクＲＦ１〜ＲＦ４の内容を内蔵ＲＡＭ１０３内に
退避する時の退避領域のアドレス情報ｃｂｐを保持す
る。
【００８７】第１バンクサイズ指定レジスタＢＳ１は退
避動作時の退避すべきバンクサイズを指定し、第２のバ
ンクサイズ指定レジスタＢＳ２は復帰動作時の復帰すべ
きバンクサイズを指定する。
【００８８】また、レジスタアドレス生成部ＲＡＧ、デ
コーダＤＥＣ等の機能については第１の実施例と同様で
ある。
【００８９】次に、図１１に示すタイミングチャートを
参照して、本実施例の動作を説明する。以下の説明で
は、第１バンクサイズ指定レジスタＢＳ１で指定される
バンクサイズｂｓ１＝３、並びに第２バンクサイズ指定
レジスタＢＳ２で指定されるバンクサイズｂｓ２＝２と
して説明を行う。
【００９０】本実施例では、カレントバンクポインタＣ
ＢＰ書き換え後に、必要なバンク数がそれまで使用して
いたバンク数と異なる場合、カレントバンクポインタＣ
ＢＰ書き換え前に、ロード命令で第２バンクサイズ指定
レジスタＢＳ２の内容を必要数に設定する。従って本実
施例では、カレントバンクポインタＣＢＰの書き換え命
令と、第２バンクサイズ指定レジスタＢＳ２の書き換え
命令を１組として使用することとなる。
【００９１】先ず、所定命令のデスティネーションオペ
ランドとしてプリカレントバンクポインタラッチＰＣＢ
Ｐが指定される時、カレントバンクポインタＣＢＰの該
時点における内容ｃｂｐに基づき、バンクレジスタの
内、第１バンクサイズ指定レジスタＢＳ１で指定される
バンクサイズｂｓ１分、即ち第１バンクＲＦ１、第２バ
ンクＲＦ２、及び第３バンクＲＦ３を内蔵ＲＡＭ１０３
に退避する。
【００９２】つまり、カレントバンクポインタ蓄積制御
信号ＣＢＰＣを受けた時、第１バンクＲＦ１を退避する
と同時に、バスインタフェースユニットからＣＢＰ書き
込み信号ＣＢＰＷを受信し、内部バスＩＢＵＳから新し
いカレントバンクポインタの値ｃｂｐ’をプリカレント
バンクポインタラッチＰＣＢＰにラッチする。
【００９３】退避が終了するサイクルで、カレントバン
クポインタＣＢＰをｃｂｐ’に書き換え、同時に第２バ
ンクサイズ指定レジスタＢＳ２の内容ｂｓ２を第１バン
クサイズ指定レジスタＢＳ１にロードする。汎用レジス
タの復帰は、退避と同様に第１バンクサイズ指定レジス
タＢＳ１の内容に従って行われるが、この時の第１バン
クサイズ指定レジスタＢＳ１の値はｂｓ２＝２に更新さ
れており、内蔵ＲＡＭ１０３から、バンクサイズｂｓ２
分の情報を第１バンクＲＦ１及び第２バンクＲＦ２に復
帰することとなる。
【００９４】このように、本実施例のマイクロプロセッ
サでは、第１バンクサイズ指定レジスタＢＳ１で指定さ
れたバンクサイズ分のみを退避し、第２バンクサイズ指
定レジスタＢＳ２で指定されたバンクサイズ分のみを復
帰することとしたので、従来のように、不要なバンクに
ついて退避／復帰を行うことがなく、バンク切り替えに
伴う後続命令の実行待ち時間を低減することができる。
【００９５】（第５の実施例）図１２に本発明の第５の
実施例に係るマイクロプロセッサの構成図を示す。本実
施例のマイクロプロセッサにおけるバンク切り替え方法
は、カレントバンクポインタＣＢＰの書き換え専用命令
を設け、カレントバンクポインタＣＢＰとバンクサイズ
指定レジスタＢＳの値をオペランドとすることにより、
カレントバンクポインタＣＢＰとバンクサイズ指定レジ
スタＢＳの値を同時に変更するものである。
【００９６】図１２において、本実施例のマイクロプロ
セッサは、レジスタバンクＲＦ１〜ＲＦ４と、レジスタ
バンクＲＦ１〜ＲＦ４と内蔵ＲＡＭ１０３を結合する高
速バス（図示せず）と、バンク切り替えの制御を行うバ
ンク制御ユニットＢＣＵ５とを備えて構成されている。
【００９７】バンク制御ユニットＢＣＵ５は、図１３に
示すように、プリカレントバンクポインタラッチＰＣＢ
Ｐ、カレントバンクポインタＣＢＰ、バンクサイズ指定
レジスタＢＳ、レジスタアドレス生成部ＲＡＧ、加算器
ＡＤＤ、及びデコーダＤＥＣを有して構成されている。
【００９８】プリカレントバンクポインタラッチＰＣＢ
Ｐは、専用命令のデスティネーションとして指定され、
第２内部バスＩＢＵＳ２を介して、内蔵ＲＡＭ１０３内
の情報をレジスタバンクＲＦ１〜ＲＦ４に復帰する時の
復帰すべき領域のアドレス情報ｃｂｐ’が設定される。
【００９９】カレントバンクポインタＣＢＰは、レジス
タバンクＲＦ１〜ＲＦ４の内容を内蔵ＲＡＭ１０３内に
退避する時の退避領域のアドレス情報ｃｂｐを保持す
る。
【０１００】バンクサイズ指定レジスタＢＳは、専用命
令のデスティネーションとして指定され、第１内部バス
ＩＢＵＳ１を介して、退避または復帰動作時の退避また
は復帰すべきバンクサイズが設定される。
【０１０１】また、レジスタアドレス生成部ＲＡＧ、デ
コーダＤＥＣ等の機能については第１の実施例と同様で
ある。
【０１０２】次に、図１４に示すタイミングチャートを
参照して、本実施例の動作を説明する。以下の説明で
は、予めバンクサイズ指定レジスタＢＳにはバンクサイ
ズｂｓ１＝３が設定されており、専用命令によりバンク
サイズｂｓ２＝２に設定されるものとして説明を行う。
【０１０３】先ず、専用命令のデスティネーションオペ
ランドとしてプリカレントバンクポインタラッチＰＣＢ
Ｐが指定されており、カレントバンクポインタ蓄積制御
信号ＣＢＰＣを受けた時、第１バンクＲＦ１を退避する
と同時に、バスインタフェースユニットからＣＢＰ書き
込み信号ＣＢＰＷを受信し、内部バスＩＢＵＳから新し
いカレントバンクポインタの値ｃｂｐ’をプリカレント
バンクポインタラッチＰＣＢＰにラッチする。
【０１０４】最後のバンクＲＦ３が退避されているサイ
クルで、カレントバンクポインタＣＢＰをｃｂｐ’に書
き換え、同時に、第２内部バスＩＢＵＳ２から専用命令
のもう１つのオペランドを取り込んで、バンクサイズ指
定レジスタＢＳの内容をｂｓ２に更新する。従って、汎
用レジスタＧＲの復帰は、内蔵ＲＡＭ１０３から、バン
クサイズｂｓ２分の情報を第１バンクＲＦ１及び第２バ
ンクＲＦ２に復帰することとなる。
【０１０５】尚、プリカレントバンクポインタラッチＰ
ＣＢＰを持たない構成の場合には、データレジスタに保
持しておき、汎用レジスタ退避の最終サイクルで、カレ
ントバンクポインタＣＢＰとバンクサイズ指定レジスタ
ＢＳを同時に書き換えるように制御する。
【０１０６】このように、本実施例のマイクロプロセッ
サでは、予めバンクサイズ指定レジスタＢＳに設定され
ているバンクサイズ分のみを退避し、専用命令のオペラ
ンドで指定されたバンクサイズ分のみを復帰することと
したので、従来のように、不要なバンクについて退避／
復帰を行うことがなく、バンク切り替えに伴う後続命令
の実行待ち時間を低減することができる。
【０１０７】
【発明の効果】以上説明したように、本発明によれば、
所定命令のデスティネーションオペランドとしてカレン
トバンクポインタが指定される時、カレントバンクポイ
ンタの該時点における内容に基づき、バンクレジスタの
内、バンクサイズ指定レジスタで指定されるバンクサイ
ズ分のみを内蔵ＲＡＭに退避し、前記所定命令に基づき
カレントバンクポインタの内容を書き換え、該書き換え
後のカレントバンクポインタの内容に基づき、内蔵ＲＡ
Ｍから、バンクサイズ指定レジスタで指定されるバンク
サイズ分の情報のみをバンクレジスタに復帰することと
したので、バンク切り替えに伴う後続命令の実行待ち時
間を低減し得るマイクロプロセッサを提供することがで
きる。
【０１０８】また、本発明によれば、退避動作後、所定
命令の後続命令の実行を再開すると同時に、復帰動作を
開始し、復帰が完了したバンクについて復帰完了フラグ
を立て、後続の命令の内、レジスタバンクをアクセスす
る命令は、使用するバンクに対応する復帰完了フラグが
立てられた後に該命令を実行することとしたので、後続
命令の実行待ち時間をより低減することができる。
【０１０９】また、本発明によれば、退避動作は、書き
換えフラグが立てられているバンクについてのみ行われ
ることとし、退避動作後、前記後続命令の実行を再開し
て、該後続命令によりアクセスのあったバンクに応じて
参照フラグを立て、復帰動作は、参照フラグの立てられ
たバンクについてのみ行なうこととしたので、無駄な書
き換え動作を省き、命令実行時間の高速化を図ることが
できる。
【０１１０】また、本発明によれば、前記所定命令は、
デスティネーションとしてカレントバンクポインタと、
バンクサイズ指定レジスタまたは第２のバンクサイズ指
定レジスタを指定することとし、バンクサイズ指定レジ
スタまたは第１バンクサイズ指定レジスタで指定された
バンクサイズ分のみを退避し、バンクサイズ指定レジス
タまたは第２バンクサイズ指定レジスタで指定されたバ
ンクサイズ分のみを復帰することとしたので、バンク切
り替えに伴う後続命令の実行待ち時間を低減し得るマイ
クロプロセッサを提供することができる。
【０１１１】更に、本発明によれば、前記所定命令また
は専用命令のデスティネーションとしてプリカレントバ
ンクポインタラッチを指定し、予めバンクサイズ指定レ
ジスタに設定されているバンクサイズ分のみを退避し、
専用命令のオペランドで指定されたバンクサイズ分のみ
を復帰することとしたので、バンク切り替えに伴う後続
命令の実行待ち時間を低減し得るマイクロプロセッサを
提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るマイクロプロセッ
サの概念構成図である。
【図２】第１の実施例におけるバンク制御ユニットＢＣ
Ｕ１の構成図である。
【図３】第１の実施例の動作を説明するタイミングチャ
ートである。
【図４】本発明の第２の実施例に係るマイクロプロセッ
サの概念構成図である。
【図５】第２及び第３の実施例におけるバンク制御ユニ
ットＢＣＵ２及びＢＣＵ３の構成図である。
【図６】第２の実施例の動作を説明するタイミングチャ
ートである。
【図７】本発明の第３の実施例に係るマイクロプロセッ
サの概念構成図である。
【図８】第３の実施例の動作を説明するタイミングチャ
ートである。
【図９】本発明の第４の実施例に係るマイクロプロセッ
サの概念構成図である。
【図１０】第４の実施例におけるバンク制御ユニットＢ
ＣＵ４の構成図である。
【図１１】第４の実施例の動作を説明するタイミングチ
ャートである。
【図１２】本発明の第５の実施例に係るマイクロプロセ
ッサの概念構成図である。
【図１３】第５の実施例におけるバンク制御ユニットＢ
ＣＵ５の構成図である。
【図１４】第５の実施例の動作を説明するタイミングチ
ャートである。
【図１５】従来のシングルチップのマイクロプロセッサ
の構成図である。
【図１６】図１５のシングルチップマイクロプロセッサ
上に搭載されるＣＰＵコアの構成図である。
【図１７】従来のマイクロプロセッサの概念構成図であ
る。
【図１８】従来例におけるバンク制御ユニットＢＣＵの
構成図である。
【図１９】従来例の動作を説明するタイミングチャート
である。
【符号の説明】
Ｒ０〜Ｒ１５，ＧＲ 汎用レジスタ ＲＦ１〜ＲＦ４ （レジスタ）バンク ＢＣＵ，ＢＣＵ１〜ＢＣＵ５ バンク制御ユニット ＣＢＰ カレントバンクポインタ ＢＳ バンクサイズ指定レジスタ ＢＳ１ 第１のバンクサイズ指定レジスタ ＢＳ２ 第２のバンクサイズ指定レジスタ ＲＡＧ レジスタアドレス生成部 ＡＤＤ 加算器 ＤＥＣ デコーダ ＣＢＰＣ バンク切り替え信号（カレントバンクポイン
タ蓄積制御信号） ＣＢＰＷ ＣＢＰ書き込み信号 Ｒ／Ｗ リード／ライト信号 ＲＥＧＡ 汎用レジスタのアドレス ＲＡＭＡ 内蔵ＲＡＭアドレス ＲＡＭＲ／Ｗ 内蔵ＲＡＭリード／ライト信号 ＳＴＯＰ バンクストップ信号 ｂｓ，ｂｓ１，ｂｓ２ バンクサイズ ＩＢＵＳ 内部バス ＩＢＵＳ１ 第１内部バス ＩＢＵＳ２ 第２内部バス ｃｂｐ，ｃｂｐ’ カレントバンクポインタの値 ＰＣＢＰ プリカレントバンクポインタラッチ ＣＢＰＥＮ ＣＢＰ書き換えイネーブル信号 ＢＳＥＮ ＢＳ書き換えイネーブル信号 Ａ，ＲＥＧＣＳ 汎用レジスタアクセス要求 ＢＫ１〜ＢＫ４ 書き換えフラグ ＢＦ１〜ＢＦ４ 復帰完了フラグ ＢＳＴ バススタート信号 ＢＲ１〜ＢＲ４ 参照フラグ １００ マイクロプロセッサ １０１ ＣＰＵコア １０３ 内蔵ＲＡＭ １０５ 内蔵ＲＯＭ １０７ バスコントローラ １０９ 割り込みコントローラ １１１ タイマ １１３ シリアルＩ／Ｏ ＳＹＳＢＵＳ システムバス ＲＦ１〜ＲＦ８ バンク（レジスタファイル） ＩＤＢＵＳ１〜ＩＤＢＵＳ３ 内部データバス １２１ （命令）デコーダ等 １２３ コントローラ １２５ ＡＬＵ（論理演算ユニット）等

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数の汎用レジスタを１つのバンクと
    し、該バンクをｎ個（ｎは任意の正整数）備えるレジス
    タバンクと、 前記レジスタバンクと内蔵ＲＡＭとを結合するバスと、 前記レジスタバンクの内容を前記内蔵ＲＡＭ内に退避す
    る時の退避領域の位置情報、または前記内蔵ＲＡＭ内の
    情報を前記レジスタバンクに復帰する時の復帰すべき領
    域の位置情報を保持するカレントバンクポインタと、 前記退避または復帰時の退避または復帰すべきバンクサ
    イズを指定するバンクサイズ指定レジスタとを有し、 所定命令のデスティネーションオペランドとして前記カ
    レントバンクポインタが指定される時、 前記カレントバンクポインタの該時点における内容に基
    づき、前記バンクレジスタの内、前記バンクサイズ指定
    レジスタで指定されるバンクサイズ分を前記内蔵ＲＡＭ
    に退避し、 前記命令に基づき前記カレントバンクポインタの内容を
    書き換え、書き換え後のカレントバンクポインタの内容
    に基づき、前記内蔵ＲＡＭから、前記バンクサイズ指定
    レジスタで指定されるバンクサイズ分の情報を前記バン
    クレジスタに復帰することを特徴とするマイクロプロセ
    ッサ。
  2. 【請求項２】 前記マイクロプロセッサは、前記バンク
    毎に割り当てられ、該バンクについて、前記復帰が完了
    した旨を示すｎ個の復帰完了フラグを有し、 前記退避を行った後、前記所定命令の後続命令の実行を
    再開すると同時に、前記復帰を開始し、復帰が完了した
    バンクについて前記復帰完了フラグを立て、 前記後続の命令の内、前記レジスタバンクをアクセスす
    る命令は、使用するバンクに対応する復帰完了フラグが
    立てられた後に該命令を実行することを特徴とする請求
    項１に記載のマイクロプロセッサ。
  3. 【請求項３】 前記マイクロプロセッサは、前記バンク
    毎に割り当てられ、該バンクについて、前記所定命令の
    後続命令で参照しようとする旨を示すｎ個の参照フラグ
    を有し、 前記退避を行った後、前記後続命令の実行を再開して、
    前記参照フラグを立て、 前記復帰は、前記参照フラグの立てられたバンクについ
    てのみ行われることを特徴とする請求項１または２に記
    載のマイクロプロセッサ。
  4. 【請求項４】 前記マイクロプロセッサは、前記バンク
    毎に割り当てられ、該バンクの内容が書き換えられた旨
    を示すｎ個の書き換えフラグを有し、 前記退避は、前記書き換えフラグの立てられたバンクに
    ついてのみ行われることを特徴とする請求項１、２、ま
    たは３に記載のマイクロプロセッサ。
  5. 【請求項５】 前記マイクロプロセッサは、前記退避に
    おけるバンクサイズを指定する第１のバンクサイズ指定
    レジスタと、前記復帰におけるバンクサイズを指定する
    第２のバンクサイズ指定レジスタとを有することを特徴
    とする請求項１、２、３、または４に記載のマイクロプ
    ロセッサ。
  6. 【請求項６】 前記所定命令は、デスティネーションと
    して前記カレントバンクポインタと、前記バンクサイズ
    指定レジスタまたは第２のバンクサイズ指定レジスタを
    指定する専用命令であることを特徴とする請求項１、
    ２、３、４、または５に記載のマイクロプロセッサ。
  7. 【請求項７】 前記マイクロプロセッサは、前記所定命
    令または専用命令のデスティネーションとして指定され
    るプリカレントバンクポインタラッチを有し、 前記退避は前記カレントバンクポインタの内容に基づき
    行われ、前記復帰は前記プリカレントバンクポインタラ
    ッチの内容に基づき行われることを特徴とする請求項
    １、２、３、４、５、または６に記載のマイクロプロセ
    ッサ。
JP5258466A 1993-10-15 1993-10-15 マイクロプロセッサ Pending JPH07114498A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5258466A JPH07114498A (ja) 1993-10-15 1993-10-15 マイクロプロセッサ
KR1019940026322A KR0137096B1 (ko) 1993-10-15 1994-10-14 마이크로프로세서
DE69429492T DE69429492T2 (de) 1993-10-15 1994-10-14 Mikroprozessor mit Registerbankarchitektur
EP94116264A EP0649090B1 (en) 1993-10-15 1994-10-14 Microprocessor having register bank architecture
US08/322,468 US5615348A (en) 1993-10-15 1994-10-14 Microprocessor having register bank architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5258466A JPH07114498A (ja) 1993-10-15 1993-10-15 マイクロプロセッサ

Publications (1)

Publication Number Publication Date
JPH07114498A true JPH07114498A (ja) 1995-05-02

Family

ID=17320623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5258466A Pending JPH07114498A (ja) 1993-10-15 1993-10-15 マイクロプロセッサ

Country Status (5)

Country Link
US (1) US5615348A (ja)
EP (1) EP0649090B1 (ja)
JP (1) JPH07114498A (ja)
KR (1) KR0137096B1 (ja)
DE (1) DE69429492T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766217B2 (ja) * 1994-06-14 1998-06-18 甲府日本電気株式会社 並列処理装置
KR0179840B1 (ko) * 1995-09-22 1999-05-15 문정환 레지스터 제어장치
JPH1011352A (ja) * 1996-06-19 1998-01-16 Hitachi Ltd データ処理装置およびそのレジスタアドレス変換方法
US5845307A (en) * 1997-01-27 1998-12-01 Sun Microsystems, Inc. Auxiliary register file accessing technique
KR100492985B1 (ko) * 1997-08-27 2005-08-25 삼성전자주식회사 마이크로콘트롤러또는마이크로프로세서의워킹레지스터블락및워킹레지스터블락제어방법
US6668285B1 (en) 1999-05-12 2003-12-23 Koninklijke Philips Electronics N.V. Object oriented processing with dedicated pointer memories
US7318090B1 (en) 1999-10-20 2008-01-08 Sony Corporation Method for utilizing concurrent context switching to support isochronous processes
AUPQ668500A0 (en) * 2000-04-04 2000-05-04 Canon Kabushiki Kaisha Accessing items of information
US7487339B2 (en) * 2001-10-12 2009-02-03 Mips Technologies, Inc. Method and apparatus for binding shadow registers to vectored interrupts
US7552261B2 (en) * 2001-10-12 2009-06-23 Mips Technologies, Inc. Configurable prioritization of core generated interrupts
US8452945B2 (en) * 2002-09-17 2013-05-28 Hewlett-Packard Development Company, L.P. Indirect indexing instructions
JP6499065B2 (ja) 2015-12-04 2019-04-10 東芝メモリ株式会社 乱数発生回路および半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151243A (ja) * 1984-08-20 1986-03-13 Toshiba Corp レジスタ式演算処理装置
JPH0630063B2 (ja) * 1989-02-17 1994-04-20 株式会社東芝 マイクロプロセッサ
JP2655191B2 (ja) * 1989-07-05 1997-09-17 三菱電機株式会社 演算処理装置
DE69231957T2 (de) * 1991-10-21 2002-04-04 Toshiba Kawasaki Kk Hochgeschwindigkeitsprozessor zum fähiger Abhandeln mehrerer Unterbrechungen

Also Published As

Publication number Publication date
EP0649090A1 (en) 1995-04-19
KR950012207A (ko) 1995-05-16
DE69429492T2 (de) 2002-07-18
EP0649090B1 (en) 2001-12-19
KR0137096B1 (ko) 1998-06-15
US5615348A (en) 1997-03-25
DE69429492D1 (de) 2002-01-31

Similar Documents

Publication Publication Date Title
CA2016532C (en) Serializing system between vector instruction and scalar instruction in data processing system
JP3439033B2 (ja) 割り込み制御装置及びプロセッサ
JPH07114498A (ja) マイクロプロセッサ
JPH1083349A (ja) キャッシュ・メモリ・バンク制御装置
JPH06161891A (ja) コンピュータシステム及びキャッシュ制御手段におけるキャッシュ制御方法
JPH01251273A (ja) ベクトル処理装置
JPS62125437A (ja) 付加プロセツサの制御方法
JPH10289113A (ja) 計算機のレジスタコンテキストの保存／復元方式
JPH04107634A (ja) メモリデータバイパス制御方式
JP2004062449A (ja) マイクロプロセッサおよびその処理方法
JPH08272608A (ja) パイプライン処理装置
JPS59144955A (ja) 情報処理装置
JP2000194554A (ja) 演算処理装置
JPS59180755A (ja) トレ−ス方式
JPS61267135A (ja) デ−タ処理装置
JPH03182945A (ja) 主記憶内データ転送方式
JPH01303546A (ja) メモリ制御方式
JPS63208945A (ja) 情報処理装置
JPS59218691A (ja) プリフエツチ方式
JPS61109145A (ja) メモリアドレス算出方式
JPH0465723A (ja) 割込処理方法
JPH01305452A (ja) バッファ記憶装置のストア制御方式
JPS6349941A (ja) 演算処理装置
JPS6394339A (ja) 仮想計算機システム
JPS59200345A (ja) マイクロプログラム制御方式