JPH01251273A - ベクトル処理装置 - Google Patents
ベクトル処理装置Info
- Publication number
- JPH01251273A JPH01251273A JP63079502A JP7950288A JPH01251273A JP H01251273 A JPH01251273 A JP H01251273A JP 63079502 A JP63079502 A JP 63079502A JP 7950288 A JP7950288 A JP 7950288A JP H01251273 A JPH01251273 A JP H01251273A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- cache memory
- vector register
- cpu
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 abstract description 4
- 238000004364 calculation method Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はベクトルレジスタを用いて高速なベクトル演
算を行うベクトル処理装置に係るものでアシ、％にキャ
ッシュメモリ方式の汎用中央処理装置（ＣＰＵ）にベク
トルプロセッサを付加又は内蔵することによりベクトル
処理の高速化を狙ったベクトル処理装置に関するもので
ある。
算を行うベクトル処理装置に係るものでアシ、％にキャ
ッシュメモリ方式の汎用中央処理装置（ＣＰＵ）にベク
トルプロセッサを付加又は内蔵することによりベクトル
処理の高速化を狙ったベクトル処理装置に関するもので
ある。
大規模な科学技術計算を高速に実行するコンピュータシ
ステムでは専用のベクトルプロセッサを汎用のＣＰＵに
オプションとして付加し、大規模な７ベクトルレジスタ
を用いてベクトル演算を行う方法が採られる。−船釣に
ベクトルレジスタへの演算データのロードは汎用ＣＰＵ
のキャッシュメモリ経由で主記憶装置から行う。ベクト
ル演算中はベクトルレジスタ上のデータのみを使用し、
キャッシュメモリ上のデ７夕を使う必要がないようにな
っているのが普通である。
ステムでは専用のベクトルプロセッサを汎用のＣＰＵに
オプションとして付加し、大規模な７ベクトルレジスタ
を用いてベクトル演算を行う方法が採られる。−船釣に
ベクトルレジスタへの演算データのロードは汎用ＣＰＵ
のキャッシュメモリ経由で主記憶装置から行う。ベクト
ル演算中はベクトルレジスタ上のデータのみを使用し、
キャッシュメモリ上のデ７夕を使う必要がないようにな
っているのが普通である。
以下、従来のベクトル処理装置な説明する。
第２図は従来のベクトル処理装置を示す構成図であり２
図において（１）は事務処理計算やデータ処理を実行す
る汎用の中央処理装置（ｃＰｕ）、（２１は汎用ＣＰ
Ｕ ｔｌ＋に付加されたベクトル演算を専用に高速処理
するベクトルプロセッサ（ＶＰ）、 ＋３１はＶ Ｐ
（２１の演算で使用するベクトル情報を専用に格納する
ベクトルレジスタ（ＶＲ）、 （４１は汎用ＣＰ Ｕ
（１１での高速処理を実現するためにデータを一時的に
保持するキャッシュメモリ（８８Ｂ ）、 （５１はデ
ータやプログラムを格納する主記憶装置（ＭＭ）、 ＋
６１はＨＳ Ｂ ＋４１をアクセスするアドレス情報線
、（７）はアドレス情報線（６）によ！１ｌＨ８ＢＦ４
１よりアクセスされるデータを転送するＨ８Ｂデータ情
報線、（８）はＶＰｆ２１とＣＰＵｔｌ＋ト（７）デー
タ制御を行うベクトルプロセッサ情報線、（９）はＶＰ
（８）とＶ Ｒ（３１とのデータ転送を行うベクトルレ
ジスタ情報線、ααはＨＳ Ｂ （４１に必要なデータ
がない場合、Ｈ８Ｂ＋４１とＭＭ＋５１とのデータ転送
を行うＭＭデータ情報線である。
図において（１）は事務処理計算やデータ処理を実行す
る汎用の中央処理装置（ｃＰｕ）、（２１は汎用ＣＰ
Ｕ ｔｌ＋に付加されたベクトル演算を専用に高速処理
するベクトルプロセッサ（ＶＰ）、 ＋３１はＶ Ｐ
（２１の演算で使用するベクトル情報を専用に格納する
ベクトルレジスタ（ＶＲ）、 （４１は汎用ＣＰ Ｕ
（１１での高速処理を実現するためにデータを一時的に
保持するキャッシュメモリ（８８Ｂ ）、 （５１はデ
ータやプログラムを格納する主記憶装置（ＭＭ）、 ＋
６１はＨＳ Ｂ ＋４１をアクセスするアドレス情報線
、（７）はアドレス情報線（６）によ！１ｌＨ８ＢＦ４
１よりアクセスされるデータを転送するＨ８Ｂデータ情
報線、（８）はＶＰｆ２１とＣＰＵｔｌ＋ト（７）デー
タ制御を行うベクトルプロセッサ情報線、（９）はＶＰ
（８）とＶ Ｒ（３１とのデータ転送を行うベクトルレ
ジスタ情報線、ααはＨＳ Ｂ （４１に必要なデータ
がない場合、Ｈ８Ｂ＋４１とＭＭ＋５１とのデータ転送
を行うＭＭデータ情報線である。
次に動作について説明する。ベクトル演算を狸（２）で
行う場合、ＣＰＵｔｌ＋の助けを得てＨＳ Ｂ （４１
にあるベクトル演算に必要な情報をアドレス情報線（６
）によすＨ８Ｂデータ情報線（７）を経由してＶＲ（３
１へ転送する。ＣＰ Ｕ （１１はベクトルプロセッサ
情報線（８）経由でＶＰｆ２１に対してベクトル演算の
実行を行うことを指示する。指示されたＶ Ｐ （２１
はベクトルレジスタ情報線（９）を利用してＶＲ（３１
内のベクトル演算情報をアクセスして高速にベクトル演
算を行う。ＶＲ（３１にベクトル演算情報が入り、ＶＰ
（２１の処理が始まるとＨ８Ｂ（４）は以後不必要とな
る。ベクトル演算処理が終了するとその結果をベクトル
プロセッサ情報線（８）経由でＣＰ Ｕ １１１へ転送
する。なお、Ｈ８Ｂ（４＋にベクトル演算に必要な情報
がない場合はその都度、ＭＭデータ情報線（ＩＱＩ経出
でＭＭ ＋５１内からデータ転送を行う。
行う場合、ＣＰＵｔｌ＋の助けを得てＨＳ Ｂ （４１
にあるベクトル演算に必要な情報をアドレス情報線（６
）によすＨ８Ｂデータ情報線（７）を経由してＶＲ（３
１へ転送する。ＣＰ Ｕ （１１はベクトルプロセッサ
情報線（８）経由でＶＰｆ２１に対してベクトル演算の
実行を行うことを指示する。指示されたＶ Ｐ （２１
はベクトルレジスタ情報線（９）を利用してＶＲ（３１
内のベクトル演算情報をアクセスして高速にベクトル演
算を行う。ＶＲ（３１にベクトル演算情報が入り、ＶＰ
（２１の処理が始まるとＨ８Ｂ（４）は以後不必要とな
る。ベクトル演算処理が終了するとその結果をベクトル
プロセッサ情報線（８）経由でＣＰ Ｕ １１１へ転送
する。なお、Ｈ８Ｂ（４＋にベクトル演算に必要な情報
がない場合はその都度、ＭＭデータ情報線（ＩＱＩ経出
でＭＭ ＋５１内からデータ転送を行う。
一般に一回のベクトルレジスタを使用した演算が終了す
ると９次の演算に必要な情報をベクトルレジスタにロー
ドするが、この場合Ｈ８Ｂ（４＋に必要なデータがある
確率が少なく、 ＭＭ（５１からＨＳ Ｂ （４１への
データ転送が起こる確率が高くなる。従ってＨ８Ｂ１４
１経由でＶＲ（３１へＭＭ （５１からデータ転送がベ
クトル演算開始毎に行われる確率が高（、Ｈ８Ｂ＋４１
が有効に使われなくなる。
ると９次の演算に必要な情報をベクトルレジスタにロー
ドするが、この場合Ｈ８Ｂ（４＋に必要なデータがある
確率が少なく、 ＭＭ（５１からＨＳ Ｂ （４１への
データ転送が起こる確率が高くなる。従ってＨ８Ｂ１４
１経由でＶＲ（３１へＭＭ （５１からデータ転送がベ
クトル演算開始毎に行われる確率が高（、Ｈ８Ｂ＋４１
が有効に使われなくなる。
従来のベクトル処理装置は以上のように構成されている
ので、ベクトルプロセッサが必要な情報をベクトルレジ
スタにロードする場合、その都度キャッシュメモリ経由
で行わなければならず、キャッシュへのロードという不
必要な動作が必要であり、またベクトル演算中はベクト
ルレジスタのハードウェアのみが必要で、キャッシュメ
モリのハードウェアが遊んでしまうという課題があった
。
ので、ベクトルプロセッサが必要な情報をベクトルレジ
スタにロードする場合、その都度キャッシュメモリ経由
で行わなければならず、キャッシュへのロードという不
必要な動作が必要であり、またベクトル演算中はベクト
ルレジスタのハードウェアのみが必要で、キャッシュメ
モリのハードウェアが遊んでしまうという課題があった
。
特に汎用のＣＰＵにベクトルプロセッサ全オプションと
して付加する場脅、出来るだけ少ないハードウェア量で
性能を上けることが必要でロシ、ベクトルレジスタのハ
ードウェア量はコスト面から無視できない課題であった
。
して付加する場脅、出来るだけ少ないハードウェア量で
性能を上けることが必要でロシ、ベクトルレジスタのハ
ードウェア量はコスト面から無視できない課題であった
。
この発明は上記のような課題を解消するためになされた
もので、汎用のＣＰＵに付加したベクトルプロセッサの
性能を向上することができるとともに、ハードウェア量
を減らし、コスト減を図ることのできるベクトル処理装
置を得ることを目的とする。
もので、汎用のＣＰＵに付加したベクトルプロセッサの
性能を向上することができるとともに、ハードウェア量
を減らし、コスト減を図ることのできるベクトル処理装
置を得ることを目的とする。
この発明に係るベクトル処理装置は汎用のＣＰＵが動作
するときはキャッジ−メモリとして動作し。
するときはキャッジ−メモリとして動作し。
ベクトル演算処理を行う動作時はベクトルレジスタとし
て動作するフレキシブルキャッシュメモリを備え、キャ
ッシュメモリとベクトルレジスタを同一ハードウェア上
で共用できるようにしたものである。
て動作するフレキシブルキャッシュメモリを備え、キャ
ッシュメモリとベクトルレジスタを同一ハードウェア上
で共用できるようにしたものである。
この発明におけるベクトル処理装置は、汎用のＣＰＵが
演算やデータ転送処理を行う時はキャッシュメモリとし
て動作し、ベクトル演算処理を行う時はベクトルレジス
タとして動作する２つのモードをもったフレキシブルキ
ャッシュメモリを持つことにより、専用の大規模なベク
トルレジメタノ１−ドウエアが必要でなくなり、又ベク
トル演算に必要な情報を直接主記憶からアクセスするこ
とができる。
演算やデータ転送処理を行う時はキャッシュメモリとし
て動作し、ベクトル演算処理を行う時はベクトルレジス
タとして動作する２つのモードをもったフレキシブルキ
ャッシュメモリを持つことにより、専用の大規模なベク
トルレジメタノ１−ドウエアが必要でなくなり、又ベク
トル演算に必要な情報を直接主記憶からアクセスするこ
とができる。
以下この発明の一実施例を図について説明する。
第１図において第２図と同一符号は同−又は相当部分を
示し、αｌ）はＣＰＵＩｌｌが動作する時はキャッシュ
メモリとして又ＶＰ（２１が動作する時はその一部がベ
クトルレジスタとしての機能を持つフレキシブルキャッ
シュメモリ（ＰＨ８Ｂ）、ｎ’ｌＪはベクトルレジスタ
領域をアクセスするベクトルレジスタアドレス線、α３
はＰＨ８Ｂ（Ｉｌｌがキャッシュメモリ領域とベクトル
レジスタ領域とに分割して利用できる共用モードを指定
するベクトルレジスタ共用モードフラグである。
示し、αｌ）はＣＰＵＩｌｌが動作する時はキャッシュ
メモリとして又ＶＰ（２１が動作する時はその一部がベ
クトルレジスタとしての機能を持つフレキシブルキャッ
シュメモリ（ＰＨ８Ｂ）、ｎ’ｌＪはベクトルレジスタ
領域をアクセスするベクトルレジスタアドレス線、α３
はＰＨ８Ｂ（Ｉｌｌがキャッシュメモリ領域とベクトル
レジスタ領域とに分割して利用できる共用モードを指定
するベクトルレジスタ共用モードフラグである。
次に、上記この発明の一実施例であるベクトル処理装置
について説明する。
について説明する。
まずＣＰＵＩｌｌが汎用のデータ処理を行う動作につい
て説明する。
て説明する。
ＣＰ Ｕ （１１が汎用のデータ処理を行う場合、アド
レス情報線（６）によ、９ＰＨ８Ｂ（１１１をアクセス
する。アクセスされた情報はＨ８Ｂデータ情報線（７）
によ＃）ＣＰＵ（１＋へ転送される。Ｖ Ｐ （２１が
動作していない時又はＶ Ｐ （２１がオプションとし
てＣＰ Ｕ （１１へ付加されていない時は、ベクトル
レジスタ共用フラグＱ３がセットされずＰＨ８Ｂ（１υ
内の全領域はキャッシュメモリとしてのみ動作する。
レス情報線（６）によ、９ＰＨ８Ｂ（１１１をアクセス
する。アクセスされた情報はＨ８Ｂデータ情報線（７）
によ＃）ＣＰＵ（１＋へ転送される。Ｖ Ｐ （２１が
動作していない時又はＶ Ｐ （２１がオプションとし
てＣＰ Ｕ （１１へ付加されていない時は、ベクトル
レジスタ共用フラグＱ３がセットされずＰＨ８Ｂ（１υ
内の全領域はキャッシュメモリとしてのみ動作する。
Ｖ Ｐ ｆ２１がオプションとしてＣＰＵＩｌｌへ付加
され。
され。
ＶＰ１２１が動作する時にはベクトルレジスタ共用フラ
グ（１３１がセットされＦＨ８，Ｂ（１１）内のベクト
ルレジスタ領域を除いた領域がキャッシュメモリ領域と
してアクセスされる。
グ（１３１がセットされＦＨ８，Ｂ（１１）内のベクト
ルレジスタ領域を除いた領域がキャッシュメモリ領域と
してアクセスされる。
次にＶＰ（２＋がベクトル演算処理を行う動作について
説明する。この場合はベクトルレジスタ共用フラグαＪ
がセットされ、ＰＨ８Ｂαυ内の一部がベクトルレジス
タ領域に指定される。ＶＰ（２１はＣＰ Ｕ ｆｉｌか
らベクトルプロセッサ情報線（８）経由でベクトル演算
処理の指示を受けＰＨ８Ｂ（１１）内のベクトルレジス
タ領域にＭＭ （５１からＭＭデータ情報線（１０１経
由でベクトル演算に必要な情報をロードする。その後ベ
クトルレジスタアドレス線α２でＰＨ８Ｂαυ内のベク
トルレジスタ領域のデータをベクトルレジスタ情報線（
９）を使いアクセスしながらベクトル演算を行う。
説明する。この場合はベクトルレジスタ共用フラグαＪ
がセットされ、ＰＨ８Ｂαυ内の一部がベクトルレジス
タ領域に指定される。ＶＰ（２１はＣＰ Ｕ ｆｉｌか
らベクトルプロセッサ情報線（８）経由でベクトル演算
処理の指示を受けＰＨ８Ｂ（１１）内のベクトルレジス
タ領域にＭＭ （５１からＭＭデータ情報線（１０１経
由でベクトル演算に必要な情報をロードする。その後ベ
クトルレジスタアドレス線α２でＰＨ８Ｂαυ内のベク
トルレジスタ領域のデータをベクトルレジスタ情報線（
９）を使いアクセスしながらベクトル演算を行う。
ベクトル演算が終了すると、その結果をベクトルプロセ
ッサ情報線（８）を使用してＣＰＵ山へ送り返す。
ッサ情報線（８）を使用してＣＰＵ山へ送り返す。
なお、上記実施例ではベクトルレジスタ領域の指定を行
うためベクトルレジスタ共用フラグをＣＰＵ内に設けた
ものを示したが、このフラグを他のＰＨ８Ｂ内等に設け
てもよい。
うためベクトルレジスタ共用フラグをＣＰＵ内に設けた
ものを示したが、このフラグを他のＰＨ８Ｂ内等に設け
てもよい。
またレジスタ共用フラグを設けず、アドレス情報線でベ
クトルレジスタ領域の指定を行う方法であってもよく、
上記実施例と同様の効果を奏する。
クトルレジスタ領域の指定を行う方法であってもよく、
上記実施例と同様の効果を奏する。
以上のように、この発明によれば汎用ＣＰＵで使用する
キャッシュメモリをベクトルプロセッサを付加した時、
その一部をベクトルレジスタ領域としても指定でき直接
メモリからデータをベクトル領域に転送できるように構
成したので、ベクトル演算処理性能の向上が図れ、また
特別なベクトルレジスタハードウェアを必要としないの
で、装置が安価にできる効果がある。
キャッシュメモリをベクトルプロセッサを付加した時、
その一部をベクトルレジスタ領域としても指定でき直接
メモリからデータをベクトル領域に転送できるように構
成したので、ベクトル演算処理性能の向上が図れ、また
特別なベクトルレジスタハードウェアを必要としないの
で、装置が安価にできる効果がある。
第１図はこの発明の一実施例によるベクトル処理装置を
示す構成図、第２図は従来のベクトルプロセッサ装置を
示す構成図である。 図において（１）・・・中央処理装置、（２）・・・ベ
クトルプロセッサ、（５）・・・主記憶、（６）・・・
アドレス情報線、（７）・・・ＨＵＢデータ情報線、（
８）・・・ベクトルプロセッサ情報線、（９ｊ・・・ベ
クトルレジスタ情報線、叫・・・ＮＭデータ情報線、
（１１・・・フレキシブルキャッシュメモリ。 （２）・・・ベクトルレジスタアドレス線、αＪ・・・
ベクトルレジスタ共用モードフラグでろる。 なお９図中、同一符号は同一、又は相当部分を示す。
示す構成図、第２図は従来のベクトルプロセッサ装置を
示す構成図である。 図において（１）・・・中央処理装置、（２）・・・ベ
クトルプロセッサ、（５）・・・主記憶、（６）・・・
アドレス情報線、（７）・・・ＨＵＢデータ情報線、（
８）・・・ベクトルプロセッサ情報線、（９ｊ・・・ベ
クトルレジスタ情報線、叫・・・ＮＭデータ情報線、
（１１・・・フレキシブルキャッシュメモリ。 （２）・・・ベクトルレジスタアドレス線、αＪ・・・
ベクトルレジスタ共用モードフラグでろる。 なお９図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 汎用の中央処理装置にベクトルプロセッサを付加してベ
クトルレジスタを用いてベクトル演算を行うベクトル処
理装置において、中央処理装置からアクセスするキャッ
シュメモリ領域とベクトルプロセッサからアクセスする
ベクトルレジスタ領域との分割モードを指定するベクト
ルレジスタ共用モードフラグと、前記キャッシュメモリ
領域とベクトルレジスタ領域を同一ハードウェア内で共
用させて格納したフレキシブルキャッシュメモリを備え
、前記中央処理装置からはキャッシュメモリとして、前
記ベクトルプロセッサからはベクトルレジスタとして前
記フレキシブルキャッシュメモリ上の情報をアクセスす
ることを特徴とするベクトル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079502A JPH0656611B2 (ja) | 1988-03-31 | 1988-03-31 | ベクトル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079502A JPH0656611B2 (ja) | 1988-03-31 | 1988-03-31 | ベクトル処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251273A true JPH01251273A (ja) | 1989-10-06 |
| JPH0656611B2 JPH0656611B2 (ja) | 1994-07-27 |
Family
ID=13691705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079502A Expired - Lifetime JPH0656611B2 (ja) | 1988-03-31 | 1988-03-31 | ベクトル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656611B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186935A (ja) * | 1989-12-16 | 1991-08-14 | Mitsubishi Electric Corp | データ処理装置 |
| US6507894B1 (en) | 1998-12-10 | 2003-01-14 | Nec Corporation | Information processing apparatus and process |
| JP2009211368A (ja) * | 2008-03-04 | 2009-09-17 | Nec Corp | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 |
-
1988
- 1988-03-31 JP JP63079502A patent/JPH0656611B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03186935A (ja) * | 1989-12-16 | 1991-08-14 | Mitsubishi Electric Corp | データ処理装置 |
| US6507894B1 (en) | 1998-12-10 | 2003-01-14 | Nec Corporation | Information processing apparatus and process |
| JP2009211368A (ja) * | 2008-03-04 | 2009-09-17 | Nec Corp | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 |
| JP4687729B2 (ja) * | 2008-03-04 | 2011-05-25 | 日本電気株式会社 | キャッシュメモリ及びベクトル処理装置並びにベクトルデータ整列方法 |
| US8095732B2 (en) | 2008-03-04 | 2012-01-10 | Nec Corporation | Apparatus, processor, cache memory and method of processing vector data |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656611B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0511674B1 (en) | Single chip microcomputer | |
| JP3201786B2 (ja) | ディジタル信号処理システムの制御方法 | |
| JP3707581B2 (ja) | 自己整合スタック・ポインタを有するデータ処理システムおよびその方法 | |
| US5615348A (en) | Microprocessor having register bank architecture | |
| JPH01251273A (ja) | ベクトル処理装置 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JPH0333934A (ja) | レジスタ退避復帰方式 | |
| JPS63118949A (ja) | 情報処理装置 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| CN117591468A (zh) | 一种基于分布式通用寄存器的SoC系统设计 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPS59177631A (ja) | Ｄｍａ制御方式 | |
| JPH03282667A (ja) | コンピュータ装置 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPS6024663A (ja) | メモリ・アクセス制御方式 | |
| JPS61143850A (ja) | 処理装置 | |
| JPH05108590A (ja) | マイクロプロセツサシステム | |
| JPH0740251B2 (ja) | マルチプロセッサ制御方式 | |
| JPS63231650A (ja) | キヤツシユメモリ制御方式 | |
| JPS59218691A (ja) | プリフエツチ方式 | |
| JPS62293363A (ja) | キヤツシユ・メモリ− | |
| JPH10247182A (ja) | マルチプロセッサシステム |