JPS59177631A - Ｄｍａ制御方式 - Google Patents
Ｄｍａ制御方式Info
- Publication number
- JPS59177631A JPS59177631A JP5154283A JP5154283A JPS59177631A JP S59177631 A JPS59177631 A JP S59177631A JP 5154283 A JP5154283 A JP 5154283A JP 5154283 A JP5154283 A JP 5154283A JP S59177631 A JPS59177631 A JP S59177631A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- ram
- data
- processor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はＤＭＡ （Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃ
ｃｅｓｓ ）制御方式に関する。
ｃｅｓｓ ）制御方式に関する。
（２）従来技術と問題点
従来、プログラムの流れに関係な（ＲＡＭにアクセスし
データを処理するＤＭＡ （Ｄｉｒｅｃｔ Ｍｅｍｏｒ
ｙＡｃｃｅａり制御方式では信号処理プロセッサ内部の
データ処理用の内部データバスをＤＭＡデータの転送用
に使用していたため、ｍ仏が生じたときにプロセッサの
実行を停止しなければならなかった。
データを処理するＤＭＡ （Ｄｉｒｅｃｔ Ｍｅｍｏｒ
ｙＡｃｃｅａり制御方式では信号処理プロセッサ内部の
データ処理用の内部データバスをＤＭＡデータの転送用
に使用していたため、ｍ仏が生じたときにプロセッサの
実行を停止しなければならなかった。
即ちプロセッサ内部の動因とＡＬＵ（演算部）間のデー
タ転送やＩＯレゾスタ（入出力レソスタ）とＡＬＵ間の
データ転送に内部データバスが通常の内部動作時に使用
されている。しかし外部からのデータをＤＭＡ方式でプ
ロセッサ内部のＲＡＭに書き込むときでも、上記内部デ
ータバスを使用し々ければならない。従ってＤｊＹＡが
生じると、データバス上で通常の内部データとＤＭＡに
よる外部データの衝突が起きるので、一旦内部の処理動
作を停止しなければり、ＭＡ制御方式は実行できないと
いう問題点があった。
タ転送やＩＯレゾスタ（入出力レソスタ）とＡＬＵ間の
データ転送に内部データバスが通常の内部動作時に使用
されている。しかし外部からのデータをＤＭＡ方式でプ
ロセッサ内部のＲＡＭに書き込むときでも、上記内部デ
ータバスを使用し々ければならない。従ってＤｊＹＡが
生じると、データバス上で通常の内部データとＤＭＡに
よる外部データの衝突が起きるので、一旦内部の処理動
作を停止しなければり、ＭＡ制御方式は実行できないと
いう問題点があった。
（３）発明の目的
本発明の目的は、外部からＲＡＭＩＩへ直接にＤＭＡ７
”−タを入力するＤＭＡ専用データ線を設けることによ
シ内部動作を停止させずにＤＭＡ方式を実行しデ−タ処
理効率を向上させることにある。
”−タを入力するＤＭＡ専用データ線を設けることによ
シ内部動作を停止させずにＤＭＡ方式を実行しデ−タ処
理効率を向上させることにある。
（４）発明の構成
本発明によれば、信号処理プロセッサ内蔵のＩＭに、該
プロセッサの内部処理と無関係に外部からアクセスする
ＤＭＡ制御方式において、ＲＡＭ Ｉ／ＣＤＭＡ専用デ
ータ線及びＤＭＡ制御回路を設けＤＭＡ ！求信号をＤ
ＭＡ制御回路に入力させ、該プロセッサがＲＡＭにアク
セスしていればその終了を待って］］ＶＩＡ許可信号に
よシＤＩＶＩＡデータを、該プロセッサがＲＡＭにアク
セスしていなければ直接にＤＭＡデータを、それぞれＲ
ＡＭに入力させるようにしたことを特徴とするＤＭＡ
：ｆｊ’Ｊ御方式が提供される。
プロセッサの内部処理と無関係に外部からアクセスする
ＤＭＡ制御方式において、ＲＡＭ Ｉ／ＣＤＭＡ専用デ
ータ線及びＤＭＡ制御回路を設けＤＭＡ ！求信号をＤ
ＭＡ制御回路に入力させ、該プロセッサがＲＡＭにアク
セスしていればその終了を待って］］ＶＩＡ許可信号に
よシＤＩＶＩＡデータを、該プロセッサがＲＡＭにアク
セスしていなければ直接にＤＭＡデータを、それぞれＲ
ＡＭに入力させるようにしたことを特徴とするＤＭＡ
：ｆｊ’Ｊ御方式が提供される。
（５）発明の実施例
以下、本発明を実施例によシ添付図面を参照して説明す
る。
る。
参照符号工は１チツゾの信号処理ノロセッサでアシ、該
プロセッサーはＲＡＭ １ 、 ＤＭＡ ７ドレスを出
力する第１セレクタ１２、ＤＭＡが要求されたときにＲ
ＡＭが現在アクセスされているか否か確認するＤＭＡ制
御回路１３及び外部からのＤＭＡデーデーＡＴＡを出力
する釦２セレクタ１４から構成されている。
プロセッサーはＲＡＭ １ 、 ＤＭＡ ７ドレスを出
力する第１セレクタ１２、ＤＭＡが要求されたときにＲ
ＡＭが現在アクセスされているか否か確認するＤＭＡ制
御回路１３及び外部からのＤＭＡデーデーＡＴＡを出力
する釦２セレクタ１４から構成されている。
通常、ＤＭＡが生じていないときはＲＯＭ １６、命令
レジスタ１５、第１セレクタ１２を介してＲＡＭ１１が
アクセスされ、プログラムが実行されている（第２図（
１））。
レジスタ１５、第１セレクタ１２を介してＲＡＭ１１が
アクセスされ、プログラムが実行されている（第２図（
１））。
このとき、外部からＤＭＡリクエスト信号ＲＥＱがＤＭ
Ａ制御回路１３に入力すると（第２図（２））、ＲＡＭ
！Ｊ−ド／ライト信号ＲＷの有無を確聞して現時点で
プロセッサ１がＲＡＭにアクセスしているか否かを砕「
する。
Ａ制御回路１３に入力すると（第２図（２））、ＲＡＭ
！Ｊ−ド／ライト信号ＲＷの有無を確聞して現時点で
プロセッサ１がＲＡＭにアクセスしているか否かを砕「
する。
ＲＥＱ入力時にはプロセッサ１は、まだＲＡＭ １１を
アクセスしているのでプログラムを実行中であシ（第２
図（１）の斜線部分）、従って第１セレクタ１２の出力
は内部アドレスである（第２図（４）の斜線部分）。こ
のためＤＭＡ制御回路１３は許可信号ＧＩ’（Ｔを生じ
るまでには至らず外部の勇仏データＤＡＴＡはＲＡＭ
１．１には入力されない。
アクセスしているのでプログラムを実行中であシ（第２
図（１）の斜線部分）、従って第１セレクタ１２の出力
は内部アドレスである（第２図（４）の斜線部分）。こ
のためＤＭＡ制御回路１３は許可信号ＧＩ’（Ｔを生じ
るまでには至らず外部の勇仏データＤＡＴＡはＲＡＭ
１．１には入力されない。
しかしプロセッサｌがアク中スし終るとＤＭＡ制御回路
１３は停止信号ＳＴＰを送出し内部プログラム命令は停
止すると同時に、ＤＭＡ許可信号ＣＲＴを出力する（第
２図（３））。ＣＲＴによシ外部からＤｍアドレスＡＤ
Ｄが第１セレクタ１２に入力されＲＡＩＩＩｌｌｌに入
り（第２図（４））、該当アドレスに第２セレクタ１４
からＤＬＸ４ＡデータＤＡＴＡがＲＡＩＶＩ’ｌｌに格
納される（第２図（５））。このとき制御回路１３から
のチップセレクト信号Ｃ８と書込信号ＷＥが立ち下が５
ＤＭＡデーデーＡＴＡＯ曹込書込が終了する（第２図
（６）（７） ）。
１３は停止信号ＳＴＰを送出し内部プログラム命令は停
止すると同時に、ＤＭＡ許可信号ＣＲＴを出力する（第
２図（３））。ＣＲＴによシ外部からＤｍアドレスＡＤ
Ｄが第１セレクタ１２に入力されＲＡＩＩＩｌｌｌに入
り（第２図（４））、該当アドレスに第２セレクタ１４
からＤＬＸ４ＡデータＤＡＴＡがＲＡＩＶＩ’ｌｌに格
納される（第２図（５））。このとき制御回路１３から
のチップセレクト信号Ｃ８と書込信号ＷＥが立ち下が５
ＤＭＡデーデーＡＴＡＯ曹込書込が終了する（第２図
（６）（７） ）。
（６）発明の効果
本発明によれば、上記の通シ信号処理プロセッサにＤＭ
Ａ専用データ線を増設したので、内部プログラム処理を
停止することな（ＤＭＡ方式が実彩れ、データ処理効率
が向上する。
Ａ専用データ線を増設したので、内部プログラム処理を
停止することな（ＤＭＡ方式が実彩れ、データ処理効率
が向上する。
第１図は本発明に係るＤＭＡ制御方式の構成図、第２図
は第１図のタイムチャートである。 １・・・信号処理プロセッサ、１１・・・ＲＡＭ、１２
・・・第１セレクタ、１３・・・ＤＭＡ制御回路、１４
・・・第２セレクタ、１５・・・命令レジスタ、１６・
・・ＲＯＭ 。 １７・・・内部データバス。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図
は第１図のタイムチャートである。 １・・・信号処理プロセッサ、１１・・・ＲＡＭ、１２
・・・第１セレクタ、１３・・・ＤＭＡ制御回路、１４
・・・第２セレクタ、１５・・・命令レジスタ、１６・
・・ＲＯＭ 。 １７・・・内部データバス。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之 第１図
Claims (1)
- 【特許請求の範囲】 信号処理プロセッサ内蔵のＲＡＭに、該プロセラ□ すの内部処理と無関係に外部からアクセスするＤＭＡ制
御方式において、 ＲＡＭにＤＭＡ専用データ線及びＤ
ＭＡ制御回路を設け、ＤＭＡ要求信号をＤＭＡ制御回路
に入力させ、該プロセッサがＲＡＭにアクセスしていれ
ばその終了を待ってＤＭＡ許可信号によ、９ ＤＭＡデ
ータを、該プロセッサがＲＡＭにアクセスしていなけれ
ば直接にＤＭＡ７’−夕を、それぞれＲＡＭに入力させ
るようにしたことを特徴とするＤＭＡ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154283A JPS59177631A (ja) | 1983-03-29 | 1983-03-29 | Ｄｍａ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5154283A JPS59177631A (ja) | 1983-03-29 | 1983-03-29 | Ｄｍａ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59177631A true JPS59177631A (ja) | 1984-10-08 |
Family
ID=12889908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5154283A Pending JPS59177631A (ja) | 1983-03-29 | 1983-03-29 | Ｄｍａ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118796A (ja) * | 1985-11-19 | 1987-05-30 | Tokyo Electric Co Ltd | ステツピングモ−タの駆動装置 |
| JPH02163862A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサ |
-
1983
- 1983-03-29 JP JP5154283A patent/JPS59177631A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62118796A (ja) * | 1985-11-19 | 1987-05-30 | Tokyo Electric Co Ltd | ステツピングモ−タの駆動装置 |
| JPH02163862A (ja) * | 1988-12-16 | 1990-06-25 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH0430053B2 (ja) | ||
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| JPH05216835A (ja) | 割込み再試行低減装置 | |
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| JPH0232659B2 (ja) | ||
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| JPS59177631A (ja) | Ｄｍａ制御方式 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPS60142450A (ja) | 記憶システム | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH0378049A (ja) | マイクロコンピュータ | |
| JPH0293971A (ja) | メモリアクセス回路 | |
| JPS60252982A (ja) | マルチｃｐｕを持つコンピユ−タシステムにおけるメモリアクセス方法 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 |