JPS58129525A - デ−タ処理システムのデ−タ入出力制御方法 - Google Patents
デ−タ処理システムのデ−タ入出力制御方法Info
- Publication number
- JPS58129525A JPS58129525A JP57010101A JP1010182A JPS58129525A JP S58129525 A JPS58129525 A JP S58129525A JP 57010101 A JP57010101 A JP 57010101A JP 1010182 A JP1010182 A JP 1010182A JP S58129525 A JPS58129525 A JP S58129525A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- data input
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、計算機と入出力機器（以下、工１０デバイス
という。）の間でのデータの入出力を行なうデータ処理
システムにおけるデータ入出力制御方式、特に、ＶＯデ
バイスにエラーが発生した時に、ＶＯデバイス停止（Ｈ
ＡＬＴ）処理を行なわせるデータ入出力制御方法に関す
るものである。
という。）の間でのデータの入出力を行なうデータ処理
システムにおけるデータ入出力制御方式、特に、ＶＯデ
バイスにエラーが発生した時に、ＶＯデバイス停止（Ｈ
ＡＬＴ）処理を行なわせるデータ入出力制御方法に関す
るものである。
第１図は上述したデータ処理システムの構成を示すもの
で、主記憶装置１および中央処理装置２が共通入出力イ
ンタフェース３に接続され、またこのインタフェース３
にデータ入出力制御処理装置４が接続され、さらに、こ
のデータ入出力制御処理装置４には通信インタフェース
５を介してＬ／Ｕデバイス６が接続されている。
で、主記憶装置１および中央処理装置２が共通入出力イ
ンタフェース３に接続され、またこのインタフェース３
にデータ入出力制御処理装置４が接続され、さらに、こ
のデータ入出力制御処理装置４には通信インタフェース
５を介してＬ／Ｕデバイス６が接続されている。
この内、主記憶装置１は、システム制御プログラム（Ｏ
ＰＥＲＡＴＩＮＧ ＳＹＳＴＥＭ：以下、Ｏ８という。
ＰＥＲＡＴＩＮＧ ＳＹＳＴＥＭ：以下、Ｏ８という。
）１−１．タスク１−２．ＶＯデバイス起起動テーブル
−３，データバッファ１−４および報告情報格納エリア
１−５からなっている。ま九、データ入出力制御処理装
置４は、バス制御回路４−１．アドレスバッファ４−２
．ｆ−タパツ７ア４−３．内部入力バス４−４．マイク
ロプログラムメモリ４−５．タイマ４−６．ＶＯデバイ
ス起動テーブルレジスタ４−７．入出力ハラ７７４−８
゜報告情報レジスタ４−９．内部出力バス４−１０゜入
出力制御回路４−１１およびデータカウンタ４−１２か
らなっている。
−３，データバッファ１−４および報告情報格納エリア
１−５からなっている。ま九、データ入出力制御処理装
置４は、バス制御回路４−１．アドレスバッファ４−２
．ｆ−タパツ７ア４−３．内部入力バス４−４．マイク
ロプログラムメモリ４−５．タイマ４−６．ＶＯデバイ
ス起動テーブルレジスタ４−７．入出力ハラ７７４−８
゜報告情報レジスタ４−９．内部出力バス４−１０゜入
出力制御回路４−１１およびデータカウンタ４−１２か
らなっている。
このような構成のデータ処理システムにおける従来のｖ
Ｏデバイス停止処理について、第２図および第３図よシ
説明する。
Ｏデバイス停止処理について、第２図および第３図よシ
説明する。
第２図は、主記憶装［１のＶＯデバイス起動テーブル１
−３および報告情報格納エリア１−５の構成を示し、＃
！３図は、主記憶装［１のタスク１−２，０８１−１お
よびデータ入出力制御処理値＠４内のマイクロプログラ
ム４−５による処理を示すものでおる。
−３および報告情報格納エリア１−５の構成を示し、＃
！３図は、主記憶装［１のタスク１−２，０８１−１お
よびデータ入出力制御処理値＠４内のマイクロプログラ
ム４−５による処理を示すものでおる。
主記憶装置１のタスク１−２よりＶＯデバイス６に対し
て入出カマクロ命令（入出力要求）があると、０８１−
１は、第２図に示すようなＶＯデバイス起動テーブル１
−３を作成する。このテーブル１−３社リードまたはラ
イト命令、起動するＶＯデバイス番号、データバッファ
アドレス、データカウント、報告情報エリアアドレスか
らなっている。このテーブル１−３の作成後、０８１−
ＩＦｉデータ入出力制御処理装置４へ起動をかける。
て入出カマクロ命令（入出力要求）があると、０８１−
１は、第２図に示すようなＶＯデバイス起動テーブル１
−３を作成する。このテーブル１−３社リードまたはラ
イト命令、起動するＶＯデバイス番号、データバッファ
アドレス、データカウント、報告情報エリアアドレスか
らなっている。このテーブル１−３の作成後、０８１−
ＩＦｉデータ入出力制御処理装置４へ起動をかける。
この地層装置４内のメモリ４−５のマイクロプログラム
ＦｉＶＯデバイス起動テーブル１−３の内容をダイレク
ト・メモリ・アクセス（ＤｉｒｅｃｔＭｅｍｏｒｙ Ａ
ｃｃｅｓｓ ：以下、ＤＭＡという。）によシＶＯデバ
イス起動テーブルレジスタ４−７へ取込み、該尚ＶＯデ
バイス６に対して、データバックアドレスおよびデータ
カウントで指定した分だけのデータの入出力を開始する
。
ＦｉＶＯデバイス起動テーブル１−３の内容をダイレク
ト・メモリ・アクセス（ＤｉｒｅｃｔＭｅｍｏｒｙ Ａ
ｃｃｅｓｓ ：以下、ＤＭＡという。）によシＶＯデバ
イス起動テーブルレジスタ４−７へ取込み、該尚ＶＯデ
バイス６に対して、データバックアドレスおよびデータ
カウントで指定した分だけのデータの入出力を開始する
。
このデータ入出力中に、ＶＯデバイス異常の工１１
ラーが発生した場合、それを検出すると、そのエラー情
報およびエラー発生時のデータアドレス。
報およびエラー発生時のデータアドレス。
データカウントをＶＯデバイス状態情報とともに報告情
報レジスタ４−９にセットし、ＤＭＡによシ、このレジ
スタ４−９の内容を、主記憶装置１内の報告情報格納エ
リア１−５へ転送した後、０８１−１に対して終了割込
みを発する。
報レジスタ４−９にセットし、ＤＭＡによシ、このレジ
スタ４−９の内容を、主記憶装置１内の報告情報格納エ
リア１−５へ転送した後、０８１−１に対して終了割込
みを発する。
０８１−１は、その割込みによレジスタ１−２を再起動
する。タスク１−２は、報告情報格納エリア１−５のエ
ラー情報の内容がＶＯデバイス停止瀘、必要なエラーか
どうかを判定し、停止が必要表場合はエラー発生したＶ
Ｏデバイスに対し、停止マクロ命令を発行する。それに
よ、９．０８１−１では、ｖＯデバイス起動テーブル（
停止命令を含む。）を作成し、処理装置４内のマイクロ
プログラムを起動する。マイクロプログラムでは、前述
したと同様に、Ｉ１０デバイス起動テーブル１−３をレ
ジスタ４−７に取込み、ｖＯデバイスを停止し、その時
の報告情報を主記憶！！置１の報告情報格納エリア１−
５に転送し、終了割込みｔ−０Ｓ１−１に対して行なう
。０８１−１ａそれによレジスタ１−２を再起動する。
する。タスク１−２は、報告情報格納エリア１−５のエ
ラー情報の内容がＶＯデバイス停止瀘、必要なエラーか
どうかを判定し、停止が必要表場合はエラー発生したＶ
Ｏデバイスに対し、停止マクロ命令を発行する。それに
よ、９．０８１−１では、ｖＯデバイス起動テーブル（
停止命令を含む。）を作成し、処理装置４内のマイクロ
プログラムを起動する。マイクロプログラムでは、前述
したと同様に、Ｉ１０デバイス起動テーブル１−３をレ
ジスタ４−７に取込み、ｖＯデバイスを停止し、その時
の報告情報を主記憶！！置１の報告情報格納エリア１−
５に転送し、終了割込みｔ−０Ｓ１−１に対して行なう
。０８１−１ａそれによレジスタ１−２を再起動する。
上述した従来の方式によれば、タスク１−２において、
工２−情報が、ｖＯデバイス停止を必要とするエラーか
どうかをチェックする必要があるが、エラー情報の種類
は多数あシ、すべての種類について、停止が必要かどう
かを比較するのは処理ステップ数の増大を招き、また、
タスク作成毎に、このようなチェック機能を組込む必要
があシ、タスク容量も大きくなる欠点があった。
工２−情報が、ｖＯデバイス停止を必要とするエラーか
どうかをチェックする必要があるが、エラー情報の種類
は多数あシ、すべての種類について、停止が必要かどう
かを比較するのは処理ステップ数の増大を招き、また、
タスク作成毎に、このようなチェック機能を組込む必要
があシ、タスク容量も大きくなる欠点があった。
本発明の目的は、ｖＯデバイス停止に要する処理を簡単
かつ効率的に行なえるよりにしたデータ入出力制御方法
を提供することにある。
かつ効率的に行なえるよりにしたデータ入出力制御方法
を提供することにある。
このような目的を達成するために、本発明ではデータ入
出力制御旭理装置内において、データの入出力時にＶＯ
デバイス異常のエラーが発生した場合のエラーの内容が
ＶＯデバイス停止を必要とするかどうかを判定し、シ℃
デバイス停止を必要とする時にＶＯデバイスを停止させ
るようにしたことに特徴がめる。
出力制御旭理装置内において、データの入出力時にＶＯ
デバイス異常のエラーが発生した場合のエラーの内容が
ＶＯデバイス停止を必要とするかどうかを判定し、シ℃
デバイス停止を必要とする時にＶＯデバイスを停止させ
るようにしたことに特徴がめる。
以下、本発明の実施例を図面によシ詳細に説明する。
第４図は、第１図に示す主記憶装置１のタスク１−２，
０８１−１およびデータ入出力制御処理装置４内のマイ
クロプログ２ム４−５による処理の一例を示すものであ
る。
０８１−１およびデータ入出力制御処理装置４内のマイ
クロプログ２ム４−５による処理の一例を示すものであ
る。
第４因において、主記憶装置ｌのタスク１−２にて入出
カマクロ命令がＩ１０デバイス６に対して発行されると
、主記憶装置１１の０８１−１は、第２図に示すＶＯデ
バイス起動テーブル１−３を作成する。このテーブル１
−３の作成後、０８１−１はデータ入出力制御処理装置
４に起動をかける。
カマクロ命令がＩ１０デバイス６に対して発行されると
、主記憶装置１１の０８１−１は、第２図に示すＶＯデ
バイス起動テーブル１−３を作成する。このテーブル１
−３の作成後、０８１−１はデータ入出力制御処理装置
４に起動をかける。
処理装置４のメモリ４−５のマイクロプログラムは、Ｖ
Ｏデバイス起動テーブル１−３の内容をＤＭＡによシ、
ｖＯデバイス起動テーブルレジスタ４−７に取込む。
Ｏデバイス起動テーブル１−３の内容をＤＭＡによシ、
ｖＯデバイス起動テーブルレジスタ４−７に取込む。
このようにして取込んだテーブル１−３の内容がリード
命令の場合につき説明する。
命令の場合につき説明する。
まず、入出力制御回路４−１１をリード状態に移行させ
、ｖＯデバイス６からのデータを一旦、入出力バッファ
４−８に格納し、その後、主記憶装置１のデータバッフ
ァ１−４へＤＭＡによシ転送する。このデータの転送は
、ｖＯデバイス起動テーブルのデータバッファアドレス
およヒテータカウントで指定し要分だけ行なわれる。
、ｖＯデバイス６からのデータを一旦、入出力バッファ
４−８に格納し、その後、主記憶装置１のデータバッフ
ァ１−４へＤＭＡによシ転送する。このデータの転送は
、ｖＯデバイス起動テーブルのデータバッファアドレス
およヒテータカウントで指定し要分だけ行なわれる。
ＶＯデバイス６からデータを処理装ｆｉ１４に読込み、
主記憶装置１へＤＭＡ転送するまでの間に、エラーが発
生した場合、そのエラーがｖＯデバイス停止を必要とす
るものであれば、第５５ｉ！Ｉに示すような報告情報を
作成し、報告情報レジスタ４−９に格納する。すなわち
、処理装置４のマイクロプログラムでは、ｖＯデバイス
停止を必要とするエラーが発生するかどうかを監視し、
もし、それが検出されれば、第５図に示すように、Ｖｏ
デバイス状態情報、起動完了後のデータアドレス、起動
完了後のデータカウント、工２−情報の他に、停止要求
ビットを報告情報レジスタ４−９にセットする。
主記憶装置１へＤＭＡ転送するまでの間に、エラーが発
生した場合、そのエラーがｖＯデバイス停止を必要とす
るものであれば、第５５ｉ！Ｉに示すような報告情報を
作成し、報告情報レジスタ４−９に格納する。すなわち
、処理装置４のマイクロプログラムでは、ｖＯデバイス
停止を必要とするエラーが発生するかどうかを監視し、
もし、それが検出されれば、第５図に示すように、Ｖｏ
デバイス状態情報、起動完了後のデータアドレス、起動
完了後のデータカウント、工２−情報の他に、停止要求
ビットを報告情報レジスタ４−９にセットする。
第６図は、処理装置４のマイクロプログラムでの工２−
検出の処理の一例を示すもので、処理ステップ４−５−
Ｉにおいて、データカウント４−１２の入力データカウ
ントを取込み、処理ステップ４−５−２において、この
入力データカウントがＶＯデバイス起動テーブルレジス
タ４−７内１７）データカウント値（要求語数）をオー
バーするかどうかを判定し、もし、オーバーすれば、し
勺デバイス異常で停止が必要であると判定し、処理ステ
ップ４−５−３において、報告情報レジスタ４−９内の
停止要求ビットをセットする。
検出の処理の一例を示すもので、処理ステップ４−５−
Ｉにおいて、データカウント４−１２の入力データカウ
ントを取込み、処理ステップ４−５−２において、この
入力データカウントがＶＯデバイス起動テーブルレジス
タ４−７内１７）データカウント値（要求語数）をオー
バーするかどうかを判定し、もし、オーバーすれば、し
勺デバイス異常で停止が必要であると判定し、処理ステ
ップ４−５−３において、報告情報レジスタ４−９内の
停止要求ビットをセットする。
レジスタ４−９へのセット後、その内容を主記憶装置１
０報告情報格納エリア１−５へＤＭＡ転送し、転送終了
後、主記憶装ｍｌの０８１−１に対し終了割込みを発す
る。０８１−１は、割込みによシ入出力の終了を知シ、
報告情報エリア１−５の停止要求ビットがセットされて
いれば、停止命令を有するＶＯデバイス起動テーブル１
−３を作成し、データ入出力制御処理装置４を起動する
。
０報告情報格納エリア１−５へＤＭＡ転送し、転送終了
後、主記憶装ｍｌの０８１−１に対し終了割込みを発す
る。０８１−１は、割込みによシ入出力の終了を知シ、
報告情報エリア１−５の停止要求ビットがセットされて
いれば、停止命令を有するＶＯデバイス起動テーブル１
−３を作成し、データ入出力制御処理装置４を起動する
。
この処理装置１４内のマイクロプログラムは、ＶＯ起動
テーブル１−３の内容を取込み、その停止命令をｖＯデ
バイス６に対して発行する。その後、報告情報を処理装
置１４のレジスタ４−９に作成し、主記憶装［１の報告
情報格納エリア１−５へＤＭＡ転送する。その後、０８
１−ＩＫ対して終了割込みをかけ、タスク１−２を再起
動する。
テーブル１−３の内容を取込み、その停止命令をｖＯデ
バイス６に対して発行する。その後、報告情報を処理装
置１４のレジスタ４−９に作成し、主記憶装［１の報告
情報格納エリア１−５へＤＭＡ転送する。その後、０８
１−ＩＫ対して終了割込みをかけ、タスク１−２を再起
動する。
このように、主記憶装置１の０８１−１では、報告情報
エリア１−５内の停止要求ビットを見るだけで、ＶＯデ
バイス６が停止を必要とするかどうか示容易にわかシ、
判定の丸めの処理ステップも少なく、また、タスク１−
２に影響なく、停止を奥行できる。
エリア１−５内の停止要求ビットを見るだけで、ＶＯデ
バイス６が停止を必要とするかどうか示容易にわかシ、
判定の丸めの処理ステップも少なく、また、タスク１−
２に影響なく、停止を奥行できる。
第７図は本発明による処理の他の実施例を示すもので、
第４図の実施例と異なる点は、データ入出力制御処理装
置４のマイクログラムでは、ｖＯ停止が必要なエラーを
検出するとともに、ＶＯ停止処塩を行なうことにある。
第４図の実施例と異なる点は、データ入出力制御処理装
置４のマイクログラムでは、ｖＯ停止が必要なエラーを
検出するとともに、ＶＯ停止処塩を行なうことにある。
すなわち、第８図に示すように、ステップ４−５−２に
おいて、第６図の場合と同様に、ｖＯデバイス異常でＶ
Ｏデバイス停止が必要であるかどうかを判定し、もし、
そうであれば、ｖＯデバイス６に対して停止を発行する
。
おいて、第６図の場合と同様に、ｖＯデバイス異常でＶ
Ｏデバイス停止が必要であるかどうかを判定し、もし、
そうであれば、ｖＯデバイス６に対して停止を発行する
。
上述した第７図の実施例によれば、ＶＯデバイス停止を
行なうのにタスク、Ｏ８とも何の処理も必要でなく、よ
シ容易にＶＯ停止が可能である。
行なうのにタスク、Ｏ８とも何の処理も必要でなく、よ
シ容易にＶＯ停止が可能である。
以上述べたように、本発明によれば、凶デバイス停止を
行なうためのＯ８１タスクの処理ステップ数、プログラ
ム容量とも減少させることができ、ｖＯデバイス停止に
要する処理を簡単かつ効率的に行なえる。
行なうためのＯ８１タスクの処理ステップ数、プログラ
ム容量とも減少させることができ、ｖＯデバイス停止に
要する処理を簡単かつ効率的に行なえる。
第１図は本発明に係るデータ処理システムの構成図、第
２図は従来の主記憶装置の一部の構成図、第３図は従来
のデー−人出力制御方式の処理フローを示す図、第４図
は本発明によるデータ入出力制御方式の一実施例の処理
フローを示す図、第５因は本発明による報告情報レジス
タの内容の一例を示す図、第６図はデータ入出力制御処
理装置のエラー検出処理の一例を示す図、第７図は本発
明によるデータ入出力制御方式の他の実施例の処理フロ
ーを示す図、第８図はデータ入出力制御処理装置のエラ
ー検出処理の他の例を示す図である。 １−１・・・０８，１−２・・・タスク、１−３・・・
ＶＯ起動テーブル、１−５・・・報告情報格納エリア、
４・・・竿 １ 図 ギ 汐 ｒｌ ＝ Ｖ、４ 図 −５ と ＋
Ｊ第 ７ 図 年 ｇ 図 １５０−
２図は従来の主記憶装置の一部の構成図、第３図は従来
のデー−人出力制御方式の処理フローを示す図、第４図
は本発明によるデータ入出力制御方式の一実施例の処理
フローを示す図、第５因は本発明による報告情報レジス
タの内容の一例を示す図、第６図はデータ入出力制御処
理装置のエラー検出処理の一例を示す図、第７図は本発
明によるデータ入出力制御方式の他の実施例の処理フロ
ーを示す図、第８図はデータ入出力制御処理装置のエラ
ー検出処理の他の例を示す図である。 １−１・・・０８，１−２・・・タスク、１−３・・・
ＶＯ起動テーブル、１−５・・・報告情報格納エリア、
４・・・竿 １ 図 ギ 汐 ｒｌ ＝ Ｖ、４ 図 −５ と ＋
Ｊ第 ７ 図 年 ｇ 図 １５０−
Claims (1)
- 【特許請求の範囲】 １、主記憶装置と、該主記憶装置に接続され、データの
処理を行なう中央処理装置と、入出力機器と、上記主記
憶装置と上記入出力機器との間のデータの入出力の制御
を行なうデータ入出力制御装置とを備えたデータ処理シ
ステムにおいて、上記データ入出力制御装置内で、デー
タの入出力時に上記入出力機器異常のエラーが発生した
時のエラーの内容が、上記入出力機器の停止を必要とす
るかどうか判定し、その判定結果に基づき、上記入出力
機器を停止せしめるようにしたことを特徴とするデータ
処理システムのデータ入出力制御方法。 ２ 上記入出力機器の停止を必要とするエラーを検出し
た時、該工２−検出を上記主記憶装置内のシステム制御
プログラムへ報告するようにしたことを特徴とする特許
請求範囲第１項記載のデータ入出力制御方法。 ３、上記入出力機器の停止を必要とするエラーを検出し
た時、直ちに、上記入出力機器に対して停止を発行せし
めるようにし九ことを特徴とする特許請求範囲第１項記
載のデータ入出力制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010101A JPS58129525A (ja) | 1982-01-27 | 1982-01-27 | デ−タ処理システムのデ−タ入出力制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57010101A JPS58129525A (ja) | 1982-01-27 | 1982-01-27 | デ−タ処理システムのデ−タ入出力制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129525A true JPS58129525A (ja) | 1983-08-02 |
Family
ID=11740922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57010101A Pending JPS58129525A (ja) | 1982-01-27 | 1982-01-27 | デ−タ処理システムのデ−タ入出力制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273124A (ja) * | 1988-04-25 | 1989-11-01 | Fujitsu Ltd | 共有ファイル制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4924320A (ja) * | 1972-06-26 | 1974-03-04 |
-
1982
- 1982-01-27 JP JP57010101A patent/JPS58129525A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4924320A (ja) * | 1972-06-26 | 1974-03-04 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01273124A (ja) * | 1988-04-25 | 1989-11-01 | Fujitsu Ltd | 共有ファイル制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0430053B2 (ja) | ||
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JP2846760B2 (ja) | プログラマブルコントローラ | |
| JPH01205343A (ja) | 電子計算機システムにおけるプロセスの中断再開方式 | |
| JPS6158054A (ja) | プログラムの暴走検出方式 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 | |
| JPH07295761A (ja) | ミラーリング磁気ディスク装置 | |
| JP2562474B2 (ja) | マルチｃｐｕシステムのアダプタ及びその制御方法 | |
| JP2572821B2 (ja) | 命令再実行による演算処理方式 | |
| EP0382529A2 (en) | Microprocessor having store buffer | |
| JPS6217877Y2 (ja) | ||
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS63132368A (ja) | マルチプロセサの割込み方式 | |
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
| JPH01316851A (ja) | チャネル制御方式 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH01302448A (ja) | 情報処理装置 | |
| JPH0424733B2 (ja) | ||
| JPS63191239A (ja) | 命令再開処理方法および装置 | |
| JPH0149975B2 (ja) | ||
| JPS59177631A (ja) | Ｄｍａ制御方式 | |
| JPS6394339A (ja) | 仮想計算機システム |