JP2723388B2 - プロセッサモジュールの内部バス制御方法及び情処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のバスコントロー
ラと共用メモリ空間をアクセスするマイクロプロセッサ
が内部バスで接続されたプロセッサモジュールの内部バ
ス制御方法及び情報処理装置に関する。複数のプロセッ
サモジュールが複数のシステムバスを介して共用メモリ
空間を使用するマルチプロセッサシステムにあっては、
各プロセッサモジュール内でマイクロプロセッサと複数
のバスコントローラが内部バスを介して接続されてい
る。

【０００２】マイクロプロセッサが共用メモリ空間をア
クセスする制御モードには、マイクロプロセッサの動作
と同期して共用メモリ空間に対するアクセスを実行する
プログラムアクセスがあり、プログラムアクセスが終了
するまで内部バスが占有され、バスコントローラ等の他
のユニットのバス動作が制約される。従って、プログラ
ムアクセスの実行中であっても、プログラムアクセスを
損うことなく他のユニットによる内部バスのバス動作を
可能にすることが望まれる。

【０００３】

【従来の技術】従来、複数のプロセッサモジュールに対
しシステムバスを介して共用メモリモジュールを接続す
ると共に、必要に応じて直接アクセス装置や通信回線等
をアダプタを介して接続したマルチプロセッサシステム
が知られている。このようなマルチプロセッサシステム
の各プロセッサモジュール内には、マイクロプロセッ
サ、ローカルメモリ、システムバスへのアクセス機能を
備えた複数のバスコントローラ、内部バスの使用を調停
する内部バスアービタが設けられ、これらのユニットは
内部バスを介して接続されている。

【０００４】

【発明が解決しようとする課題】しかしながら、複数の
マイクロプロセッサが共通に使用する共用メモリ空間を
特定のプロセッサモジュールがアクセス（リード又はラ
イト）する場合、マイクロプロセッサが一旦内部バス動
作を開始すると共用メモリへのアクセスが完了するまで
他のユニット、例えばバスコントローラ等は内部バスを
使用することができず、内部バスに接続されているバス
コントローラ等のユニットの動作が制約され、システム
性能低下につながるという問題があった。

【０００５】本発明は、このような従来の問題点に鑑み
てなされたもので、共用メモリ空間をマイクロプロセッ
サがアクセスする場合に、マイクロプロセッサが長時間
内部バスを占有することなく、他のユニット例えばバス
コントローラ等によるバス動作を可能にして処理性能を
向上することを目的とする。

【０００６】

【課題を解決するための手段】図１は本発明の原理説明
図である。まず本発明は、マイクロプロセッサ１１と、
ローカルメモリ１２と、マイクロプロセッサ１１の共用
メモリ空間に対するアクセスを検出した際にシステムバ
ス３へのアクセスをマイクロプロセッサ１１の動作と同
期させて行う機能を備えた複数のバスコントローラ１４
と、複数のバスコントローラ１４からの内部バス使用権
の要求に応じてマイクロプロセッサ１１とのバス使用権
の調停を行うバスアービタ１３とを内部バス１６を介し
て接続したプロセッサモジュールの内部バス制御方法を
対象とする。

【０００７】このようなプロセッサモジュールの内部バ
ス制御方式として本発明にあっては、マイクロプロセッ
サ１１が共用メモリ空間に対してアクセスすると、バス
コントローラ１４がシステムバス３へのアクセスを開始
すると共に、マイクロプロセッサ１１に対して内部バス
動作の再実行を要求するリトライ信号を通知して一旦内
部バス動作を中断させ、内部バス動作を中断している間
に他のバスコントローラ等による内部バス１６の使用を
可能とし、システムバス３のアクセスが完了した後に、
リトライ信号に基づいて繰り返し実行されるマイクロプ
ロセッサ１１のアクセスに同期して内部バス動作の完了
信号を通知して内部バス動作を終結させることを特徴と
する。

【０００８】ここでバスコントローラ１４は、共用メモ
リ空間２に対するアクセスが異常終了した場合は、共用
メモリ空間２に対するアクセスを無視してバスアービタ
１３により一定時間経過後にバスエラーを通知させる。
またバスコントローラ１４は、マイクロプロセッサ１１
が二重化された共用メモリ空間に対し２重書込みアクセ
スを行った場合には、各書込み毎にマイクロプロセッサ
１１に対して内部バス動作の再実行を要求するリトライ
信号を通知して一旦内部バス動作を中断させ、内部バス
動作を中断している間に他のバスコントローラ等による
内部バス１６の使用を可能とする。

【０００９】更に、バスコントローラ１４は、マイクロ
プロセッサ１１の指示により、マイクロプロセッサ１１
の動作とは非同期に共用メモリ空間２とローカルメモリ
１２の間、及びローカルメモリ１２と他のプロセッサモ
ジュール内のローカルメモリ１２間でデータ転送を行う
機能を備える。更に又、バスコントローラ１４は、マイ
クロプロセッサ１１のアダプタ４に対するアクセスを検
出した際に、マイクロプロセッサ１１の動作とは非同期
にアダプタ４との間でコマンド、ステータスの授受及び
データ転送を行う機能を備える。

【００１０】このような構成を備えた本発明のプロセッ
サモジュールの内部バス制御方法によれば次の作用が得
られる。特定のプロセッサモジュール１内において、マ
イクロプロセッサ１１が共用メモリ空間２をアクセスし
たことをバスコントローラ１４が認識すると、その時点
の内部バス情報（アドレス、データ、リード／ライト
等）をもとに共用メモリ空間をアクセスするプログラム
アクセス制御モード、即ちシステムバス３へのアクセス
をマイクロプロセッサ１１の動作と同期させて行うプロ
グラムアクセス制御モードを起動する。

【００１１】共用メモリ空間２へのアクセス開始すると
バスコントローラ１４はマイクロプロセッサ１１に対し
てアクセスの再実行を要求するリトライ信号を上げる。
このリトライ信号によるアクセスの再実行は、共用メモ
リ空間２側からアクセス完了信号が得られるまで繰り返
される。リトライをマイクロプロセッサ１１に要求して
内部バス１６の再アクセスに入るまでの間に、他のユニ
ットにより内部バスを使用させることができる。

【００１２】即ち、リトライ信号によりマイクロプロセ
ッサ１１が再実行を要求されると、現在の内部バス１６
のアクセスは無効として動作を一旦終結させる。このと
き内部バス１６に接続されている他のユニット（他のバ
スコントローラ等）から内部バスアービタ１３に内部バ
ス使用要求が出されていれば、他のユニットに内部バス
のバス使用権が与えられる。

【００１３】他のユニットに内部バスを使わせるために
内部バス１６を無効としても、共有メモリ空間２のシス
テムバス３はそのまま動作している。このようにマイク
ロプロセッサ１１による共用メモリ空間２のアクセスが
完了するまで間にも、他のユニットが内部バス１６を使
用することが可能となり、内部バス１６をマイクロプロ
セッサ１１及び複数のバスコントローラ１４等で効率良
く使用し、結果としてマルチマイクロプロセッサシステ
ムのシステム性能を向上することができる。

【００１４】［システム構成］ 図２は本発明の内部バス制御方法が適用されるマルチプ
ロセッサシステムを示した説明図である。図２におい
て、マルチプロセッサシステムは、複数個のプロセッサ
モジュール（ＰＭ）１を備える。２は共用メモリモジュ
ール（ＳＳＭ）であり、全てのプロセッサモジュール１
からアクセスされる共用メモリ空間を構成する。共用メ
モリモジュール２のアドレスは各プロセッサモジュール
１に内蔵されたマイクロプロセッサ（以下、「ＭＰＵ」
と呼ぶ）１１のアドレス空間にマッピングされている。

【００１５】共用メモリモジュール２は複数のシステム
バス３を介して各プロセッサモジュール１と接続され
る。この実施例ではシステムバス３は四本で構成され
る。４はアダプタ（ＡＤＰ）であり、アダプタ４は回
線、ＬＡＮ、ＤＩＳＫ、ＭＴ等のＩ／Ｏ層を制御するユ
ニットを構成し、複数のシステムバス３のいづれかと接
続される。 ［プロセッサモジュールの構成］図３は図２のプロセッ
サモジュール１の内部構成を示した実施例構成図であ
る。

【００１６】図３において、プロセッサモジュール１は
ＭＰＵ１１と、ローカルメモリ（ＬＳＵ）１２と、内部
バスアービタ（ＡＢＴ）１３と、図２のシステムバス３
に接続される複数のバスコントローラ（ＢＣ）１４とか
らなる。ＭＰＵ１１はローカルメモリ１２内に格納され
るプログラムに従って処理を行う。内部バスアービタ１
３は複数のバスコントローラ３からのバス使用要求信号
を受けるとＭＰＵ１１にＨＲＥＱ信号を通知し、ＭＰＵ
１１からＨＡＣＫ信号を受けるとＭＰＵ１１から内部バ
ス使用権を獲得し、アービトレーション信号１５によっ
て効率よくバスコントローラ１４に内部バス１６を使わ
せるよう制御する。

【００１７】ローカルメモリ１２は、ＭＰＵ１１のプロ
グラムおよびデータを格納する。バスコントローラ１４
は図２のアダプタ４との間では、ＭＰＵ１１からの指示
に従ってアダプタ４に命令を発行し、アダプタ４との間
でＤＭＡ転送を行い、その結果をＭＰＵ１１に通知す
る。またアダプタ４からの割込み要求をＭＰＵ１１に通
知する機能を有する。

【００１８】またバスコントローラ１４は自己のローカ
ルメモリ１２と他のプロセッサモジュール１のローカル
メモリ１２の間のデータ転送を制御する。即ち、ＭＰＵ
１１からの指示に従ってローカルメモリ１２内のデータ
を特定のプロセッサモジュール１に転送する。具体的に
は、ローカルメモリ１２からバスコントローラ１４の内
部のバッファにデータをＤＭＡ転送し、システムバス３
を介して特定のプロセッサモジュール１のバスコントロ
ーラ１４内バッファまでデータを転送する。転送先のバ
スコントローラ１４は内部バッファからローカルメモリ
１２内のあらかじめ定められた領域に受信したデータを
ＤＭＡ転送する。

【００１９】更にバスコントローラ１４は、プロセッサ
モジュール１間で共用される共用メモリモジュール２へ
のアクセスを制御する。この共用メモリモジュール２の
アクセス制御には次の２つの機能がある。予め用意さ
れた指示に従って共用メモリモジュール２とローカルメ
モリ１２の間でＤＭＡ転送する機能（非同期アクセ
ス）、ＭＰＵ１１と同期して共用メモリモジュール２
をアクセスするプログラムアクセス機能（同期アクセ
ス）、である。

【００２０】この２つのアクセス機能のうち、本発明は
の機能によるプログラムアクセス動作で生ずる内部バ
ス１６の閉塞時間を短縮するものであり、内部バス１６
に接続されるユニット、例えばバスコントローラ１４が
多い場合に有効な方式である。 ［ＭＰＵによるアクセスの種類］ここで図１２を参照し
てプロセッサモジュール１のＭＰＵ１１による共用メモ
リモジュール２及び他のプロセッサモジュール１に対す
るアクセスの種類を説明する。

【００２１】まずＭＰＵ１１のアクセスには次の４つの
アクセスがある。 ＭＰＵ１１の共用メモリモジュール２に対するプログ
ラムアクセス（同期アクセス） ＭＰＵ１１の指示による共用メモリモジュール２に対
するＤＭＡアクセス（非同期アクセス） ＭＰＵ１１の指示によるプロセッサモジュール１のロ
ーカルメモリ１２間のＤＭＡアクセス（非同期アクセ
ス） ＭＰＵ１１の指示によるプロセッサモジュール１とア
ダプタ４間のコマンド／ステータス及びデータ転送（非
同期アクセス） このうちが同期アクセスであり、〜が非同期アク
セスとなる。 ［同期アクセス］本発明でいう同期アクセスとは、プロ
グラムのある一命令の実行中に行われるアクセスのこと
をいう。例えば、

【００２２】

【表１】

【００２３】のような命令列をＭＰＵ１１が実行してい
る場合、図１３に示すように、命令１のＭＯＶ命令（レ
ジスタＲ０の内容をメモリ空間のアドレスとしてアクセ
スし、そのデータをレジスタＲ３に入れる命令）で、Ｍ
ＰＵ１１が内部バスを使ってデータをレジスタＲ３に入
れて初めて次のＡＮＤ命令に進めることになる。逆にい
うと、内部バスを使ってレジスタＲ３に入れるまで、そ
の命令で止ったままでいる。

【００２４】このようなデータのアクセスと命令の進行
が関係していることを同期アクセスと呼び、先のレジス
タＲ０の内容が共用メモリ空間（ＳＳＭ）である場合が
図１２のに示した本発明の同期アクセスとなる。 ［非同期アクセス］本発明の非同期アクセスとは、プロ
グラムの進行に関係しないアクセス（データ転送）のこ
とをいう。例えば、

【００２５】

【表２】

【００２６】の場合、命令１のＭＯＶ命令で“８０００
００００”というデータがＢＣＲＥＧ１というバスコン
トローラ１４の制御レジスタに書き込まれることによっ
て、バスコントローラ１４のＤＭＡ動作が起動され、別
途、あらかじめ準備された情報に従って、例えば図１２
のに示すローカルメモリ１２と共用メモリモジュール
２間でのデータ転送を行う。このときＭＰＵ１１のプロ
グラムはＤＭＡ動作とは無関係に先に進む。 ［バスコントローラの構成］図４は、図３に示したバス
コントローラ１４の内部構成を示した実施例構成図であ
る。

【００２７】図４において、システムバス制御部１４１
はシステムバス３を介したアクセス、即ち共用メモリシ
ジュール２、他のプロセッサモジュール１又はアダプタ
４に対するアクセスを実行する部分である。ＤＭＡアク
セス制御部１４２はＭＰＵ１１の指示によって動作し、
予めローカルメモリ１２内に準備された内容に従って、
ローカルメモリ１２と共用メモリモジュール２、他のプ
ロセッサモジュール内のローカルメモリ１２、及びアダ
プタ４との間でＤＭＡ転送を行う。

【００２８】ＤＭＡ制御１４３は、ＤＭＡアクセス制御
部１４２によって起動され、実際に内部バス１６のバス
使用権を獲得してローカルメモリ１２とバスコントロー
ラ１４内のデータバッファ（ＢＵＦＦ）１４４との間で
データの転送を行う。プログラムアクセス制御部１４５
は本発明に係るプログラムアクセスを制御する部分であ
り、詳細な動作は後述する。

【００２９】バススレーブ制御１４６は、ＭＰＵ１１あ
るいは他ユニットがバス動作を開始することで起動され
る。このときバスコントローラ１４自身の内部レジスタ
に対するアクセスである場合は、リードデータの準備完
了後、あるいはライトデータの書込み完了後に完了信号
を通知する。また、共用メモリモジュール２空間に対す
るアクセスであった場合は、プログラムアクセス制御部
１４５を起動し、プログラムアクセス制御部１４５と連
携して動作する。 ［プログラムアクセス動作］まず内部バスの占有を伴う
従来のプログラムアクセス動作を図５で説明する。

【００３０】図５において、でＭＰＵ１１のアクセス
を受けるとバスコントローラＢＣが起動され、でシス
テムバス３へのアクセスを開始する。で共用メモリモ
ジュール２のアクセスが完了するとバスコントローラＢ
ＣはでＭＰＵ１１に完了（コンプリート）を通知し、
ＭＰＵ１１の一命令が完了する。このからまで間、
内部バス１６はＭＰＵ１１に占有され、他のユニットは
一切動作することができない。

【００３１】尚、図５においてバスコントローラＢＣ内
の１，２，３・・の数字はバススレーブ制御部１４６の
シーケンス番号を示し、またＡ，Ｂ，Ｃ，Ｗはプログラ
ムアクセス制御部１４５の遷移状態を示したもので、そ
の詳細は次の本発明のプログラムアクセス動作によって
明らかにされる。次に本発明によるプログラムアクセス
動作を説明する。

【００３２】図６は、図４のプログラムアクセス制御部
１４５の状態遷移を示している。まずアベイラブル（Av
ailable ）状態Ａはプログラムアクセス制御部１４５が
何も動作していない状態で、アベイラブル状態Ａでバス
スレーブ制御１４６から共用メモリモジュール２空間へ
のアクセスが来たことを通知されるとワーキング（Work
ing)状態Ｗに遷移する。

【００３３】ワーキング状態Ｗでは、内部バス１６の情
報を取り込む。ワーキンク状態Ｗで内部バス１６の情報
の取り込みが完了すると、ビジィー（Busy) 状態Ｂに遷
移し、システムバス制御部１４１にアクセスを開始させ
る。システムバス制御部１４１からの完了通知を受ける
と完了ステータスをチェックし、正常であればコンプリ
ート（Complete) 状態Ｃへ遷移し、完了ステータスが異
常であればエラー（Error)状態Ｅへ遷移する。

【００３４】ダブル（Double) 状態Ｄは、共用メモリモ
ジュール２への書込み動作時に、予め二重書込みモー
ド、即ち２台の共用メモリモジュール２へ同一データを
書き込むモードに設定されている場合に、ワーキング状
態Ｗから遷移し、一回目の書込み動作完了でビジィー状
態Ｂに遷移する。二回目の書込みについては通常の書込
みと同じである。

【００３５】更に、破線の遷移はそれぞれ異常時の遷移
を表わしている。コンプリート状態Ｃ及びエラー状態Ｅ
でバススレーブ制御部１４５から内部バス１６のアクセ
ス通知を受けるとアベイラブル状態Ａに戻る。図７は図
４のバススレーブ制御１４６のシーケンスを示した説明
図である。まず状態１は何もしていない状態である。状
態１で内部バス１６のアクセス開始を認識すると状態２
に進み、状態２でアクセスアドレスおよびプログラムア
クセス制御部１４５の状態をチェックする。

【００３６】この状態２からの処理は次の４つに分かれ
る。 （１）バスコントローラ１４自身に対するアクセスまた
は共用メモリモジュール２空間へのアクセスで、且つプ
ログラムアクセス制御部１４５がコンプリート状態Ｃで
あれば状態３に進む。 （２）共用メモリモジュール２空間に対するアクセス
で、且つプログラムアクセス制御部１４５がビジィー状
態Ｂまたはダブル状態Ｄであれば、状態４に進む。 （３）バスコントローラ１４自身に対するアクセスでな
い場合、あるいは共用メモリモジュール２への空間アク
セスでプログラムアクセス制御部１４５がエラー状態Ｅ
あれば、状態１に戻る。 （４）共用メモリモジュール２空間へのアクセスで、且
つプログラムアクセス制御部１４５がアベイラブル状態
Ａまたはワーキング状態Ｗにいるときは状態２で止ま
る。

【００３７】状態３は正常にアクセスが行われた場合に
通過するシーケンスであり、バスコントローラ１４内の
レジスタのリード／ライト等が行われ、完了信号が通知
される。状態４は内部的には何も行わずＭＰＵ１１に対
するリトライ要求を通知する。状態１に戻る場合は、他
のユニットが完了信号を通知することでそのバス動作が
終結する。

【００３８】図８は本発明によるプログラムアクセス動
作の具体例を示した説明図である。まずＭＰＵ１１のア
クセスによりバススレーブ制御１４６が起動され、状態
１から状態２に進んで共用メモリモジュール２空間への
アクセスであることを認識すると、プログラムアクセス
制御部１４５を起動する。アベイラブル状態Ａで起動し
たプログラムアクセス制御部１４５は、ワーキング状態
Ｗに進んでシステムバス３のアクセスに必要な情報を取
り込むとビジィー状態Ｂに遷移し、システムバス３のバ
スアクセスを開始させる。

【００３９】同時にバススレーブ制御部１４６がプログ
ラムアクセス制御部１４５のビジィー状態Ｂを認識する
と状態４に進み、ＭＰＵ１１に対してリトライ要求を返
す。ＭＰＵ１１はバススレーブ制御部１４６からのリト
ライ要求を認識すると、再度、共用メモリモジュール２
空間へのアクセスを行う。リトライ要求に基づくＭＰＵ
１１の再アクセスを受けてバススレーブ制御１４６は再
び起動されると、状態１から状態２に進んで共用メモリ
モジュール２空間へのアクセスであることを認識し、こ
のときプログラムアクセス制御部１４５がビジィー状態
Ｂであるので、直ちに状態４に進んでリトライ要求を出
す。

【００４０】更に次のリトライ要求に基づくＭＰＵ１１
のアクセスによってバススレーブ制御１４６が起動され
て状態１から状態２に進み、このとき共用メモリモジュ
ール２空間へのアクセスが完了してプログラムアクセス
制御部１４５がコンプリート状態Ｃになっていたとする
と、バススレーブ制御１４６はＭＰＵ１１に対し完了信
号（コンプリート）を通知する。一方、プログラムアク
セス制御部１４５は、コンプリート状態Ｃでバススレー
ブ制御部１４６からのアクセス通知を認識するとアベイ
ラブル状態Ａに戻る。 ［共用メモリアクセス中の他のユニットによる内部バス
の使用］図９は本発明のプログラムアクセス動作の途中
で他のユニット、例えば他のバスコントローラが内部バ
スを使用する場合の処理動作を示した説明図である。

【００４１】まず最初のＭＰＵ１１のメモリモジュール
２空間に対するアクセスによるバススレーブ制御部１４
６、プログラムアクセス制御部１４５及びシステムバス
３の動作は図８の場合と同じであり、バスコントローラ
１４からリトライ信号を受けたＭＰＵ１１はアクセス再
実行のために内部バス１６の動作を無効とすることで終
結させる。

【００４２】この内部バス１６の動作の終結の際に、前
もって図３に示したように他のバスコントローラ１４か
ら内部バスアービタ１３に対し内部バス１６の使用要求
信号の送出が行われ、ＭＰＵ１１に対するＨＲＥＱ信号
に対しＨＡＣＫ信号を受けて内部バス使用権を獲得して
いたとすると、バススレーブ制御部１４６からリトライ
通知を受けて内部バス１６の使用を終結した際に、内部
バス使用権を獲得している他のバスコントローラ１４に
よる内部バス１６のバス動作が行われる。例えば他のバ
スコントローラ１４を使用して他のプロセッサモジュー
ル１のローカルメモリ１２との間のアクセス或いはアダ
プタ４に対するアクセスがＤＭＡ転送により行われる。

【００４３】このような他のユニットによるアクセスが
完了して内部バス１６のバス動作が終結すると、ＭＰＵ
１１がリトライ通知に基づいて同じアクセス動作を再度
行う。このアクセス動作の再実行は共用メモリ２側のア
クセス完了をＭＰＵ１１がバルスコントローラ１４から
得るために繰り返し行われる。この二回目の動作も図８
の場合と同じである。

【００４４】更に二回目の動作でリトライ通知がＭＰＵ
１１に行われると、それまでの間に内部バス使用権を獲
得している他のユニットによる内部バスのバス動作が行
われる。そして二回目の他のユニットによるバス動作中
に、共用メモリモジュール２空間に対するアクセスが完
了すると、他のユニットによるバス動作の終結後のトリ
ライ信号に基づくＭＰＵ１１の再アクセスに対し、共用
メモリモジュール２空間のアクセス完了通知が行われ、
一連のプログラムアクセス動作を終了する。［アクセス
異常終結］図１０はメモリモジュール２空間のアクセス
が異常終結した場合の動作を示している。

【００４５】プログラムアクセス制御部１４５がビジィ
ー状態Ｂからエラー状態Ｅに遷移するまでの動作は、図
８の正常終了の場合と同じであるが、バススレーブ制御
部１４６がプログラムアクセス制御部１４５のエラー状
態Ｅを認識するとただちに状態１に戻り、異常終了した
共用メモリモジュール２空間へのアクセスを無視する。

【００４６】このエラー終了時の内部バス１６のバス動
作は内部バスアービタ１３のタイマで監視されており、
タイムアップすると内部バス１６の動作を終結させ、Ｍ
ＰＵ１１に異常が通知される。 ［二重書込み時の動作］図１１は共用メモリモジュール
２空間をアクセスする際に二重化書込みを行う場合の動
作を示した説明図である。

【００４７】共用メモリモジュール２は万一の障害に備
えて、物理的に二重化されている。従って、１つの共用
メモリモジュール２が故障しても、もう１つのメモリラ
モジュール２をアクセスすることにより、処理が続行で
きる。二重書込み動作は、ＭＰＵ１１の共有メモリ空間
への書込みを検出して、バスコントローラ１４が二重化
された２台の共用メモリモジュール２に対して、同一ア
ドレスに同一データを書込む動作であり、ＭＰＵ１１は
二重化されたことを意識しなくとも、常に２台の共用メ
モリモジュール２のデータの一致がとられる。

【００４８】この二重化された共用メモリモジュールに
対する二重書込み動作にあっては、一回目の書込み動作
の際にプログラムアクセス制御部１４５の状態がワーキ
ング状態Ｗからダブル状態Ｄに遷移し、このダブル状態
Ｄを認識してバススレーブ制御部１４５がＭＰＵ１１に
リトライを通知する。ダフル状態Ｄに遷移したプログラ
ムアクセス制御部１４６は、一回目の書込みが正常に完
了するとビジィー状態Ｂに遷移する。

【００４９】二回目の書込みは図８の通常の書込み動作
と同じである。

【００５０】

【発明の効果】以上説明したように本発明によれば、複
数のプロセッサモジュールから共用される共用メモリ空
間をプログラムアクセス、即ちマイクロプロセッサがア
クセスする場合に、内部バスを長時間に亘ってマイクロ
プロセッサに占有させることなく、例えばバスコントロ
ーラ等の他のユニットのＤＭＡ動作を行わせながらアク
セスを遂行することができ、内部バスに接続されるユニ
ット、例えばバスコントローラが多い場合の処理性能の
向上に大きく寄与する。

【図面の簡単な説明】

【図１】本発明の原理説明図

【図２】本発明が適用されるマルチプロセッサシステム
の構成図

【図３】図２のプロセッサモジュールの実施例構成図

【図４】図３のバスコントローラの実施例構成図

【図５】従来のプログラムアクセス動作を示した説明図

【図６】図４のプログラムアクセス制御部の遷移状態説
明図

【図７】図４のバススレーブ制御部のシーケンス動作説
明図

【図８】本発明によるプログラムアクセスの動作説明図

【図９】他のユニットが途中で内部バスを使用した場合
の本発明によるプログラムアクセスの動作説明図

【図１０】アクセスが異常終了した場合の本発明による
プログラムアクセスの動作説明図

【図１１】二重書込みを行う場合の本発明によるプログ
ラムアクセスの動作説明図

【図１２】本発明におけるＭＰＵ１１によるアクセスの
種類を示した説明図

【図１３】本発明のＭＰＵによる同期アクセスの説明図

【符号の説明】

１：プロセッサモジュール（ＰＭ） ２：共用メモリモジュール（ＳＳＭ） ３：システムバス ４：アダプタ（ＡＤＰ） １１：マイクロプロセッサ（ＭＰＵ） １２：ローカルメモリ（ＬＳＵ） １３：内部バスアービタ（ＡＢＴ） １４：バスコントローラ（ＢＣ） １５：アビトレーション信号 １６：内部バス １４１：システムバス制御部 １４２，１４３：ＤＭＡ制御部 １４４：バッファ（ＢＵＦＦ） １４５：プログラムアクセス制御部 １４６：バススレーブ制御部

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】マイクロプロセッサ１１と、ローカルメモ
   リ１２と、該マイクロプロセッサ１１の共用メモリ空間
   ２に対するアクセスを検出した際にシステムバス３への
   アクセスを前記マイクロプロセッサ１１の動作と同期さ
   せて行う機能を備えた複数のバスコントローラ１４と、
   前記複数のバスコントローラ１４からの内部バス使用権
   の要求に応じて前記マイクロプロセッサ１１とのバス使
   用権の調停を行うバスアービタ１３とを内部バス１６を
   介して接続したプロセッサモジュールの内部バス制御方
   法において、 前記マイクロプロセッサ１１が前記共用メモリ空間２に
   対してアクセスすると、前記バスコントローラ１４が前
   記システムバス３へのアクセスを開始すると共に、前記
   マイクロプロセッサ１１に対して内部バス動作の再実行
   を要求するリトライ信号を通知して一旦内部バス動作を
   中断させ、該内部バス動作を中断している間に前記他の
   バスコントローラによる内部バス１６の使用を可能と
   し、前記システムバス３のアクセスが完了した後に、前
   記リトライ信号に基づいて繰り返し実行される前記マイ
   クロプロセッサ１１のアクセスに同期して内部バス動作
   の完了信号を通知してバス動作を終結させることを特徴
   とするプロセッサモジュールの内部バス制御方法。
2. 【請求項２】請求項１記載のプロセッサモジュールの内
   部バス制御方法に於いて、 前記バスコントローラ１４は、共用メモリ空間２に対す
   るアクセスが異常終了した場合は、前記共用メモリ空間
   ２に対するアクセスを無視してバスアービタ１３により
   一定時間経過後にバスエラーを通知させることを特徴と
   するプロセッサモジュールの内部バス制御方法。
3. 【請求項３】請求項１記載のプロセッサモジュールの内
   部バス制御方法に於いて、 前記バスコントローラ１４は、前記マイクロプロセッサ
   １１が前記二重化された共用メモリ空間に対し二重書込
   みアクセスを行った場合には、各書込み前に前記マイク
   ロプロセッサ１１に対して内部バス動作の再実行を要求
   するリトライ信号を通知して一旦内部バス動作を中断さ
   せ、該内部バス動作を中断している間に前記他のバスコ
   ントローラによる内部バス１６の使用を可能とすること
   を特徴とするマイクロプロセッサの内部バス制御方法。
4. 【請求項４】請求項１記載のプロセッサモジュールの内
   部バス制御方法に於いて、 前記複数のバスコントローラ１４は、前記マイクロプロ
   セッサ１１の指示により、前記マイクロプロセッサ１１
   の動作とは非同期に前記共用メモリ空間２と前記ローカ
   ルメモリ１２間、及び前記ローカルメモリ１２と他のプ
   ロセッサモジュール内のローカルメモリ１２間でデータ
   転送を行う機能を備えたことを特徴とするプロセッサモ
   ジュールの内部バス制御方法。
5. 【請求項５】請求項１記載のプロセッサモジュールの内
   部バス制御方法に於いて、 前記複数のバスコントローラ１４は、マイクロプロセッ
   サ１１のアダプタ４に対するアクセスを検出した際に、
   前記マイクロプロセッサ１１の動作とは非同期にアダプ
   タ４との間でコマンド、ステータスの授受及びデータ転
   送を行う機能を備えたことを特徴とするプロセッサモジ
   ュールの内部バス制御方法。
6. 【請求項６】共用メモリが接続されるシステムバスに接
   続され、内部バスに接続されたマイクロプロセッサ、バ
   スアービタ、複数のバスコントローラを備える情報処理
   装置であって、 前記バスコントローラは、 前記マイクロプロセッサからの前記共用メモリへアクセ
   ス要求に応答して該アクセスの再実行を該マイクロプロ
   セッサに要求すると共に、該マイクロプロセッサから該
   アクセスの再実行を受け該アクセスが完了しているとき
   完了通知を応答 するバススレーブ制御部と、 前記アクセス要求に基づき前記システムバスへのアクセ
   スを開始するシステムバス制御部とを備えることを特徴
   とする情報処理装置。