JP2874488B2

JP2874488B2 - 処理装置

Info

Publication number: JP2874488B2
Application number: JP4292517A
Authority: JP
Inventors: 肇高橋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-10-30
Filing date: 1992-10-30
Publication date: 1999-03-24
Anticipated expiration: 2014-03-24
Also published as: US5517625A; JPH06139207A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のプロセッサから構
成されるマルチプロセッサシステムのシステムバス制御
方式に関する。

【０００２】

【従来の技術】複数のプロセッサがそれぞれに別の処理
を実行することでシステム全体の性能を高める様に構成
されたマルチプロセッサシステムにおいては、リソース
（資源）の競合を回避する目的等で、プロセッサ間の排
他制御が必須となってくる。この様な排他制御の実現方
法として、全てのプロセッサからアクセス出来る共有メ
モリ上に排他制御用のエリアを設け、そのメモリ内容に
よってリソースの使用権を排他的に与える方式がある。
この方式は全てのプロセッサが同一のアドレスを同一の
手順、即ち先ず内容を読み出してから、条件の一致によ
って書き込みを行うと言う手順を踏むこと、かつその一
連の動作中に他のプロセッサのアクセスが割り込まない
ことが絶対条件となる。

【０００３】アドレスの一致については当然のことであ
り、説明するまでもない。前述の同一手順を踏む必要が
あることは、あるプロセッサが内容も見ずに書き込みを
行えば、直ちに内容が破壊されてしまうことからも分か
る様に、排他制御に使用するエリアでは排他制御用のア
クセスは、まず条件を読みゆく動作、この条件が例えば
「０」であれば、あるリソースは他のプロセッサが使用
しておらず「１」であれば使用しているとすると、
「０」を確認後、書き込みを行うという、いわゆるリー
ド−条件チェック−ライト動作しか行えず、このエリア
に一般のライトアクセスを行えば、排他制御は成り立た
なくなる。最後の他のプロセッサのアクセスが割り込め
ば、一度に複数のプロセッサが使用権を得（られたと思
っ）てしまいリソースの競合等が発生することが容易に
想像出来る。

【０００４】上記３点の条件の内、前者２点は純粋に排
他制御を行おうとするソフトウェアの問題（ルールと言
った方が良い）であり、最後の１点はハードウェアの問
題である。このハードウェアの問題を解決する為に、排
他制御専用の命令を具備するプロセッサが登場してい
る。このプロセッサは排他制御命令を実行している期間
中は排他制御であることを示す信号をアサートし続け、
かつリード−条件チェック−ライト動作を連続して（リ
ード−ライト動作の切れ目でもバスを開放したり、割り
込みを受け付けたりしない）処理することで、他プロセ
ッサの割込みが発生しない様にしている。

【０００５】このため、従来のシステムバスにおける排
他制御は、システムバスの調整を行うアービタ（ＡＢ
Ｔ）が排他期間中を示す排他制御信号（ＬＯＣ）を監視
することで、この信号（ＬＯＣ）がアサートされている
間は、他のモジュールのコマンド送信要求を一切受け付
けない様に制御していた。

【０００６】

【発明が解決しようとする課題】従来の排他制御方式で
は、誰かが排他制御アクセスを開始すると、その期間中
他のモジュールが一切コマンドを発行することが出来な
いため、著しく性能が低下する問題があった。つまり、
ＬＯＣ信号が出されると、アービタはシステムバスをＬ
ＯＣ信号を出力したモジュールにしか使用させず、他の
モジュールは一切コマンドを発行することを禁止する。
しかし、ＬＯＣ信号を発行してシステムバスを専有して
いるモジュールがシステムバスを使用する期間は断続的
であり、使用してない期間がかなりの割合となる場合も
多い。しかし、この使用していない期間でも、他のモジ
ュールはシステムバスを使用することができずシステム
全体としては性能が低下していた。

【０００７】以下従来のシステムバスの排他制御例を説
明する。図21はマルチプロセッサシステムの構成図であ
る。複数のモジュールがアービタ（ＡＢＴ）４によって
制御されるシステムバス１に接続される。各モジュール
間のデータ転送は、各モジュールが特定モジュールに対
してコマンドを送出し、その指定されたモジュールがコ
マンドを実行してステータスを返送することで行われ
る。システムバス（ＳＢＵＳ）１はデータを送出する双
方向のシステムデータバス（ＳＤＢ）13と、そのデータ
の中身を示す双方向のタグバス（ＴＢ）14と、コマンド
あるいはステータスの送信に同期して転送状態を通知す
る双方向のレスポンスライン（ＲＬＮ）15と、各プロセ
ッサモジュール２が排他制御を行っていることを示す双
方向の排他制御表示信号（ＬＯＣ）線16と、モジュール
とアービタ間で各々に専用に設けられるバス使用要求信
号（Ｈｉｇｈ／Ｌｏｗ）とバス使用許可信号（Ｍａｓｔ
ｅｒ／Ｓｌａｖｅ）とに用いる使用要求／許可バス17と
から構成される。

【０００８】バス使用要求信号は、Ｈｉｇｈ／Ｌｏｗの
２本から構成され、コマンドの送信要求はＬｏｗレベ
ル、ステータスの送信要求はＨｉｇｈレベルに設定され
る。アービタ４においてはＨｉｇｈレベルの要求を優先
的に受け付ける。これは、コマンドの一方的な送出を避
ける為である。一方、バスの使用許可信号はマスタとス
レーブの２種があり、バス使用要求を出しているモジュ
ールに許可を与える場合はマスタ信号を与え、そのモジ
ュールはマスタ信号でＳＤＢ／ＴＢバス13，14をドライ
ブすることが出来る。アービタ４はマスタとなったモジ
ュールの発行するコマンド内の相手モジュールを認識
し、そのモジュールに対してスレーブ信号を与える。ス
レーブ信号を与えられたモジュールはＲＬＮバス15をド
ライブし、コマンドに同期して受信状況を報告する。モ
ジュールの機能からバス使用要求が使われない場合があ
る。例えば、メモリモジュール３がコマンドを発行する
ことは無いのでＬｏｗレベルのバス使用要求は使われな
い。

【０００９】図22は、従来のモジュール構成の一例であ
り、プロセッサモジュール２とメモリモジュール３の例
を示している。プロセッサモジュール２はＭＰＵ20とＭ
ＰＵ20のプログラムを含むローカルメモリ21と、システ
ムバス１との制御を行うバスコントローラ（ＢＣ）23と
から成り、各部が内部インタフェースであるアドレスバ
ス（ＡＢ）／データバス（ＤＢ）24及び制御信号（ＣＯ
ＮＴＲＯＬ）線25とで接続される。メモリモジュール３
は、メモリ部（ＭＥＭ）26とバスコントローラ（ＢＣ）
27とから成り、同様にアドレスバス（ＡＢ）／データバ
ス（ＤＢ）28と制御信号（ＣＯＮＴＲＯＬ）線29で接続
される。バスコントローラ27の信号線は図21で説明した
通りである。

【００１０】図23は、従来の各モジュールに搭載される
バスコントローラ23, 27の構成例を示しており、各モジ
ュール機能によって若干の違いがあるが、基本的には内
部インタフェースを制御するＭＡＣ部（メモリアクセス
コントローラ）30，35と、内部のＭＥＭやＭＰＵと授受
するデータ等を一時的に蓄えるバッファ（ＢＵＦＦ）3
1，36と、コマンドあるいはステータスを生成／送出す
る送信部（ＸＭＴ）32，37と、コマンドあるいはステー
タスを受ける受信部（ＲＣＶ）33，38及びアービタ４と
の制御を行うバスアービトレーション部（ＢＵＳ）34，
39とからなる。さらに詳細について言えば、プロセッサ
モジュール２の送信部（ＸＭＴ）32はＬＯＣ信号のドラ
イブ機能を有するが、メモリモジュール３は機能的に不
要なのでＬＯＣのドライブ機能は持たない。

【００１１】図24は各モジュールの送信部 (ＸＭＴ)32
，37，受信部（ＲＣＶ）33，38およびバスアービトレ
ーション部（ＢＵＳ）34，39に設けられたラッチの配置
を示す図である。

【００１２】図25は、従来のアービタ４の信号を示して
いる。アービタコントローラ（ＡＢＴＣ）45は前述の様
に、各モジュールからのバス使用要求信号を受け付ける
とそれらの中から適当なモジュールに対してバス使用許
可信号（マスタ）を与える。また、モジュールの発行す
るコマンド内の相手モジュールを確認してそのモジュー
ルにＲＬＮバス15のドライブを許可するスレーブ信号を
与える。但し、コマンド転送時にパリティエラーを検出
するなどの異常時は、相手ユニットが分からないので、
スレーブ信号は誰にも与えず、自らがＲＬＮ15をドライ
ブしてハードエラーを出力する。またＬＯＣ信号を監視
して、ＬＯＣ信号のアサートを検出するとその期間中は
コマンドの送出を抑止する。具体的にはＬｏｗレベルの
バス使用要求を受け付けないことで実現する。

【００１３】次に上述のように構成されたシステムバス
の動作を図26を用いて説明する。本図では、モジュール
＃１からモジュール＃２をアクセス（モジュール＃１が
モジュール＃２にデータを送る。即ち書き込み動作）す
る例を示している。モジュール＃１はコマンドを送信す
る為にＢＲＱ＃１（Ｌ）をアサートする。アービタ４は
ＢＲＱ＃１（Ｌ）を受けるとＢＧＲ＃１（Ｍ）信号を与
える。モジュール＃１はＢＧＲ＃１（Ｍ）信号を受ける
とＳＤＢ／ＴＢバス13，14のドライブを開始すると同時
にコマンドに続くアドレス／データ情報を順次送出す
る。タグバス14はバス動作の開始（即ちコマンドかステ
ータスであること）を示すＳＴＴ（スタート）と、最終
データであることを示すＣＰＴ（コンプリート）信号と
からなる。

【００１４】アービタ４は、ＣＰＴ信号を確認するとモ
ジュール＃１に対するＢＧＲ＃１（Ｍ）信号をネゲート
する。またアービタ４はタグバス14情報によりコマンド
であることを認識するとコマンド内の相手先モジュール
情報を読取り、対応するモジュール（図ではモジュール
＃２）にＢＧＲ＃２（Ｓ）信号を与える。モジュール＃
２はＢＧＲ＃２（Ｓ）信号を受けるとＲＬＮ15をドライ
ブし、コマンド転送に同期して受信状況を逐次報告す
る。モジュール＃２はコマンドを受信後、内部で処理を
行い、その結果からステータスを作成する。

【００１５】ステータスをモジュール＃１に送出する為
に、アービタ４に対してＢＲＱ＃２（Ｈ）信号をアサー
トする。アービタはＢＲＱ＃２（Ｈ）に対してＢＧＲ＃
２（Ｍ）信号を与える。モジュール＃２はＢＧＲ＃２
（Ｍ）信号を受けるとＳＤＢ／ＴＢバス13，14をドライ
ブしステータスを送出する。アービタ４はステータスの
内容からモジュール＃１に対してＢＧＲ＃１（Ｓ）信号
を与え、ＲＬＮバス15のドライブを許可する。この様
に、モジュール間のデータ転送は、コマンド−ステータ
スの授受によって遂行される。システムバス上ではコマ
ンドとステータスの転送間は空きサイクルがあり、排他
制御信号ＬＯＣが出力されていないときは、他のモジュ
ールが使用することが出来る。この様なバスは分割（ス
プリット）型バスと呼ばれ、アクセス毎にバスを占有し
続ける方式に比してスループットが向上する。

【００１６】図27は、排他制御アクセスの動作例を示し
ている。図26と同様にモジュール＃１（プロセッサモジ
ュール）がモジュール＃２（メモリモジュール）に対し
てアクセスを行う例で説明する。図26のモジュール＃１
の部分は内部バス動作を示している。ＭＰＵ20は排他制
御アクセスするアドレスをアドレスバスＡＢに確定させ
るとアドレスストローブ（＊ＡＳ）をアサートしてバス
動作の開始を知らせる。バスコントローラＢＣ23はその
アクセスがモジュール＃２に対するリードアクセスであ
ることを認識すると、システムバスコマンド（図中Ｃ）
を生成し、続いてアドレス（図中Ａ）を送出し、ステー
タスの返送を待つ。ＭＰＵ20が排他制御アクセスである
こと示す信号（＊ＬＯＣＩ）をアサートしているのでバ
スコントローラ23はコマンドの送出と同時にＬＯＣ信号
をアサートする。

【００１７】アービタ４はＬＯＣ信号のアサートを検出
すると前述の様に以降その期間中は他のモジュールから
のコマンドの送信要求を受け付けない。モジュール＃２
は、コマンドを受け付けると内部のＭＥＭ26へのアクセ
ス（読みだし）を行い、その結果からステータスを作成
する。モジュール＃１がモジュール＃２からのステータ
スとデータを受け取り、ステータスに異常がなければ、
バスコントローラＢＣ23がそのデータをデータバスＤＢ
24に確定してから、バス動作の完了をＭＰＵ20に通知す
る完了通知（＊ＤＣ）信号をアサートする。ＭＰＵ20
は、リードデータを取り込んでデータ判定が終わると、
そのまま書き込みの為のライト動作を開始する。内部バ
ス、システムバスの動作は、データ（図中Ｄ）の転送方
向が違うのみで同様に行われる。

【００１８】このＭＰＵの一命令（リード・モディファ
イ・ライト）実行期間中、システムバスは他のモジュー
ルによる一切のコマンド送信が抑止されるので、メモリ
アクセスに対する競合が発生しなくなりデータのインテ
グリティが保証される。この従来の排他制御方式におい
ては、データのインテグリティを保証する為に排他制御
アクセス中に一切のコマンド送信を抑えてしまうことに
あり、排他制御アクセスの実行に伴いシステムバスのス
ループットが低下する問題があった。

【００１９】本発明は、上述の問題点に鑑みてなされた
もので、排他制御中のシステムバスの使用効率を高める
システムバス制御方式を提供することを目的とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理図で
ある。システムバス１に複数の第１モジュール２と１つ
または複数の第２モジュール３とアービタ４を接続し、
前記第１モジュール２には、排他制御期間中であること
を示す排他制御信号を監視する第１の排他制御信号監視
手段５と、前記排他制御信号を出力する排他制御信号出
力手段６と、前記排他制御信号を自身が出力していると
き自身が発信元であることを示すことも含めた排他制御
命令を出力する命令出力手段７と、この命令に対する返
信を受信する返信受信手段８とを備え、前記第２モジュ
ール３は、前記排他制御信号を監視する第２の排他制御
信号監視手段９と、前記排他制御命令の発信元を記憶す
る発信元記憶手段１０と、前記命令出力手段７の命令を
受信する命令受信手段１１と、この受信した命令の返信
をする返信出力手段１２とを備え、前記アービタ４は前
記第１モジュール２と前記第２モジュール３からの前記
システムバス１の使用要求があると、前記システムバス
１の使用状態により使用許可を与えるようにしたもので
ある。

【００２１】また、前記第２モジュール３の発信元記憶
手段１０は、前記第２の排他制御信号監視手段９が前記
排他制御信号がアサートされ始めた後の最初の前記排他
制御命令に含まれる発信元を前記排他制御信号がネゲー
トされるまで保持するようにしたものである。

【００２２】また、前記第２モジュール３の命令受信手
段11は前記排他制御命令を受信するとその発信元を調べ
前記発信元記憶手段10に記憶した発信元と異なる場合は
この排他制御命令を拒絶するようにしたものである。

【００２３】また、前記排他制御信号と前記排他制御命
令を発行しようとした前記第１モジュール２が、前記排
他制御信号監視手段５によって既に排他制御信号が他の
第１モジュール２より発行されていることを認識した場
合、受信側が何ら処理を行なわないダミーコマンドを発
行すると共に自身からの排他制御信号の発行を抑止する
ようにしたものである。

【００２４】また、前記ダミーコマンドを発行した第１
モジュール２は、既に発行されている前記排他制御信号
がネゲートされるまで新たな前記排他制御命令の発行を
行なわないようにしたものである。

【００２５】

【作用】第１モジュール２は第１の排他制御信号監視手
段５によりシステムバス１に排他制御信号が出力されて
いないことを検出し、排他制御信号出力手段６により排
他制御信号を出力すると共にアービタ４によりシステム
バス１の使用許可をもらい命令出力手段７より排他制御
命令を出力する。第２モジュール３は、第２の排他制御
信号監視手段９により排他制御信号を検出し、命令受信
手段１１により排他制御命令を受信すると発信元が発信
元記憶手段１０に記憶されている発信元と同じであるか
調べ、同じであり、その排他制御命令が自分宛のもので
あれば、その命令を実行し、その結果を返信出力手段１
２より返信するに当り、アービタ４よりシステムバス１
の使用許可を受け返信する。第１モジュール２の返信受
信手段８はこの返信を受信する。この間システムバス１
が空であれば他のモジュールより非排他制御命令が第１
モジュール２または第２モジュール３に出された場合、
アービタ４は排他制御命令、非排他制御命令にかかわり
なく、これを許可し、第１モジュール２または第２モジ
ュール３はこの非排他制御命令を実行することができ
る。これにより排他制御信号が出力されている状態で
も、システムバス１が空いていれば非排他制御命令が実
行できシステム全体の効率が向上する。

【００２６】第２モジュール３の発信元記憶手段１０は
第２の排他制御信号監視手段９が排他制御信号がアサー
トされ始めた後の最初の排他制御命令に含まれる発信元
を保持し、この排他制御信号がネゲートされたときに保
持を解除する。これにより、この排他制御信号出力中に
最初に排他制御命令を出力した第１モジュール２以外の
ところからの排他制御命令を識別することができる。

【００２７】命令受信手段11で排他制御命令を受信する
とその発信元が発信元記憶手段10に記憶されている発信
元と同じか否か調べ、異なる場合はその排他制御命令を
拒絶するので、排他制御が異なるモジュールによって行
なわれることが防止でき排他制御が保証される。

【００２８】第１モジュール２が排他制御信号と共に排
他制御命令を出力しようと思い、アービタ４にシステム
バス使用許可を要求したところ、その時点ではシステム
バス１は空いていたのでバス使用許可が出たので出力し
ようとしたところ、既に他のモジュールより排他制御信
号が出力されているのを検知した場合は、受信側が何ら
処理を行なわないダミーコマンドを出力して自身からの
排他制御信号の発行を抑える。これによりシステムバス
１の使用許可を受けても二重に排他制御信号を発行する
ことを防止でき排他制御を保証する。

【００２９】このようなダミーコマンドを発行した第１
モジュール２は既に発行されている排他制御信号が廃止
されるまで新たな排他制御命令を行なわず、ネゲートさ
れたら排他制御命令を出力するようにすることにより排
他制御が保証される。

【００３０】

【実施例】以下、本発明の実施例を図面を参照して説明
する。図２は本実施例のシステムの構成図である。図21
と同一符号は同一の部材を示す。なお、以下の図面にお
いても、図21〜図25と同一符号は同一部材を表わす。図
21との相違点は排他制御信号のＬＯＣバス16がアービタ
４に入力していない点である。アービタ４はシステムバ
ス使用要求に対してこの排他制御信号ＬＯＣを考慮せず
に、システムバスが空いていれば使用許可を出し、排他
制御に関与しない。

【００３１】図３は第１モジュール２をプロセッサモジ
ュール２とし、第２モジュール３をメモリモジュール３
とした場合で、図22と相違する点はメモリモジュール３
に「ａ」に示すように排他制御信号ＬＯＣ線16が接続さ
れ、メモリモジュール３でも排他制御信号ＬＯＣを監視
するようにした点である。

【００３２】図４はプロセッサモジュール２とメモリモ
ジュール３のバスコントローラＢＣ23，27を示したもの
で、図23との相違点は、プロセッサモジュール２では
「ｂ」に示すように排他制御信号を出力するのみならず
これを監視するようにし、メモリモジュール３では
「ｃ」に示すように排他制御信号ＬＯＣを監視するよう
にした点である。

【００３３】図５はアービタ４のアービタコントローラ
ＡＢＴＣ45に排他制御信号ＬＯＣを入力せず、アービタ
４は排他制御に関与せず、システムバス１の使用要求に
対してシステムバス１が空いているときは使用許可を与
え、使用中のときは与えないようにするバス調整を行
う。

【００３４】図６は本実施例によるメモリモジュール２
のバスコントローラ内受信部（ＲＣＶ）38の一部であ
り、排他制御に関係する部分を抜粋している。受信部
（ＲＣＶ）38はシステムバス上のタグバス14を常時監視
しており、タグバス14のＳＴＴ（スタート）信号を検知
すると、そのデータをコマンドデコード部48にて解析
し、コマンドの内容、送り元、送り先等をチェックす
る。チェックの結果自モジュールあてのコマンドである
と判断したならば、自身のバッファ36内に以降続くアド
レス、データ情報を格納していく。同時にコマンド、ア
ドレス、データ毎にデータ受信状態をＲＬＮ生成部49で
コード化しＲＬＮバス15を介して通知する。ラッチＲＬ
ＮＯ40はレスポンス信号を一時保持し、ラッチＤＢＦＩ
41はタグバス14の入力を一時保持する。

【００３５】本実施例による排他制御を実現するため
に、ＲＣＶ38は排他制御状態を保持することを示すＥＸ
Ｃフラグを保持するＥＸＣラッチ46と、ＥＸＣフラグに
よって制御される送り元モジュール識別子（ＳＩＤ）を
保持するＳＩＤラッチ47が設けられている。ＥＸＣフラ
グの状態遷移図を図７に示す。ＥＸＣは、ＬＯＣ信号が
アサートされている時に排他制御用のコマンドを受信し
たことをコマンドデコード部48から通知されると排他制
御状態（Ｌ状態）に遷移し、以降ＬＯＣ信号がネゲート
されるまで状態を保持する。同時にＳＩＤラッチ47に排
他制御コマンドを発行したＳＩＤを保持する。

【００３６】一旦、排他制御状態に入った後、次に来た
コマンドが排他制御コマンドであれば、ＳＩＤラッチ47
に保持したモジュールからのコマンドであるかどうかを
チェックし、一致すれば受信し、一致しなければＲＬＮ
バス15にて受け付けられないことを通知する。各メモリ
モジュール３が同様の動作を行うことにより、システム
バス上を通過する排他制御コマンドは同時には１つしか
存在しないことが保証される。つまり一致しなければ受
け付けられない排他制御コマンドとして排除されるので
一致した１つの排他制御コマンドしか受け入れられな
い。

【００３７】しかしながら、メモリモジュール３による
前述の様な排他制御だけでは、排他制御命令の実行が複
数のモジュールから頻繁に行われる様になると、大部分
の排他制御命令アクセスがＳＩＤ不一致のため異常終結
してしまう可能性がある。ここで異常終結とは、レスポ
ンスラインＲＬＮにてメモリモジュール３より受付けら
れないことを通知され動作を中断することを表わす。

【００３８】また、ＬＯＣ信号をオープンコレクタ素子
などの伝送速度の遅い素子で実現すればバスファイトな
どの心配がないが、高速化のためにトライステート素子
を使用した場合、複数のモジュールが同時にＬＯＣ信号
をアサートする期間が発生し、最悪バスファイトによる
素子破壊という事態が生じる。

【００３９】図８はプロセッサモジュール２のバスコン
トローラＢＣ23内の送信部ＸＭＴ32の構成を示す。送信
部コントローラＸＭＴＣ50はアービタ４とのバス使用権
の許諾処理とＬＯＣ信号の発行および監視をし、ダミー
コマンド発行指示をコマンドジェネレータＣＭＤＧＥＮ
51に要求する。ラッチＤＢＦＯ43はこのダミーコマンド
を一旦保持する。ドライバＤＲＶ53はＬＯＣ信号、ダミ
ーコマンドの出力を制御する。

【００４０】このようにプロセッサモジュール２のバス
コントローラ内の送信部（ＸＭＴ）32にＬＯＣ信号を監
視させるパスを設け、排他制御コマンドを送信するため
のバス使用許可信号を獲得した時に、すでに他のプロセ
ッサモジュール２のＬＯＣ信号がアサートされていると
排他制御コマンドに変えてダミーコマンドを送出し、Ｌ
ＯＣ信号のドライブを抑止する様に動作する。メモリモ
ジュール３はダミーコマンドを受けるとＲＬＮバス15で
は正常に受けた様に応答しても実際には何も動作しない
様にすることで実質そのコマンドを無視することが出来
る。送信部ＸＭＴ32が本状態になると、以降ＬＯＣ信号
がネゲートされるまで排他制御コマンドを送信するため
のバス使用要求はアサートしない。ＬＯＣ信号のネゲー
トを検出すると、再びバス使用要求を発行し、排他制御
コマンドの再発行を試みる。

【００４１】この様に本実施例においては、アービタ４
によるコマンド送信の一括抑止による排他制御の実現に
代えて、各メモリモジュール３が個々に排他制御を行う
（分散排他制御）ことと、各プロセッサモジュール２に
おいてもＬＯＣ信号の監視により、排他制御アクセスの
競合を避ける様にすることで、排他制御アクセス中でも
一般のメモリアクセス等が何らの制約も無しに実行可能
となり、システムバスの性能向上が図れる。

【００４２】次にこれまでの説明で述べたコマンドおよ
びステータスのシステムバス上でのフォーマットを例を
示す。図９はメモリライト・アクセス時のコマンド
（ａ）とステータス（ｂ）を示す。ライトアクセス時の
コマンドはコマンドワード、メモリアドレスワード、デ
ータワード（複数も有り得る）からなり、それに対応す
るステータスはステータスワードのみからなる。図10は
メモリワード・アクセス時のコマンド（ａ）とステータ
ス（ｂ）を示す。メモリリード時はコマンドはコマンド
ワードとアドレスワードからなり、ステータスは、ステ
ータスワードとデータワード（複数も有り得る）からな
る。

【００４３】コマンドワード及びステータスワード内の
＃１〜＃３はコマンド種を示すコードであり、これらの
コードは、ステータスワード内においてＯＰＣＤ領域に
フィードバックされる。コマンド内のＲビットはアクセ
スがリード動作であるかライト動作であるかを示し、Ｂ
ＣＴはライト時は後続するデータワードのデータ長を、
リード時は読みだしデータ長を示す。＊印はリザーブビ
ットであり意味を持たない。後続のＭＥＭ−ＡＤＤＲＥ
ＳＳワードはメモリアクセスアドレスを、ＭＥＭ−ＤＡ
ＴＡは転送されるデータを示す。ステータス内のＣＳＣ
はコマンドの処理結果を示すコードが格納される。

【００４４】コマンドコードのアサイン例を図11に示
す。図11は、従来の実施例でのアサインであり、メモリ
をアクセスするメモリコマンドと、メモリモモジュール
３に存在するレジスタをアクセスするレジスタコマンド
で定義される。レジスタアクセスについては、本発明と
関係ないので特に説明しない。

【００４５】図12は本実施例により追加されるコマンド
の一実施例を示している。コマンドコード‘１１０’が
排他メモリアクセスコマンドとしてアサインされ、前述
のダミーコマンドを兼用し、従来コマンドでリーザーブ
であったビット23にダミーであることを示すフラグ
（Ｆ）ビットを追加する。図13に追加される排他メモリ
（ダミー）コマンドのフォーマットを図示する。

【００４６】図14は、コマンド／ステータスに同期して
転送されるＲＬＮバス上のデータフォーマットの一例を
示している。本実施例では、図示する様に９状態を定義
している。‘００００’はコマンドを受けるべきモジュ
ールが存在しない場合に返送されるコードであり、実際
には、ＲＬＮをドライブするモジュールが存在しないこ
とから必然的に‘００００’になる。‘０１１０’はコ
マンドを受けるべきモジュールが初期化処理中であり、
コマンドを受けられないことを示す。‘０１１１’はコ
マンドを受けるべきモジュールがＨＡＬＴ（停止）して
いる場合に返送されるコードであり、そのモジュールが
自身で重大な異常を検出した時にＨＡＬＴ状態に遷移す
る。やはりコマンドを受けることは出来ない。‘１００
１’はシステムバス上での異常を検出した場合に返送さ
れるコードであり、ＳＤＢ／ＴＢバス13，14のパリティ
エラーがこれに当たる。

【００４７】‘１０１０’はコマンド内に示すデータ長
と、タグバス14のＣＰＴ信号が示す最終ワードの対応が
取れない場合であり、データの脱送／冗送時あるいはＢ
ＣＴ化け等の障害時に返送され得る。‘１０１１’はコ
マンドを受けるべきモジュールがサポートしていないコ
マンドをうけた時に返送される。プロセッサモジュール
２が間違ったモジュールにコマンドを転送した場合に発
生する。‘１１０１’は、コマンドを受けるべきモジュ
ールが具備するバッファ（ＢＵＦＦ）に未だ未処理コマ
ンドが残っていてコマンドを受けられない場合に返送さ
れる。‘１１１０’は正常にコマンドを受け、かつ処理
完了後にステータスを返送することを示す。メモリアク
セス時のコマンドはステータスが返送されるので、ＲＬ
Ｎは本コードが返されるのが普通である。‘１１１１’
はコマンドを正常に受け付けたがステータスを返さない
と言う場合に返送されるコードであり、一部のレジスタ
アクセスと、本実施例による排他制御命令のダミーコマ
ンド時に本コードが返送される。

【００４８】図15、図16は本実施例の排他制御アクセス
中のシステムバスのタイミングチャートを示し、図15は
モジュール＃１（プロセッサモジュール２）よりモジュ
ール＃２（メモリモジュール３）の読み出し、図16が書
き込みを表わす。図15，図16はシステムバスとアービタ
の動作と排他制御アクセスの両方を示しており、システ
ムバスとアービタの動作は図26で説明したのと同様であ
るので排他制御アクセスを主体に説明する。

【００４９】モジュール＃１のＭＰＵ20は排他制御アク
セスするアドレスをＡＢに確定させるとアドレスストロ
ーブ（＊ＡＳ）をアサートしてバス動作の開始を知らせ
る。バスコントローラＢＣ23はそのアクセスがモジュー
ル＃２に対するリードアクセスであると認識すると、コ
マンドを送信するためにＢＲＱ＃１（Ｌ）をアサートす
る。アービタ４はＢＲＱ＃１（Ｌ）を受付けるとＢＧＲ
＃１（Ｍ）信号を与える。モジュール＃１はＢＧＲ＃１
（Ｍ）信号を受信すると、ＳＤＢ／ＴＢバス13，14のド
ライブを開始して排他制御コマンド（図中Ｌ）を生成し
アドレス（図中Ａ）と共にＳＤＢ／ＴＢバス13，14に送
出する。これと同時にＬＯＣ信号をアサートする。

【００５０】システムバス１に接続されている全てのモ
ジュールは同時に排他制御を開始し、ＳＩＤ（この場合
モジュール＃１のもの）を保持する。タグバス14にはバ
ス動作の開始を示すＳＴＴ信号と終了を示すＣＰＴ信号
が順次出力されるが、アービタ４はＣＰＴ信号を認識す
ると、モジュール＃１に対するＢＧＲ＃１（Ｍ）信号を
ネゲートする。またアービタ４はタグバス情報によりコ
マンドであることを認識するとコマンド内の相手先モジ
ュール情報を読み取り、対応するモジュール＃２にＢＧ
Ｒ＃２（Ｓ）信号を与える。モジュール＃２はＢＧＲ＃
２（Ｓ）信号を受けるとＲＬＮバス15をドライブしてコ
マンド転送に同期して受信状況「ＲＬ」、「ＲＡ」を返
信する。

【００５１】コマンドの送出が終わるとシステムバス１
は空き状態になり、アービタ４はＬＯＣ信号を見ていな
いので次のコマンド送信要求を受け付ける。本例では、
モジュール＃ｍの使用要求を受け付け許可信号を与えて
いる。本例ではモジュール＃ｍのコマンドはモジュール
＃２宛のメモリライトコマンド（図中Ｃ−Ａ−Ｄ）であ
るので、排他制御対象にはならず、かつメモリモジュー
ル３のバッファ36に空きあるので正常に受け付けてい
る。モジュール＃２内でのメモリアクセスは順次処理さ
れ、先に受け付けた排他制御アクセス処理が完了する
と、ステータスを生成し、データと共に返送する（図中
Ｓ−Ｄ）。さらにモジュール＃ｍの処理が完了すると、
そのステータスを返送する（図中Ｓ）。先の排他制御コ
マンドのステータス（及びデータ）の転送が完了する
と、モジュール＃１のバスコントローラＢＣ23はデータ
バス24にデータを確定させＭＰＵ20に＊ＤＣ信号を返
す。

【００５２】次に図16に移り、ＭＰＵ20が続いてライト
動作に入るとバスコントローラＢＣ23は排他制御コマン
ドとアドレス、データを送出する（図中Ｌ−Ａ−Ｄ）。
モジュール＃２（メモリモジュール）は、排他制御コマ
ンドであることを認識すると、先に保持しているＳＩＤ
情報と比較し、一致していることを確認してこのコマン
ドを受け付ける。モジュール＃２がこのコマンドを処理
中に、モジュール＃ｍがモジュール＃ｎ（メモリモジュ
ール）に排他制御命令を出そうとするが、すでにＬＯＣ
信号がアサートされているので排他制御ダミーコマンド
（図中Ｐ）を送出する。モジュール＃ｎはこのダミーコ
マンドを正常に受付ける（ＩＡＣＫ）が、実際には何も
動作せず、ステータスも返送しない。万一モジュール＃
ｍの故障で排他制御コマンドが発行された場合でも、モ
ジュール＃ｎもモジュール＃２と同時に排他制御状態に
入っているのでそのコマンドを受け付けることはない
（ＲＬＮで‘１００１’を返送する）。

【００５３】先の排他制御ライト処理が完了するとステ
ータスを生成し、返送する。モジュール＃１がこのステ
ータスを受けると、ＭＰＵ20に対して＊ＤＣ信号を与え
る。ＭＰＵ20はＤＣ信号で命令を完了し、＊ＬＯＣＩ信
号をネゲートする。ＭＰＵ20のネゲートによりシステム
バス上にＬＯＣ信号もネゲートされ、全てのメモリモジ
ュールが排他制御を解除する。

【００５４】次に図15、図16の動作フロー図について説
明する。図17はプロセッサモジュールのバスコントロー
ラＢＣ23の動作のコマンド送信、ステータス受信を示す
動作フロー図である。バスコントローラＢＣ23は内部バ
ス24，25を監視し（ステップ60）、ＭＰＵ20からの排他
制御リード命令があると（ステップ61）、内部バス情報
およびアクセス先などの設定情報によりシステムバス１
に送出する排他制御コマンドおよび読み出しアドレスを
生成する（ステップ62）。

【００５５】次にアービタ４にバス使用要求信号ＢＲＱ
＃１（Ｌ）を発行し（ステップ63）、バス使用許可信号
ＢＧＲ＃１（Ｍ）を獲得すると（ステップ64）、ＬＯＣ
信号が他のプロセッサモジュール２によってアサートさ
れているか調べ（ステップ65）、アサートされていると
排他制御コマンドをダミーコマンドに変更して送出する
がＬＯＣ信号はアサートしない（ステップ66）。そして
既にアサートされているＬＯＣ信号がネゲートされるの
を待ち（ステップ67）、ネゲートされるとステップ63に
戻る。

【００５６】ステップ65でＬＯＣ信号が他のプロセッサ
モジュールによってアサートされていない場合、排他制
御コマンドとアドレスをシステムバス１に送出すると共
にＬＯＣ信号をアサートし（ステップ68）、返信を待つ
ためシステムバス１を監視する（ステップ69）。自分宛
の返信ステータスがくると（ステップ70）、このステー
タスと共に受信した読み出しデータを内部バスのデータ
バスＤＢ24に出力し、バス動作の完了通知（ＤＣ）をＭ
ＰＵ20に通知する（ステップ71）。

【００５７】次に図18に移り、バスコントローラＢＣ23
は再び内部バス24，25を監視し（ステップ72）、ＭＰＵ
20より排他制御ライト命令が出されると（ステップ7
3）、内部バス情報および書き込みに対する設定情報よ
りシステムバス１に送出する排他制御コマンドと書き込
みアドレスと書き込みデータを生成する（ステップ7
4）。次にアービタ４にバス使用許可信号を発行し（ス
テップ75）、バス使用許可信号が得られると（ステップ
76）、排他制御コマンドと書き込みアドレスとデータを
システムバス１に送出し（ステップ77）、システムバス
を監視して返信がくるのを待つ（ステップ78）。自分宛
のステータスがくると（ステップ79）、内部バス24，25
にバス動作の完了通知（ＤＣ）を送出しＭＰＵ20に報告
する（ステップ80）。

【００５８】図19はメモリモジュールのバスコントロー
ラＢＣ27のコマンド送信およびステータス受信フロー図
である。メモリモジュール３のバスコントローラＢＣ27
はシステムバス１を監視し（ステップ90）、コマンドを
受信すると（ステップ91）、それが排他制御コマンドか
排他制御でない一般のコマンドか調べ（ステップ92）、
排他制御コマンドであればＳＩＤラッチ47に保持した発
信元と同じか調べ（ステップ93）、一致すれば自分宛か
調べる（ステップ94）。また一般のコマンドの場合も自
分宛か調べる（ステップ94）。

【００５９】自分宛のコマンドであれば、そのコマンド
の内容を実施しそのステータスを生成し（ステータス9
5）、アービタ４にバス使用許可を求め（ステップ9
6）、バス使用許可信号が得られると（ステップ97）、
コマンドがライト命令のときはステータスのみを、リー
ド命令のときはステータスと読み出したデータとをシス
テムバス１に送出する（ステップ98）。

【００６０】図20はメモリモジュールのバスコントロー
ラＢＣ27のＳＩＤ保持動作フロー図である。バスコント
ローラＢＣ27はシステムバス１を監視し（ステップ100
）、ＬＯＣ信号のアサートを認識し、かつ排他制御コ
マンドを受信すると（ステップ101 ）、排他制御コマン
ドの発信元をＳＩＤラッチ47に保持し（ステップ102
）、ＬＯＣ信号がネゲートされるかを監視し（ステッ
プ103 ）、ネゲートされるとＳＩＤラッチ47に保持した
発信元を無効化する（ステップ104 ）。

【００６１】

【発明の効果】以上の説明から明らかなように本発明は
システムバスに接続されたモジュール同志で排他制御を
行うので、従来のようにアービタが排他制御期間中は排
他制御と関係ないコマンドまで遮断するようなことはな
く、排他制御期間中であってもシステムバスが空いてい
れば、一般のコマンド用にシステムバスを使用すること
ができ、システム全体の効率が向上する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例のシステム構成図である。

【図３】実施例のプロセッサモジュール、メモリモジュ
ール構成例を示す図である。

【図４】実施例のプロセッサモジュールとメモリモジュ
ールのバスコントローラＢＣ構成例を示す図である。

【図５】実施例のアービタの扱う信号の構成例を示す図
である。

【図６】実施例のバスコントローラ受信部ＲＣＶの構成
例を示す図である。

【図７】実施例のバスコントローラ受信部ＲＣＶの排他
制御フラグにおける状態遷移図である。

【図８】実施例のバスコントローラ送信部ＸＭＴの構成
例を示す図である。

【図９】システムバス上でのメモリライト・アクセス時
のデータフォーマットの一例を示す図である。

【図１０】システムバス上でのメモリリード・アクセス
時のデータフォーマットの一例を示す図である。

【図１１】従来のコマンドの定義例を示す図である。

【図１２】本実施例のコマンドの定義例を示す図であ
る。

【図１３】実施例で追加したコマンドのフォーマット例
を示す図である。

【図１４】ＲＬＮバス上でのデータ定義例を示す図であ
る。

【図１５】実施例のリード時におけるタイミングチャー
ト図である。

【図１６】実施例のライト時におけるタイミングチャー
ト図である。

【図１７】実施例のプロセッサモジュールのバスコント
ローラＢＣ動作フローチャートで、コマンド送信、ステ
ータス受信の動作を示す図である。

【図１８】図17の続きの動作を示す図である。

【図１９】実施例のプロセッサモジュールのバスコント
ローラＢＣ動作フローチャートで、コマンド受信、ステ
ータス受信の動作を示す図である。

【図２０】実施例のプロセッサモジュールのバスコント
ローラＢＣ動作フローチャートで、ＳＩＤ保持動作を示
す図である。

【図２１】従来のシステム構成例を示す図である。

【図２２】従来のプロセッサモジュール、メモリモジュ
ール構成例を示す図である。

【図２３】従来のプロセッサモジュールとメモリモジュ
ールのバスコントローラＢＣの構成例を示す図である。

【図２４】図23のバスコントローラＢＣのラッチを示す
図である。

【図２５】従来のアービタの扱う信号の構成例を示す図
である。

【図２６】システムバスの動作を示すタイミングチャー
ト図である。

【図２７】従来の排他制御アクセスの動作を示すタイミ
ングチャート図である。

【符号の説明】

１システムバス２プロセッサモジュール３メモリモジュール４アービタ 13 システムデータバス 14 タグバス 15 ＲＬＮバス 16 排他制御表示信号線 17 使用要求／許可バス 20 プロセッサモジュールのＭＰＵ 23，27 バスコントローラＢＣ 32，37 バスコントローラＢＣの送信部 33，38 バスコントローラＢＣの受信部 46 ＥＸＣラッチ 47 ＳＩＤラッチ 50 送信部コントローラ 51 コマンドジェネレータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 15/16 350 G06F 15/362 510

Claims

(57)【特許請求の範囲】

【請求項１】バスを介して接続された複数の第１モジュ
ールおよび少なくとも１つの第２モジュールと、前記バ
スを制御するアービタとを備えた装置であって、前記第１モジュールは、排他制御期間中であることを示す排他制御信号を監視す
る第１の排他制御信号監視手段と、前記排他制御信号を出力する排他制御信号出力手段と、前記排他制御信号を自身が出力しているとき自身が発信
元であることを示すことも含めた排他制御命令を出力す
ると共に非排他制御命令を出力する命令出力手段と、前記命令出力手段が出力する排他制御命令または非排他
制御命令に対する返信を受信する返信受信手段とを備
え、前記第２モジュールは、前記排他制御信号を監視する第２の排他制御信号監視手
段と、前記排他制御命令の発信元を記憶する発信元記憶手段
と、前記命令出力手段が出力する排他制御命令と非排他制御
命令を受信する命令受信手段と、受信した前記排他制御命令または非排他制御命令の返信
をする返信出力手段とを備え、前記アービタは、前記第１モジュールと前記第２モジュ
ールからの前記バスの使用要求があると、前記バスの使
用状況により使用の許可を与えるように制御する制御手
段を備えたことを特徴とする処理装置。
【請求項２】前記発信元記憶手段は、前記第２の排他制
御信号監視手段により前記排他制御信号がアサートされ
始めた後の最初の前記排他制御命令に含まれる発信元を
前記排他制御信号がネゲートされるまで保持することを
特徴とする請求項１記載の処理装置。
【請求項３】前記命令受信手段は、前記排他制御命令を
受信するとその発信元を調べ前記発信元記憶手段に記憶
した発信元と異なる場合はこの排他制御命令を拒絶する
ことを特徴とする請求項１または２記載の処理装置。
【請求項４】前記第１モジュールは、前記排他制御信号
と前記排他制御命令を発行する際に前記排他制御信号監
視手段によって既に排他制御信号が他の第１モジュール
より発行されていることを認識した場合、受信側が何ら
処理を行わないダミーコマンドを発行すると共に自身か
らの排他制御信号の発行を抑止する手段を備えたことを
特徴とする請求項１記載の処理装置。
【請求項５】前記ダミーコマンドを発行した第１モジュ
ールは、既に発行されている前記排他制御信号がネゲー
トされるまで新たな前記排他制御命令の発行を行わない
ようにしたことを特徴とする請求項４記載の処理装置。