JPH01300365A - マルチプロセッサシステムの排他制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の装置が共通メモリ上で管理されたリソ
ースを共有するマルチプロセッサシステムにおける排他
制御方式に係り、特に、同一バス配下の共通メモリ上で
リソースの使用状況を管理し、マルチプロセッサ用の専
用の排他制御用命令を持つシステムにおいてリソースの
排他制御を効率的に実現できる排他制御方式に関する。

〔従来の技術〕

マルチプロセッサシステムにおいて複数の装置がリソー
スを共有する場合、一般に専用の排他制御用命令（Ｔ＆
ＬＳ命令）におけるバスのロック機能を用いて複数装置
による排他制御対象データに対する同時アクセスを禁止
し、リソースの排他制御を実現している。このため、あ
る装置がリソースを使用中である場合、このリソースに
対応する共通メモリ（ＣＭ）上のデータは使用中に設定
され、使用中リソースを利用したい他の装置は使用中リ
ソースに対応する０Ｍ上のデータが空き状態に変化した
ことを監視する必要がある。従来、これは各装置におい
てソフト的に一定周期毎（スピンウェイト動作）にＴ＆
Ｓ命令を発行して共通メモリ上のリソースデータをチェ
ックすることで行っていた。

〔発明が解決しようとする課題〕

上記従来方式では、次のような問題があり、システム性
能とリソースの空き状態のチェック動作のバランスが難
しく、ソフト作成の容易化を阻害していた。

（１）Ｔ＆Ｓ命令ではバスをロックして共通メモリをア
クセスするため、複数装置が頻繁にリソースの空き状態
のチェックを行うとバスのオーバヘッドが大きくなり、
システム全体の性能が低下する。

（２）バスのオーバヘッドを小さくするために各装置が
リソースの空き状態をチェックするＴ＆Ｓ命令の実行間
隔を長くすると、リソースが空き状態に設定されてから
他の装置が実際にその空き状態を検出するまでの時間が
長くなると共にソフト的な無効処理が占める割合が多く
なり、装置単体の性能が低下する。

本発明の目的は、上記のような問題点を改善し、リソー
ス情報が同一バス配下の共通メモリで管理される特性を
利用して、各装置がリソースの空き状態をチェックする
場合、バスをロックせずに排他制御対象データの空き状
態をチェックし、空き状態になった場合のみバスをロッ
クして共通メモリ上のリソースデータをアクセスするこ
とにより、リソースの空きチェック動作に伴うバスの無
効保留が削減されると共にソフト的なスピンウェイ１−
動作を考慮する必要がなく、マルチプロセッサシステム
の処理能力向上及びソフト作成の容易化が図れる排他制
御方式を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の排他制御方式では、
マルチプロセッサシステムの各装置毎に、排他制御対象
であるデータ、アドレス及びリソースの空き／使用中情
報を格納する排他制御レジスタを備え、ある装置が排他
制御用命令により共通メモリ上の排他制御対象となるデ
ータを読出す場合、自排他制部レジスタのアドレス部と
共通メモリの読出しアドレスを比較し、一致していない
場合にはバスを確保して共通メモリからデータを読出し
、該アドレス及びデータを自排他制部レジスタに登録す
ると共に該データを読出し結果として通知し、一致して
いる場合には、排他制御レジスタのリソースの空き／使
用中情報をチェックし、使用中の場合には排他制御レジ
スタのデータ部の内容を読出し結果として通知し、空き
の場合にはバスを確保して共通メモリからデータを読出
し、該データを自排他制部レジスタに登録すると共に読
出し結果として通知し、他の装置はバスを常時監視し、
自装置内の排他制御レジスタのアドレス部と共通メモリ
への書込みアドレスが一致したときには自排他制部レジ
スタのデータ及びリソースの空き／使用中情報を書換え
ることを特徴とする。

〔作　用〕

ある装置が共通メモリ上で管理されるリソースを確保す
る場合、排他制御命令（Ｔ＆Ｓ命令）により共通メモリ
上の排他制御対象データの読出し動作を実行する。この
時、本発明では、最初のＴ＆Ｓ命令では、自排他制部レ
ジスタのアドレス部と共通メモリの読出しアドレスが一
致しないため。

バスを確保して共通メモリからデータを読出し、該アド
レス、データ及びリソースの空き／使用中情報を排他制
御レジスタに登録すると共に該データを読出し結果とし
て通知するが、２回目以降のＴ＆Ｓ命令によるリソース
の空き状態のチェック動作では、排他制御レジスタのア
ドレス部と共通メモリの読出しアドレスが一致し、排他
制御レジスタのリソースの空き／使用中情報が使用中の
場合には排他制御レジスタのデータ部の内容を読出し結
果として通知するため、リソースの空き状態チェック動
作に伴う無効なバス保留を削減できる。

また、各装置はバスを常時監視し、自装置内の排他制御
レジスタのアドレス部と共通メモリへの書込みアドレス
が一致したときには自排他制筒レジスタのデータ及びリ
ソースの空き／使用中情報を書換えるために、常時Ｔ＆
Ｓ命令を発行してリソースの空き状態をチェックするこ
とにより、バスのオーバヘッドなしに他の装置が使用中
リソースを解放したことを即座に知ることができ、効率
的な排他制御を実現できる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第２図に本発明で対象とするマルチプロセッサシステム
の概略構成を示す、第２図において、１は共通メモリ（
ＣＭ）、２は共通メモリ１で管理されるリソースを共有
する処理装置、３は共通バスである。各処理装置２はバ
ス制御回路１０とプロセッサ２０よりなり、プロセッサ
２ｏは共通メモリ１上で管理されるリソースを確保する
場合。

Ｔ＆Ｓ命令を発行し、バス制御回路１０は該命令を受け
てバス３の確保等の制御を行う。

第１図は本発明の一実施例におけるバス制御回路１０の
構成図である０本バス制御回路は、排他制御レジスタ１
１、アドレス比較回路１２、バスインタフェース回路１
３及び制御部１４からなる。

本実施例では、プロセッサ２０がリソースを確保する場
合に発行するＴ＆Ｓ命令が対象とするデータ構成として
、リソースの空き（０）／使用中（１）をワード内に固
定的（最上位ビット）に表示するとしている。

排他制御レジスタ１１は、共通メモリ１上の排他制御対
象のデータ、アドレス及びリソースの空き／使用中情報
を格納し、初期値としてはリソース空き状態を設定する
。アドレス比較回路１２は、Ｔ＆Ｓ命令発行時にプロセ
ッサ２０からの共通メモリ１への書込み／続出しアドレ
スまたは他装置からの共通メモリ１への書熟みアドレス
と自排他制筒レジスタ１１のアドレス部を比較し、一致
した場合には一致信号を制御部１４に通知する。バスイ
ンタフェース回路１３は、プロセッサ２０からの共通メ
モリｌへのアクセス要求をバス経由で通信するためのイ
ンタフェース変換を行うと共に。

常時バス３を監視し、他装置からの共通メモリ１への書
込み操作の発生及びそのアドレスをアドレス比較回路１
２に通知すると共にＴ＆Ｓ命令の発生を検出して制御部
１４に検出信号を通知する。

制御部１４は、アドレス比較回路１２からの一致信号及
びＴ＆Ｓ命令の検出信号を基に共通メモリ１、排他制御
レジスタ１１の書込み／続出し動作を制御する。

以下、本実施例によるリソースの確保と解放の手順につ
いて説明する。

リソースの確保手順 （１）ある処理装置２のプロセッサ２０がＴ＆Ｓ命令で
共通メモリ（ＣＭ）１内のデータを読出す場合、アドレ
ス比較回路１２において該バス制御回路１０内の排他制
御レジスタ１１のアドレス部とＣＭ読出しアドレスを比
較する。

（２）一致しない場合にはバス３を確保し、共通メモリ
１からデータを読出すと共にそのアドレス、データ及び
リソースの空き／使用中情報（データの最上位ビット）
を排他制御レジスタ１１に登録する。一致している場合
には、排他制御レジスタ１１のリソースの空き／使用中
情報（データの最上位ビット）をチェックし、１　（使
用中）の場合には排他制御レジスタ１１のデータ部の値
をプロセッサ２０に返送する。０（空き）の場合にはバ
ス３を確保し、共通メモリ１からデータを読出し、その
データ及びリソースの空き／使用中情報を排他制御レジ
スタ１１に格納すると共にデータをプロセッサ２０に返
送する。

（３）Ｔ＆Ｓ命令の動作として、共通メモリ１がら読出
したデータの最上位ビット（リソースの空き／使用中表
示）がＯ（空き）の場合には、そのビットを１（使用中
）に変更して共通メモリ１及びバス制御回路１０内の排
他制御レジスタ１１に書込み、バス３を解放してＴ＆Ｓ
命令を終了する（リソース確保の成功）、１　（使用中
）の場合には、何もせずにＴ＆Ｓ命令を終了する（リソ
ース確保の失敗）。

（４）他装置のバス制御回路１０はバス３を常時監視し
、自排種制御レジスタ１１のアドレス部とＣＭ書込みア
ドレスが一致したときには該排他制御レジスタ１１のデ
ータ及びリソースの空き／使用中情報を書換える。

ユエニム簾玖王貝 （１）リソースの使用を終了したプロセッサ２０は。

対応する０Ｍアドレスのデータを空き状態にするため、
ストア命令等によりＯ（空き状態）を書込む。

（２）バス制御回路１０内の自排種制御レジスタ１１の
アドレス部とＣＭ書込みアドレスが一致した場合、共通
メモリ１にデータを書込むと同時に排他制御レジスタ１
１のデータ及びリソースの空き／使用中情報を書換える
。他の装置のバス制御回路Ｏはバス３を常時監視し、自
排種制御レジスタ１１のアドレス部とＣＭ書込みアドレ
スが一致したときには該排他制御レジスタ１１のデータ
及びリソースの空き／使用中情報を書換える。

上記の実施例では、リソースの空き／使用中情報をワー
ド内に固定なパターン（上記の実施例では最上位バラ１
−の０７１）として持つ場合について説明したが、以下
の場合にも同様の作用、効果が得られる。

（１）ソースの空き／使用中情報のパターンが一意的に
決まらない場合 ある装置でリソースを使用中であることを他の装置に通
知するロック信号をバスの信号として追加し、リソース
を使用中である装置はバスを常時監視し、自排種制御レ
ジスタのアドレス部と地袋ほからのＣＭｆｉ出しアドレ
スが一致したときには、自リソースの空き／使用中情報
の値（使用中表示）をロック信号としてバスに出力し、
読出し要求装置ではリソースの空き／使用中情報として
このロック（１号の値を設定する。また、リソースの空
きを待っている装置はバスを常時監視し、自排種制御レ
ジスタのアドレス部とＣＭ書込みアドレスが一致したと
きには、データ及びリソースの空き／使用中情報の値を
書込みデータ及び送出されたロック信号の値（リソース
の空き／使用中を表示）で書換える。

（２）１ワード内に複数のリソース情報が管理される場
合 １ワード内に複数のリソース情報が管理される場合には
、排他制御レジスタの１ピツ１〜のリソースの空き／使
用中情報では１ワード内の全部のリソース状態を管理で
きないため、リソースの空き／使用中表示の代わりに排
他制御レジスタの内容の有効／無効を表示するビットを
用意する６本ビットは、Ｔ＆Ｓ命令により共通メモリか
ら排他制御対象データを読出し、排他制御レジスタにデ
ータ及びアドレスを登録したときに有効に設定し。

本ピッ１−が有効な期間はＴ＆Ｓ命令の読出し結果とし
て排他制御レジスタのデータの内容を返送する０本ビッ
トが無効な場合には、Ｔ＆Ｓ命令による読出し操作によ
りバスを確保して共通メモリからデータを読出す、また
、他の装置からの共通メモリへの書込みアドレスと自排
種制御レジスタのアドレス部が一致した場合には、本ビ
ットを無効に設定する。

〔発明の効果〕

以上の説明から明らかな如く、本発明の排他制御方式に
よれば、リソース情報が同一バス配下の共通メモリで管
理される特性を利用し、各装置のバス制御回路対応に１
個の排他制御レジスタ及びアドレス比較回路等の若干の
ハードウェアを付加することにより、各装置がリソース
の空き状態をチェックする場合、バスを確保せずに排他
制御対象データをチェックでき、空き状態になった場合
のみバスを確保して共通メモリ上のデータをアクセスす
ることにより、リソースの空きチェック動作に伴うバス
の無効保留が削減される共にソフト的なスピンウェイト
動作を考慮する必要がないため、マルチプロセッサシス
テムの処理能力向上及びソフト作成の容易化が図れる。

【図面の簡単な説明】

第１図は本発明方式によるバス制御回路の一実施例の構
成図、第２図はマルチプロセッサシステムの概略構成図
である。 １・・・共通メモリ、　　２・・・処理装置、　３・・
・バス、１０・・・バス制御回路、　　２０・・・プロ
セッサ、１１・・・排他制御レジスタ、 １２・・・アドレス比較回路、 １３・・・バスインタフェース回路。 １４・・・制御部。 第１図 イ；？フ一一人

Claims (1)

【特許請求の範囲】
1. （１）複数の装置が共通メモリ上で管理されたリソース
   を共有するマルチプロセッサシステムにおいて、 各装置毎に排他制御対象であるデータ、アドレス及びリ
   ソースの空き／使用中情報を格納する排他制御レジスタ
   を備え、 ある装置が排他制御用命令により共通メモリ上の排他制
   御対象となるデータを読出す場合、自排他制御レジスタ
   のアドレス部と共通メモリの読出しアドレスを比較し、
   一致していない場合にはバスを確保して共通メモリから
   データを読出し、該アドレス及びデータを自排他制御レ
   ジスタに登録すると共に該データを読出し結果として通
   知し、一致している場合には、排他制御レジスタのリソ
   ースの空き／使用中情報をチェックし、使用中の場合に
   は排他制御レジスタのデータ部の内容を読出し結果とし
   て通知し、空きの場合にはバスを確保して共通メモリか
   らデータを読出し、該データを自排他制御レジスタに登
   録すると共に読出し結果として通知し、他の装置はバス
   を常時監視し、自装置内の排他制御レジスタのアドレス
   部と共通メモリへの書込みアドレスが一致したときには
   自排他制御レジスタのデータ及びリソースの空き／使用
   中情報を書換えることを特徴とする排他制御方式。