JPH02288927A - 共有メモリ管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムの共有メモリ管理方
式に関する。

〔従来の技術〕

従来、この種の共有メモリ管理方式では、通信情報を扱
う各プロセッサ内のプログラムは、それぞれ共有メモリ
の実アドレスを用いて共有メモリの情報の読出し・書込
みを行っていた。又、、各プロセッサの共有メモリ上に
おける使用可能領域実アドレスを、共有メモリの情報の
読出し時又は情報の書込み時に、共有メモリの使用状態
から動的に求め、情報の読出し又は情報の書込みを行っ
ていた。

又、通信情報を扱う各プロセッサは共有メモリをアクセ
スする際に、共有メモリのアクセス権制御を行う制御装
置等を用い、割込み処理の通知によって共有メモリのア
クセス権を得た後、共有メモリのアクセスを行っていた
。

〔発明か解決しようとする課題〕

−１−述し、た従来の共有メモリ管理方式は、各プロセ
ッサ内のプログラムかそれぞれ共有メモリの実アドレス
を用い、共有メモリの情報の読出し又は書込みを行う方
式となっているので、下記の問題点がある。

（１）複数のプロセッサのメモリ管理方式が統一できな
い。

（２）共有メモリの情報の読出し及び書込みが複雑であ
る。

（３）共有メモリパッケージの実装アドレス変更に伴う
プログラム変更か複雑である。

（４）異なる実装アドレスの２個以上の共有、メモリパ
ッケージにおいて、それぞれ同一・の共イ１メモリの論
理分割を行うときのプロクラｌ＼か複雑である。

り５）共有メモリの読出し・書込みを行うときの実アド
レス管理が複雑なため、共有メモリの情報の読出し及び
書込みの前処理時間が長くなる。

〈６）各プロセッサ内のプログラムか、共有メモリのア
クセス権を割込み処理を用いてＷＰ識するため、割込み
処理に要する時間か大きく機構が複雑となる。

本発明の目的は、下記か可能となる共有メモリ管理方式
を提供することにある。

（１）複数のプロセッサのメモリ管理方式か統一できる
。

（２）共有メモリの情報の読出し及び書込みを却純化で
きる。

（３）共有メモリパッケージの実装アＩ〜レス変更に伴
うプログラム変更か単純化てきる。

（４）異なる実装アドレスの２個以上の共有メモリパッ
ケージにおいて、それぞれ同一の共有メモリの論理分割
を行うときのプログラムが簡単になる。

（５）共有メモリの読出し・書込みを行うときの実アド
レス管理か単純化され、共有メモリの情報の読出し及び
書込みの前処理時間か短くなる。

り６）共有メモリの情報の読出し・書込みにおける共有
メモリの排他制御を単純化でき、且つ共有メモリのアク
セスにおける一４１Ｐ他制御を高速化てきる。

〔課題を解決するだめの手段〕

本発明の共有メモリ管理方式は、リニアアドレス空間の
共有メモリで且つ複数個のメモリパッケージて構成され
る共有メモリと、他装置と通信回線を介して通信を行う
複数のプロセッサとを有して構成されるマルチプロセッ
サシステムの共有メモリ管理方式において、前記共有メ
モリ内のメモリパッケージをチーフル番号で管理し、前
記メモリパッケージ内のメモリ固定分割領域をレコード
番号で管理し、送信通信情報を情報種別に対応した前記
テーブル番号とレコード番号の共有メモリから読出す手
段と、受信通信情報を情報種別に対応した前記テーブル
番号とレフ−１〜番号の共有メモリに書込む手段と、前
記共有メモリのアクセスが複数の前記プロセッサにより
競合した場合−定回数再試行し待合わせる手段とを有す
る共有メモリ管理機構を複数個のプロセッサが具備し、
複数個のプロセッサか統一されたメモリ領域管理を行っ
て高速に共有メモリのアクセスを行い、且つ前記プロセ
ッサの共有メモリのアクセスが短時間であることにより
前記共有メモリの排他制御時間を短縮し排他制御を単純
且つ高速に行うように構成されている。

〔実施例〕

次に、本発明の実施例について図面を容態して説明する
。

第１図は本発明の一実施例の構成図である。

共有メモリ１はｎ個の共有メモリパッケージを有し、ｒ
１個の共有メモリパッケージはリニアアドレス空間とし
てアドレスの割付けをされ、各プロセッサ２ａ〜２Ｃに
よって情報の読出し・書込みが行われる。プロセッサ２
ａ〜２ｃは、複数個て構成され、共有メモリ１に格納さ
れている情報を利用したり、又は処理結果を共有メモリ
１に格納する。共有メモリ管理機ｍ３ａ〜３Ｃは、各プ
ロセッサ２ａ〜２Ｃ内にそれぞれ組込まれ、プロセッサ
２ａ〜２Ｃ内のプログラムによってテーブル番号（Ｔ＋
　、Ｔ２　、・・・・・・Ｔｎ）とレコード番号（１，
，２，・・・・・・ｋ）を用い共有メモリ１との読出し
・書込みを行う。ハス４は、各プロセッサ２ａ〜２Ｃが
共有メモリ１をアクセスするための共通信号線であり、
通信情報５ａ、５ｂは各プロセッサ２ａ〜２ｃが接続さ
れた通信回線によって送受信されるパケット情報又はＣ
Ｄ　Ｔ　（ＣＹＣＬＩＣＤＩＧＩＴＡＬ　ＴＲ人Ｎ５Ｍ
ｌ５Ｓ　ＩＯＮ　）情報等である。

次に、動作を説明する。

プロセッサ２ａが通信情報５ａを受信するとプロセッサ
２ａは通信情報５ａの情報種別を判定＝７− し、それに対応したチーフル番号＜　Ｔ　＋、　、　Ｔ
　２・・・・・・Ｔｎ）とレコード番号（１，，２，・
・・・・・ｋ）て共有メモリ管理機構３ａに書込み要求
を行うと、共有メモリ管理機′！ｆ４３ａは該当するデ
ーフル番号とレコード番号とに対応した共有メモリの固
定領域にプロセッサ２ａのローカルメモリからへ′ス４
を介して通信情報５ａの転送を行う。

又、プロセッサ２ｂが通信情報５ｂを送信する場合、プ
ロセッサ２ｂは通信情報５ｂの送信すべき情報種別を判
定し、それに対応したチーフル番号（Ｔｌ　、　Ｔ２　
、・・・・・・Ｔｎ）とレコード番号（１，２，・・・
・・・ｋ）で共有メモリ管理機構３ｂに読出し要求を行
うと、共有メモリ管理機構３ｂは該当するテーブル番号
とレコード番号とに対応した共有メモリの固定領域から
プロセッサ２ｂのローカルメモリにバス４を介して通信
情報５ｂの転送を行う。

又、共有メモリ管理機ｉ３ａ〜３Ｃがバス４を介して共
有メモリ１にアクセスする際、他のプロセッサ２ａ〜２
Ｃがバス４を占有していた場合、他のプロセッサ２ａ〜
２Ｃの共有メモリ１へのアクセスが終了するまで０回ア
クセスを繰返してバス４が開放されるまで待ち合わせ、
バス４が開放された後に共有メモリ１へのアクセスを行
う。

〔発明の効果〕

以上説明したように、本発明は、マルチプロセッサシス
テムの各プロセッサに共有メモリ管理機構を設けること
により下記の効果を有している。

（１ン複数のプロセッサのメモリ管理方式が統一できる
。

（２）共有メモリの情報の読出し及び書込みを単純化で
きる。

（３）共有メモリパッケージの実装アドレス変更に伴う
プログラム変更が単純化できる。

（４）異なる実装アドレスの２個以上の共有メモリパッ
ケージにおいて、それぞれ同一の共有メモリの論理分割
を行うときのプログラムが簡単になる。

（５）共有メモリの読出し・書込みを行うときの実アド
レス管理が単純化され、共有メモリの情報の読出し及び
書込みの前処理時間か短くなる。

（６）共有メモリの情報の読出し・書込みにおける共有
メモリの排他制御を単純化でき、且つ共有メモリのアク
セスにおける排他制御を高速化できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図である。 １・・・・・・共有メモリ、２ａ〜２Ｃ・・・・・・プ
ロセッサ、３ａ〜３ｃ・・・・・・共有メモリ管理機構
、４・・・・・・バス、５ａ、５ｂ・・・・・・通信情
報。

Claims (1)

【特許請求の範囲】
1. リニアアドレス空間の共有メモリで且つ複数個のメモリ
   パッケージで構成される共有メモリと、他装置と通信回
   線を介して通信を行う複数のプロセッサとを有して構成
   されるマルチプロセッサシステムの共有メモリ管理方式
   において、前記共有メモリ内のメモリパッケージをテー
   ブル番号で管理し、前記メモリパッケージ内のメモリ固
   定分割領域をレコード番号で管理し、送信通信情報を情
   報種別に対応した前記テーブル番号とレコード番号の共
   有メモリから読出す手段と、受信通信情報を情報種別に
   対応した前記テーブル番号とレコード番号の共有メモリ
   に書込む手段と、前記共有メモリのアクセスが複数の前
   記プロセッサにより競合した場合一定回数再試行し待合
   わせる手段とを有する共有メモリ管理機構を複数個のプ
   ロセッサが具備し、複数個のプロセッサが統一されたメ
   モリ領域管理を行って高速に共有メモリのアクセスを行
   い、且つ前記プロセッサの共有メモリのアクセスが短時
   間であることにより前記共有メモリの排他制御時間を短
   縮し排他制御を単純且つ高速に行うように構成されてい
   ることを特徴とする共有メモリ管理方式。