JPH01243146A

JPH01243146A - 共用メモリアクセス方式

Info

Publication number: JPH01243146A
Application number: JP7148988A
Authority: JP
Inventors: Yasushi Aoki; 泰青木; Hideaki Genma; 英明源馬; Kuniharu Takagi; 高木　邦治
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1988-03-24
Filing date: 1988-03-24
Publication date: 1989-09-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、共用メモリアクセス方式に関し、特に、共用
メモリを介してデータの交換を行うマルチプロセッサシ
ステムにおける共用メモリアクセ入方式に関するもので
ある。

〔従来の技術〕

従来、各種の制御装置において、処理の高速化。

高性能化、高機能化等の目的のため、制御装置を複数の
プロセッサで構成するマルチプロセッサシステムの構成
とし、制御を分割し、各プロセッサで制御を分担して行
う方式がある。このような制御装置では、複数のプロセ
ッサで制御を分担して行うことから、各プロセッサの間
でデータの交換を行う必要がある。各プロセッサは分担
する制御処理に応じて、処理能力が異なるプロセッサが
用いられるので、用いられる各プロセッサはアドレス体
系が異なる場合がある。このため、各プロセッサの間に
おけるデータ交換は、例えば、各プロセッサが共にアク
セスできる共用メモリを介してデータ交換を行うように
する。

異なるアドレス体系の複数プロセッサを用いたマルチプ
ロセッサシステムにおける共用メモリアクセス方式に適
用できる技術として、次のよう技術が知られている。

例えば、特開昭５０−１１５７３２号公報に記載のよう
に、共用メモリのアクセス領域を固定することにより、
異なるアドレス体系をもつプロセッサからの共用メモリ
のアクセス実行を可能とするメモリアクセス方式があり
、また、特開昭５１−１６８３２号公報に記載のように
、各々のプロセッサのアドレス体系を同一のアドレス体
系とすることによって、各プロセッサから共用メモリの
アクセス実行を可能とするメモリアクセス方式がある。

〔発明が解決しようとする課題〕

しかしながら、上記のような共用メモリのメモリアクセ
ス方式は、各プロセッサにおいて共用メモリ領域の柔軟
なメモリマツピングを行うことが困難であり、また、異
なるアドレス体系を持つ複数プロセッサによるマルチプ
ロセッサシステムにおける共用メモリアクセス方式に対
応したものではない。このため、異なるアドレス体系を
持つ複数プロセッサによるマルチプロセッサシステムに
おいては、柔軟なシステム設計が困難であり、また、各
プロセッサで高級言語を用いたプログラムを実行する場
合の共用メモリ領域の定義が困難である等の問題があっ
た。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、異なったアドレス体系を持つ複数プロ
セッサからなるマルチプロセッサシステムにおいて、各
プロセッサが共用メモリを介してデータ交換する場合、
処理性能を損なわずに、相手側プロセッサのアドレス体
系を意識せず、柔軟なデータ交換を可能にすることにあ
る。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、共用メモ
リと、ア１くレス体系の異なる複数のプロセッサを有し
、各プロセッサがバス変換論理装置を介して、共用メモ
リをアクセスするマルチプロセッサシステムにおいて、
各プロセッサ間に、共用メモリのアドレスポインタの値
を各プロセッサ固有の論理アドレスに変換するレジスタ
ファイルを設け、各プロセッサ間で共用メモリ内のデー
タの授受を、該データの格納領域を示すアドレスポイン
タを前記レジスタファイルを介して受け渡すことにより
行うことを特徴とする。

〔作用〕

前記手段によれば、アドレス体系の異なる複数のプロセ
ッサを有し、各プロセッサがバス変換論理装置を介して
、共用メモリをアクセスするマルチプロセッサシステム
において、各プロセッサ間に、共用メモリのアドレスポ
インタの値を各プロセッサ固有の論理アドレスに変換す
るレジスタファイルが設けられる。各プロセッサ間でデ
ータの授受を行う場合、各プロセッサは共用メモリに交
換するデータを書込み、共用メモリに書込んだデータの
格納領域を示すアドレスポインタをレジスタファイルを
介して受け渡すことにより行う。

これにより、各プロセッサにおいては、レジスタファイ
ルから与えらるアドレスポインタをベースにして、自己
のアドレス体系によりデータ処理を行うようにできる。

このため、複数の各プロセッサは、常に自らのアドレシ
ング体系にしたがって、共用メモリ内のデータ領域をア
クセスすることができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかるマルチプロセッサ
システムの要部の全体構成を示すブロック図である。第
１図において、１は共用メモリ、２はシステムバス、１
０は第１プロセツサ、１１は第１プロセツサバス、１２
は第１バス変換論理装置である。また、２０は第２プロ
セツサ、２１は第２プロセツサバス、２２は第２バス変
換論理装置である。

３０はレジスタファイルである。

第１プロセツサ１０が第１バス変換論理装置１２を介し
て共用メモリ１に接続され、第２プロセツサ２０が第２
バス変換論理装置２２を介して共用メモリ１に接続され
て、各プロセッサから共用メモリに対するアクセスが可
能なマルチプロセッサシステムが構成される。また、こ
のマルチプロセッサシステムにおいて、第１プロセツサ
１０と第２プロセツサ２０とは、レジスタファイル３０
により互いに結合される。第１プロセツサ１０は、第１
プロセッサバス１１．第１バス変換論理装置１２．シス
テムバス２を経由して、システムバス２に接続されてい
る共用メモリ１への書込み、読出しを行うメモリアクセ
スを実行する。同様に、第２のプロセッサ２０は、第２
プロセッサバス２１．第２バス変換論理装置２２．シス
テムバス２を経由して、システムバス２に接続されてい
る共用メモリ１への書込み、読出しを行うメモリアクセ
スを実行する。

また、第１プロセツサ１０は、第１プロセツサバス１１
を経由して、レジスタファイル３への書込み。

読出しを実行し、同様にして、第２プロセツサ２０は、
第２プロセツサバス２１を経由して、レジスタファイル
３への書込み、読出しを実行する。

第２図は、プロセッサ間に設けるレジスタファイルの要
部の構成を示すブロック図である。第２図において、３
０はレジスタファイル、３１．３２．３３゜３４、３５
はアドレスデータが記憶されるレジスタ、３６、３７は
アドレス変換演算回路である。

第１プロセツサ１０が共用メモリ１の書込み、読出しを
直接アドレス指定により実行し、第２プロセツサ２０が
共用メモリ１の書込み、読出しを間接アドレス指定によ
り実行するとした場合、レジスタファイル３０において
は、レジスタ３１には第２プロセツサ２０のベースアド
レスが格納され、レジスタ３２には第２プロセツサ２０
のオフセットアドレスが格納される。アドレス変換演算
回路３６は、レジスタ３１に格納されたベースアドレス
とレジスタ３２に格納されたオフセットアドレスとを加
算して、アドレスデータをレジスタ３３に送出する。こ
れにより、第２プロセツサ２０のアドレスは、第１プロ
セツサ１０のアドレスに変換されてレジスタ３３に格納
される。第１プロセツサ１０はレジスタ３３に格納され
たアドレスデータを読出して利用する。また、レジスタ
３４には第１プロセツサ１０のアドレスが書込まれる。

アドレス変換演算回路３７は、レジスタ３４に格納され
たアドレスからレジスタ３１に格納されたベースアドレ
スを減算して、アドレスデータをレジスタ３５に送出す
る。これにより、第１プロセツサ１０のアドレスは、第
２プロセツサ２０のアドレスに変換されてレジスタ３５
に格納される。第２プロセツサ２０はレジスタ３５に格
納されたアドレスデータを読出して利用する。

第３図は、アドレス体系が異なる各プロセッサと共用メ
モリとの間のアドレス対応を説明する図である。第３図
を参照して、マルチプロセッサシステムの共用メモリに
対して各プロセッサが行うメモリアクセス動作を説明す
る。

第１プロセツサ１０（プロセッサｐｔ）は、第３図に示
すように、論理アドレスＰ、Ａｎにて共用メモリ１の物
理アドレスＭＡｎをアクセスし、第２プロセツサ２０（
プロセッサＰ２）は、論理アドレスＰ２Ａｎにて共用メ
モリ１の物理アドレスＭＡｎをアクセスする。第２プロ
セツサ２０からレジスタ３２にオフセットアドレスの書
込みが行われると、アドレス変換演算回路３６により、
レジスタ３１に格納されたベースアドレスにより第２プ
ロセツサ２０の論理アドレスＰ２Ａｎから第１プロセツ
サ１０の論理アドレスＰ１Ａｎへ変換され、変換された
論理アドレスＰ□Ａｎの値はレジスタ３３へ格納される
。また、第１プロセツサ１０からレジスタ３４に第１プ
ロセツサ１０のアドレスの書込みが行われると、アドレ
ス変換演算回路３７により、レジスタ３４に格納された
第１プロセツサ１０の論理アドレスＰ１Ａｎから第２プ
ロセツサ２０の論理アドレスＰ２Ａｎへ変換され、変換
された論理アドレスＰ２Ａｎの値はレジスタ３５へ格納
される。

第１プロセツサ１０から第２プロセツサ２０へのデータ
の受け渡しは、まず、第１プロセツサ１０が送信データ
を共用メモリ１へ格納し、次にレジスタファイル３０の
レジスタ３４に送信データを格納した論理アドレスＰ１
Ａｎをセットする。第２プロセツサ２０は、レジスタフ
ァイル３０のレジスタ３５に格納されている第２プロセ
ツサのアドレス体系にアドレス変換された論理アドレス
Ｐ、Ａｎにしたがって、共用メモリ１の読出しを行う。

同様にして、第２プロセツサ２０から第１のプロセッサ
１０へのデータの受け渡しは、第２プロセツサ２０が送
信データを共用メモリ１へ格納し、次にレジスタファイ
ル３０のレジスタ３２に送信データを格納した論理アド
レスＰ２Ａｎ’をセットする。第１プロセツサ１０は、
レジスタファイル３０のレジスタ３３に格納されている
第１プロセツサのアドレス体系にアドレス変換された論
理アドレスＰ　１Ａ　ｎ　’にしたがって、共用メモリ
１の読出しを行う。

なお、本実施例においては−、レジスタファイル３０の
アドレス変換演算回路３６．３７　（第２図）は、加算
回路、減算回路として示しているが、第１プロセツサ１
０と第２プロセツサ２０との間で、論理アドレスのアド
レス変換ができれば、どのような回路を用いても良く、
例えば、アドレス変換テーブルを用いるようにしても良
い。

また、レジスタファイル３０は、第１プロセツサ１０と
第２プロセツサ２０との間で、各々の論理アドレスの受
け渡しができれば良いので、どのような構成であっても
よく、例えば、システムバス２に接続されるレジスタフ
ァイルを用いるようにしてもよい。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、マルチプロセ
ッサシステムにおける共用メモリのメモリアクセスにお
いて、共用メモリ内のデータ格納領域を物理的に固定せ
ずに行うことができ、各プロセッサのデータアクセスに
おいても、すべて自からのアドレス体系により行うこと
ができるので、各プロセッサの処理性能を損なわずに、
各プロセッサはデータ処理を行うことができる。このた
め、共用メモリの有効利用ができる。また、各プロセッ
サにおいては、自己のアドレス体系でプログラム実行を
行えるので、各プロセッサの制御プログラムを高級言語
レベルで記述することができ、システムの開発が効率よ
く行うことができ、機能追加のためのメモリマツピング
の変更にも柔軟に対応できるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかるマルチプロセッサ
システムの要部の全体構成を示すブロック図、第２図は、プロセッサ間に設けるレジスタファイルの要
部の構成を示すブロック図、第３図は、アドレス体系が異なる各プロセッサと共用メ
モリとの間のアドレス対応を説明する図である。ＩＩ中、１・・・共用メモリ、２・・・システムバス、
１０・・・第１プロセツサ、１１・・・第１プロセツサ
バス、１２・・・第１バス変換論理装置、２０・・・第
２プロセツサ、２１・・・第２プロセツサバス、２２・
・・第２バス変換論理装置、３０・・・レジスタファイ
ル、３１〜３５・・・レジスタ、３６、３７・・・アド
レス変換演算回路。

Claims

【特許請求の範囲】

１、共用メモリと、アドレス体系の異なる複数のプロセ
ッサを有し、各プロセッサがバス変換論理装置を介して
、共用メモリをアクセスするマルチプロセッサシステム
において、各プロセッサ間に、共用メモリのアドレスポ
インタの値を各プロセッサ固有の論理アドレスに変換す
るレジスタファイルを設け、各プロセッサ間で共用メモ
リ内のデータの授受を、該データの格納領域を示すアド
レスポインタを前記レジスタファイルを介して受け渡す
ことにより行うことを特徴とする共用メモリアクセス方
式。