JPH02500784A - 保留バスにおいて割り込み要求メッセージを処理するノード - Google Patents

保留バスにおいて割り込み要求メッセージを処理するノード

Info

Publication number
JPH02500784A
JPH02500784A JP63504648A JP50464888A JPH02500784A JP H02500784 A JPH02500784 A JP H02500784A JP 63504648 A JP63504648 A JP 63504648A JP 50464888 A JP50464888 A JP 50464888A JP H02500784 A JPH02500784 A JP H02500784A
Authority
JP
Japan
Prior art keywords
interrupt
node
message
bus
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63504648A
Other languages
English (en)
Inventor
ウィリアムズ　ダグラス　ディー
Original Assignee
ディジタル　イクイプメント　コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディジタル　イクイプメント　コーポレーション filed Critical ディジタル　イクイプメント　コーポレーション
Publication of JPH02500784A publication Critical patent/JPH02500784A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 保留バスにおいて割り込み要求 メツセージを処理するノード 且豆例斑豆 本発明は、コンピュータシステム内の多数のノード間でメツセージを転送するた めの保留（ペンデッド）バスを経て送られる割り込みの処理に係る。
１豆１■ 近代的なコンピュータシステムは、多数のリソースを利用できるが、これらのリ ソースはデータバスを経て互いに通信できねばならない。多数のシステムリソー スがそれら自体の間でデータを転送できるようにするためにバスが設けられてい る。
コンピュータシステムに含まれた典型的なリソースは、プロセッサ、メモリ装置 及び入力／出力（Ｉｌｏ）装置である。これらのＩ１０装置は、通常、システム 内の要素と、コンピュータシステム外部のソース及び行き先とをインターフェイ スするためにコンピュータシステムに用いられる手段である。
割り込みは、Ｉ／○装置がシステムの注意を引いでシステムがＩ１０装置の必要 に応じられるようにする手段である。多くの従来のシステムにおいては、Ｉ１０ 装置が特殊な「割り込み要求」信号を発生し、これが専用の制御ラインによって 送られる。
或いは又、メツセージをベースとする割り込み機構においては、Ｉ１０装置がシ ステムバスを経てシステムに割り込み要求メツセージを送信する。従って、メツ セージをベースとするシステムでは、別々の状態ライン及び制御ラインが必要と されない０割り込み要求メツセージのようなメツセージを形成しそして解釈する ための規定を「プロトコル」と称する。
割り込み要求に応じるためのあるプロトコルによれば、割り込みに応じるリソー スがＩ１０装置からの付加的な情報を要求する。このような付加的な情報を得る １つの方法は、割り込み確認メツセージを送ることである。この割り込み確認に 応答して、Ｉ１０装置は、その要求された割り込みに特定の情報を含む割り込み ベクトルを返送する。割り込みベクトルは、例えば、割り込みを要求しているＩ １０装置に応じるためのルーチンのスタートアドレスに関する情報を与えること ができる。
多数のＩ１０装置が割り込み要求を送信するか又は１つのＩ１０装置が多数の割 り込み要求を送信するようなシステムにおいては、それらの要求を仲裁するある 方法を設けなければならない。例えば、割り込みを要求している装置又は個々の 割り込み要求に割り込み優先順位を指定し、これをシステムが用いて仲裁の助け とすることができる。
［保留」バスを用いる考え方及び幾つかの利点を以下のシステムの概要の説明に おいて述べる。理想的には、メツセージをベーアスとする割り込み機構及び保留 バスの両方の利点を得るために、これら２つの解決策を組合せることが所望され る。
然し乍ら、この組合せは、多数の理由で達成が困難である。その困難な原因の１ つは、保留バスを用いる場合、割り込みを要求しているノードと割り込みに応じ るノードとの間にメツセージを引き回す付加的な情報が必要とされることである 。更に、割り込み要求とこれら要求の処理とが同時に且つ非同期で行われるため に本来必要となる保留バスの並列動作により、保留割り込み要求に対してコヒレ ントな、即ち最新の状態情報を確立することが困難となる。
これらの問題に加えて、割り込みを要求している全てのノードに対する割り込み 保留状態を全で異なった優先順位レベルに維持することで複雑さを伴う、専用制 御線が使用された場合にはこれら線を検査することによって状態を決定できるの であまり困難な情報ではない、然し乍ら、バス上のプロセッサ及び他のノードの 数が増加するにつれて、専用制御線の本数を増加しなければならず、大型のマル チプロセッサシステムの場合には専用制御線システムの使用が実際的でないもの となる。
然し乍ら、メツセージをベースとする割り込みシステムを用いると、この問題は 解消するが、保留状態情報を維持するという別の問題が生じる。例えば、保留バ スを用いたメツセージをベースとするシステムでは、割り込みを要求しているノ ードが多数の割り込み処理ノードを指定することが考えられる。これにより、多 数の割り込み処理ノードが同じ要求に応じないようにするという問題の解決策を 見出すことで付加的な困難さをもたらす。従って、保留バスにおけるメツセージ をベースとする割り込み機構は、割り込みを処理するノードが他の割り込み処理 ノードにより行われる動作を検出できるようにするある機構を必要とする。
それに関連した問題は、メツセージを用いて割り込み要求を発生するときに、割 り込みを処理するノードが異なった割り込み発生ノードからの未解決の割り込み 要求をいかに区別できるかということである。さもなくば、割り込み確認メツセ ージが送られるときに多数の割り込み発生ノード間で競合が生じ。
それに負けた割り込み発生ノードがそれらの割り込み要求を強制的に再発生する ことになる。
そこで、本発明の目的は、保留バスにおけるメツセージをベースとする割り込み 機構を提供することである。
本発明の別の目的は、割り込み要求に対する最新の状態情報を維持すると共に、 各要求に応じて１つの割り込み確認メツセージのみを送信することである。
本発明の更に別の目的は、上記システムを提供すると共に、割り込みを発してい る装置が単一の割り込み事象に対して割り込み要求を再発生する必要をなくすこ とである。
本発明の更に別の目的及び効果は、その一部は以下の説明に述べそしてその一部 は以下の説明から明らかであり、或いは本発明を実施することによって学び取る ことができよう１本究明の目的及び効果は、請求の範囲に特に指摘した手段及び その組合せによって実現及び達成することができよう。
且玉Ω亙ｌ 上記目的を達成するためにそして本発明の目的によれば。
ここに実施して広く説明するように、割り込みを処理するノードは、この割り込 み処理ノードと割り込み発生ノードとの間でメツセージを転送するための保留バ スに接続され、割り込み発生ノードを識別するＩＤデータを含む割り込み要求メ ツセージ要求メツセージを検出する手段と、割り込み処理ノードが割り込み発生 ノードからの割り込み要求メツセージに応じる用意ができたときに割り込み発生 ノードを指定する行き先データを含む割り込み確認メツセージをバスに供給する 手段と、割り込み発生ノードからの割り込み要求が保留中であるかどうかを指示 するために割り込み発生ノードに対応するノード記憶要素を含む記憶手段とを備 えており、そしてこの記憶手段は、割り込み発生ノードを識別するＩＤデータを 含む割り込み要求メツセージの検出に応答してノード記憶要素をセットする手段 と、割り込み発生ノードを識別する行き先データを含む割り込み確認メツセージ をバスに供給するのに応答してノード記憶要素をクリアし、これにより、その割 り込み発生ノードの割り込み要求メツセージが処理されていることを指示するた めの手段とを何え本明細書の一部分を構成する添付図面は、本発明の一実施例を 示すもので、これを参照して本発明の詳細な説明する。
図面の簡単な説明 第１図は、本発明によるシステムバスを含むデータ処理装置のブロック図、 第２図は、第１図のデータ処理システムのノードを示すブロック図、 第３図は、第１図のデータ処理システムに用いられるタイミング信号を示すタイ ミング図、 第４図は、第２図のノードのデータインターフェイスを示すブロック図、 第５図は、第１図のデータ処理システムのアービタを示すブロック図、 第６図は、割り込み発生ノードのブロック図、第７図は、割り込みを処理するノ ードのブロック図、第８図は、割り込み処理ノードに含まれた記憶要素のブロッ ク図、そして 第９Ａ図及び第９Ｂ図は、割り込み要求を処理する方法のフローチャートである 。
且凰五皿塁玉 以下、添付図面を参照し、本発明の好ましい実施例を詳細に説明する。
Ａ、システム全体の説明 第１図は、本発明によるデータ処理システム２０の一例を示している。システム ２０の中心部はシステムバス２５であり、これは、多数のプロセッサと、メモリ サブシステムと、Ｉ１０システムとの間で通信を行なうことのできる同期バスで ある。
システムバス２５を介しての通信は、周期的なバスサイクルを用いて同期的に行 なわれる。システムバス２５に対する典型的なバスサイクルタイムは、６４ｎＳ である。
第１図において、システムバス２５は、２つのプロセッサ３１及び３５と、メモ リ３９と、１つのＩ１０インターフェイス４１と、１つのＩ１０ユニット５１と に接続される。Ｉ１０ユニット５３は、Ｉ１０バス４５及びＩ１０ユニットイン ターフェイス４１によりシステムバス２５に接続される。
データ処理システム２０の好ましい実施例では、中央アービタ（仲裁回路）２８ もシステムバス２５に接続されている。
アービタ２８は、幾つかのタイミング及びバス仲裁信号をシステムバス２５上の 他の装置へ直接供給し、ある信号をこれらの装置とで共有する。
第１図に示されたものは、現在好ましいと考えられるものであり、必ずしも本発 明をこれに限定するものではない０例えば、Ｉ１０ユニット５３はシステムバス ２５に直接接続することができるし、アービタ２８は、本発明について述べるよ うに動作しなくてもよい。
本発明を説明する上で使用する用語として、プロセッサ３１及び３３、メモリ３ ９、Ｉ１０インターフェイス４１、及びＩ１０装置１５１は、全てｒノード」と 称する。「ノード」とは、システムバス２５に接続されるハードウェア装置と定 義する。
本発明を説明するのに用いる用語によれば、「信号」又は「ライン」は、物理的 な配線の名称を指すものとして交換可能に用いられる。「データ」又は「レベル Ｊという用語は、信号又はラインがとることのできる値を指すものとして用いら れる。
ノードは、システムバス２５を介して他のノードとの転送を実行する。［転送」 は、共通の送信器及び共通のアービタをがシステムバス２５上の別のノードから 情報を得るために開始する読み取り動作においては、第１のノードから第２のノ ードヘコマンドを転送した後に、ある程度の時間が経ってから、第２のノードか ら第１のノードへ１つ以上の戻りデータを転送す「トランザクション」は、シス テムバス２５において実行される完全な論理的タスクとして定められ、２つ以上 の転送を含むことができる９例えば、コマンド転送に続いて１つ以上の戻りデー タ転送を行なう読み取り動作は１つのトランザクションである。システムバス２ ５の好ましい実施例では、許容できるトランザクションが種々のデータ長さの転 送をサポートし、これは、読み取り、書き込み（マスクされた）、インターロッ ク読み取り、ロック解除書き込み及び割り込み動作を含む。インターロック読み 取りと、通常の即ち非インターロック読み取りとの相違は、特定位置に対するイ ンターロック読み取りの場合にその位置に記憶された情報を検索しそしてその後 のインターロック読み取りコマンドによってアクセスをその記憶された情報に制 限することである。アクセスの制限は、ロック機構をセットすることによって行 なわれる。その後のロック解除書き込みコマンドは、その指定の位置に情報を記 憶し、そしてその位置においてロック機構をリセットすることによりその記憶さ れた情報へのアクセスを復帰する。従って、インターロック読み取り／ロック解 除書き込み動作は、ある種の読み取り一変更−書き込み動作である。
システムバス２５は「保留された」バスであるから、他のノードが応答を待機し て浪費してしまうバスサイクルを使用できるようにすることにより、バスリソー スを効率良く使用するよう促す、保留されたバスにおいては、１つのノードがト ランザクションを開始した後に、そのトランザクションが完了する前に他のノー ドがバスにアクセスすることができる。従って、そのトランザクションを開始す るノードは、全トランザクション時間中バスを束縛するのではない。これに対し 、非保留バスの場合には、全トランザクション中バスが拘束される０例えば、シ ステムバス２５においては、ノードが読み取りトランザクションを開始しそして コマンドの転送を行なった後に、そのコマンド転送が向けられるノードは、その 要求されたデータを直ちに返送することができない。従って、コマンド転送と、 読み取りトランザクションの戻りデータ転送との間にバス２５のサイクルを使用 することができる。システムバス２５は他のノードがこれらのサイクルを使用で きるようにする。
システムバス２５を使用する場合に、各ノードは、情報の転送を行なうために異 なった役割を果たすことができる。これらの役割の１つが「コマンダ」であり、 これは現在処理中のトランザクションを開始したノードとして定義される０例え ば、書き込み又は読み取り動作においては、コマンダは、書き込み又は読み取り 動作を要求したノードであり、これは、必ずしもデータを送信もしくは受信する ノードでなくてもよい。システムバス２５の好ましいプロトコルにおいては、ノ ードば、たとえ別のノードがトランザクションのあるサイクル中にシステムバス ２５の所有権をもったとしても全トランザクションを通じてコマンダとして保持 される。例えば、あるノードは、読み取りトランザクションのコマンド転送に応 答してデータ転送中にシステムバス２５の制御権をもつが、二〇ノードはバスの コマンダとはならない。むしろ、このノードは「レスポンダ」と称する。
レスポンダはコマンダに応答する０例えば、コマンダがノードＡからノードＢに データを書き込むための書き込み動作を開始した場合には、ノードＢがレスポン ダとなる。更に、データ処理システム２０においては、ノードが同時にコマンダ 及びレスポンダとなることがある。
送信器及び受信器は、個々の転送中にノードがとる役割を果たす、「送信器」は 、転送中にシステムバス２５に出される情報のソースであるノードとして定義さ れる。「受信器」は、送信器の相補的なものであり、転送中にシステムバス２５ に出された情報を受信するノードとして定義される。例えば、読み取りトランザ クション中に、コマンダは、最初、コマンドの転送中に送信器となりそして戻り データの転送中に受信器となる。
システムバス２５に接続されたノードがシステムバス２５上で送信器になろうと する場合には、そのノードが中央のアービタ２８とその特定ノードとの間に接続 された２本の要求ラインＣＭＤ　ＲＥＱ　（コマンド要求）及びＲＥＳ　ＲＥＱ 　（レスポンダ要求）の一方を肯定する。一般に、ノードは、そのＣＭＤ　ＲＥ Ｑラインを用いてコマンダとなることを要求しそしてシステムバス２５を介して トランザクションを開始し、モしてノードは、そのＲＥＳ　ＲＥＱラインを用い てレスポンダとなってデータ又はメツセージをコマンダへ返送する。一般に、中 央アービタ２８は、どのノードがバスへのアクセスを要求しているか（即ち、ど の要求ラインが肯定されたか）を検出する。
次いで、アービタは、肯定された要求ラインの１つに応答して、優先順位アルゴ リズムに基づいてバス２５への対応するノードアクセスを許可する。好ましい実 施例では、アービタ２８は、２つの独立した円形の待ち行列を維持し、即ち、そ の一方の待ち行列はコマンダ要求に対するものでありそしてもう一方はレスポン ダ要求に対するものである。好ましくは、レスポンダ要求はコマンダ要求よりも 優先順位が高く、コマンダ要求の前に処理される。
コマンダ要求ライン及びレスポンダ要求ラインは仲裁信号であると考えられる。
第１図に示すように、仲裁信号は、中央アービタ２８から各ノードへ送られるポ イント−ポイントの条件に応じた許可信号と、マルチパスサイクル転送を実行す るシステムバス拡張信号と、例えば、メモリのようなノードがシステムバス上の トラヒックを瞬間的に維持できなくなったときに新たなバストランザクションの 開始を制御するシステムバス抑制信号とを含む。
システムバス２５を構成することのできる他の形式の信号は、情報転送信号、応 答信号、制御信号、コンソール／フロントパネル信号、及び幾つかの種々の信号 を含む、情報転送信号は、データ信号、現在サイクル中にシステムバスで行なわ れるファンクションを表わすファンクション信号、コマンダを識別する識別子信 号、及びパリティ信号を含む。応答信号は、−°般に、データ転送の状態を送信 器に通知するための受信器からの確認信号を含む。
制御信号は、クロック信号と、低いライン電圧又は低いＤＣ電圧を示す信号のよ うな警報信号と、初期化中に使用されるリセット信号と、ノード欠陥信号と、バ スのアイドリングサイクル中に用いられる欠陥信号と、エラー欠陥信号とを含む 、コンソール／フロントパネル信号は、直列データをシステムコンソールに送信 したりそこから受信したりするための信号と、始動時にブートプロセッサの特性 を制御するためのブート信号と、システムバス２５上のプロセッサの消去可能な ＦＲＯＭを変更できるようにする信号と、フロントパネルのＲＵＮ　ＬＩＧＨＴ を制御する信号と、あるノードのクロック論理回路にバッテリ電力を供給する信 号とを含む。その他の信号としては、スペア信号に加えて、各ノードがその識別 コードを定めることができるようにする識別信号を含む。
第２図は、システムバス２５に接続されたノード６０の一例を示している。ノー ド６０は、プロセッサであってもよいし、メモリであってもよいし、Ｉ１０ユニ ットであってもよいし、Ｉ１０インターフェイスであってもよい。第２図に示す 例では、ノード６０は、ノードに特定の論理回路６５と、ノードバス６７と、デ ータインターフェイス６１及びクロックデコーダ６３を含むシステムバスインタ ーフェイス６４とを備えている。データインターフェイス６１、クロックデコー ダ６３及びノードバス６７は、システムバス２５に接続されたノードのための標 準的な要素であるのが好ましい、ノードに特定の論理回路６５は、システムバス インターフェイス６４とは異なった集積回路を用いており、好ましくは、ノード の特定の機能を実行するようにユーザによって指定された回路に加えて、ノード バス６７にインターフェイスする標準的な回路を含んでいる。一般に、データイ ンターフェイス６１は、ノード６０とシステムバス２５との間の主たる論理的及 び電気的なインターフェイスであり、クロックデコーダ６３は中央で発生される クロック信号に基づいてノード６０ヘタイミング信号を供給し、ノードバス６７ はデータインターフェイス６１とノードに特定の論理回路６５との間の高速イン ターフェイスをなす。
第２図に示されたノード６０及びシステムバスインターフェイス６４の好ましい 実施例では、クロックデコーダ６３は、システムバス２５を経て送られるべき信 号を形成するための制御回路を含んでおり、中央アービタ２８から受け取ったク ロック信号を処理して、ノードに特定な論理回路６５及びデータインターフェイ ス６１のためのタイミング信号を得るようにする。
クロックデコーダ６３によって得られたタイミング信号は中央で発生されたクロ ック信号を用いているので、ノード６０は、システムバス２５と同期して作動す る。
第３図は、１つのバスサイクル、クロックデコーダ６３によって受け取ったグロ ック信号、及びクロックデコーダ６３によって発生される幾つかのタイミング信 号を示すタイミング図である。クロックデコーダ６３によって受け取られるゲロ ック信号は、第３図に示すように、Ｔｉｍｅ　Ｈ信号、Ｔ　ｉ　ｍ　ｅＬ倍信号 びＰｈａｓｅ信号を含む。Ｔｉｍｅ　Ｈ及びＴｉｍｅＬは、基本的なりロック信 号の逆数であり、モしてＰｈａｓｅ信号は、基本的なりロック信号を３で分割す ることによって得られる。クロックデコーダ６３によって発生されたタイミング 信号は、Ｃ１２、Ｃ２３、Ｃ３４、Ｃ４５、Ｃ５６及びＣ６１を含み、これらは 全て第３図に示されている。データインターフェイス６１によって要求されバス サイクル当たり一度生じるこれらのタイミング信号は、データインターフェイス ６１に送られ、そしてデータインターフェイス６１に送られたタイミング信号と 等価なものを含む１組のタイミング信号がバッファされて、ノードに特定の論理 回路６５に送られる。バッファ動作の目的は、ノードに特定の論理回路６５がタ イミング信号を不適切にロードすることによってシステムパスインターフェイス ６４の動作に悪影響を及ぼさないようにすることである。クロック６３は、クロ ック信号を使用して、各バスサイクルごとに６つのサブサイクルを形成し、そし てこれらのサブサイクルを使用して、６つのタイミング信号ＣｘＹを形成する。
但し、Ｘ及びＹは、１つのタイミング信号を形成するように合成される２つの隣 接するサブサイクルを表わしている。
システムバスの各ノードは、そのクロックデコーダ６３によって発生されたそれ 自身の対応する１組のタイミング信号を有している０通常、対応する信号は、シ ステム全体を通じて各ノードごとに全く同じ時間に生じるが、クロックデコーダ ６３と多数のノニドの他の回路との間の変動により対応する信号間にタイミング 変動を招く、これらのタイミング変動は、一般に「クロックスキュー」として知 られている。
第４図は、データインターフェイス６１の好ましい実施例７の各ラインとシステ ムバス２５の各ラインとの間に両方向性の高速インターフェイスを与えるための 一時的な記憶回路及びバス駆動回路の両方を含んでいる。第４図に示すように、 データインターフェイス６１は、ノードバス６７からシステムバス２５への通信 路を形成するために記憶要素７０及び７２とシステムバスドライバ７４とを備え ているのが好ましい、又、データインターフェイス６１は、システムバス２５か らノードバス６７への通信路を形成するために記憶要素８０及びノードバスドラ イバ８２も備えている。データインターフェイス６１の説明で用いたように、「 記憶要素」という用語は、一般に、透過ラッチやマスター／スレーブ記憶要素の ような双安定性の記憶装置を指すものであって、特定の手段を指すものではない 、当業者であれば、どの形式の記憶要素が適当であるか明らかであろう。
第４図に示すように、記憶要素７ｏは、その入力がノードバス６７からデータを 受け取るように接続されそしてその出力が記憶要素７２の入力に接続される。記 憶要素７２の出力は、システムバスドライバ７４の入力に接続され、そしてその 出力はシステムバス２５に接続される。記憶要素７０及び７２は、クロックデコ ーダ６３によって発生されたタイミング信号から導出されるノードバス制御信号 ７６及び７８によって各々制御される。記憶要素７０及び７２は、ノードバス６ ７からシステムバス２５ヘデータをパイプライン動作するための２段の一時的な 記憶手段を形成する。種々の個数の記憶段を使用することもできる。
システムバスドライバ７４は、システムバスドライバイネーブル信号７９によっ て制御される。システムバスドライバイネーブル信号７９の状態により、システ ムバスドライバ７４の入力は、その出力に接続されて記憶要素７２の出力のデー タをシステムバス２５に転送するか、又はその出力からデカップルされる。シス テムバス、ｔライブイネーブル信号７９がシステムバスドライバ７４の入力と出 力をデカップルするときには、システムバスドライバ７４がシステムバス２５に 高インピーダンスを与える。又、システムバスドライブイネーブル７９は、シス テムバス２５から受け取ったクロック信号と、ノードに特定の論理回路６５から 受け取った制御信号とに基づいてクロックデコーダ６３によって発生される。
記憶要素８ｏは、その入力端子がシステムバス２５に接続されそしてその出力端 子がノードバスドライバ８２の入力に接続される。ノードバスドライバ８２の出 力はノードバス６７に接続されて戻される。好ましくは、透過ラッチである記憶 要素８０は、クロックデコーダ６３によって発生されたタイミング信号から導出 されるシステムバス制御信号８５によって制御される。ノードバスドライブ信号 ８７は、システムバスドライブ信号７９がシステムバスドライバ７４を制御する のと同様にノードバスドライバ８２を制御する。従って、ノードバスドライバ信 号８７に応答して、ノードバスドライバ８２はその入力をその出力に接続するか その入力をその出力からデカップルし、ノードバス６７に高インピーダンスを与 える。
システムバス２５を経ていかにデータが転送されるかを説明するために、システ ムバスドライブイネーブル信号７９と制御信号８５との間の関係を理解すること が重要である。ここに示す実施例では、この関係が第３図に示されている。シス テムバスドライブイネーブル信号７９は、通常、バスサイクルの始めから終りま で導出される。新たなデータは、バスサイクルにおいてドライバ伝播及びバス安 定時間が経過した後のある時間にシステムバス２５から受け取られるようになる 。好ましい実施例においては、記憶要素８０は透過ラッチである。制御信号８５ は、クロックＣ４５と論理的に透過である。バスのタイミングは、制御信号８５ が否定される若干前にシステムバス２５のデータが受け取られるように確保する 。記憶要素８０は、制御信号８５を否定する前の少なくとも設定時間に安定して いて且つ制御信号８５を否定した後の保持時間中安定したまＳであるバスデータ を記憶する。
ノードバス６７は、ノードに特定の論理回路６５とシステムバス２５との間でデ ータインターフェイス６１により両方向性のデータ転送を行なうことのできる非 常に高速度のデータバスであるのが好ましい。第２図に示されたノード６０の好 ましい実施例では、ノードバス６７は、システムバスインターフェイス６４とノ ードに特定の論理回路６５との間の点７点接続を形成する相互接続手段である。
然し乍ら、本発明によ糺ば、このような点７点相互接続は必要とされない。
第５図は、システムバス２５に接続された中央アービタ２８の好ましい実施例を 示している。中央アービタ２８は、システムバス２５のためのクロック信号を発 生すると共に、システムバス２５上のノードに対するバスの所有者関係を許可す る。
中央アービタ２８は、仲裁回路９０と、クロック回路９５と、発振器９７とを備 えているのが好ましい０発振器９７は、基本的なりロック信号を発生する。クロ ック９５は、仲裁回路７１のタイミング信号と、システムバス２５上でタイミン グをとるための基本的なＴｉｍｅ　Ｈ％Ｔｉｍｅ　Ｌ及びＰｈａｓｅクロック信 号とを発生する。仲裁回路７１は、コマンダ及びレスポンダの要求信号を受け取 り、システムバス２５にアクセスしようとしているノード間の競合の仲裁を果た し、そしてコマンダ及びレスポンダの要求に対する上記待ち行列を維持する。又 、仲裁回路７１は、幾つかの制御信号をクロック９５へ供給する。
８０割り込みの処理 割り込み発生ノードが第６図に参照番号１１０で一般的に示されている。二〇ノ ード１１０は、第２図に示すノード６０の特性を有しており、保留バスであるシ ステムバス２５に接続される。上記したように、システムバス２５は、割り込み 要求、割り込み確認及び割り込みベクトルメツセージを含むメツセージを、バス に接続されたプロセッサやＩ１０装置のようなノード間に転送する。ここに実施 するように、ノード１１０は、システムバスインターフェイス６４と、システム プロトコルに基づいてメツセージを形成及び解釈する１組の発生器及びデコーダ とによってバス２５に接続される。ノード１１０の要素とシステムバスインター フェイス６４との間でメツセージを伝達できるようにするためにノードバス６７ が設けられている。割り込み発生ノード１１０はシステムバス２５に割り込み要 求を送り、これらの要求は、その後に割り込み処理ノードによって処理される。
割り込み発生ノードは、割り込み発生ノードを割り込み要求のソースとして識別 するためのＩＤデータを含む割り込み要求メツセージをバスに送るための手段を 備えている。ここに実施するように、この手段は、割り込み要求コマンド発生器 １１８を備えている。コマンド発生器１１８は、バス２５において使用されるプ ロトコルに基づいて、そのプロトコルを使用する他のノードによって割り込み要 求メツセージとして確認できるファンクション及びコマンドコードを含むメツセ ージを形成する。
好ましい実施例においては、割り込み発生ノード１１０を識別するＩＤデータと 共に割り込み要求メツセージを送るためにスロットＩＤ信号がコマンド発生器１ １８に入力される。コンピュータシステムにノードが含まれていてこのノードが システムバス２５にアクセスするときには、ノードと、多数の物理的なスロット を含むシステムバックブレーンとの間に物理的な接続がなされる。バックプレー ンへの接続は、バックプレーンと各ノードとの間に嵌合しなければならない多数 のワイヤを含む、然し乍ら、これらワイヤのあるものはバックプレーンの各スロ ットに対して独特なものである。これらのスロットに独特のワイヤには、他のス ロットの各々と区別できるスロットに対して特定のＩＤを発生するように固定コ ード化されるワイヤが含まれる。それ故、ノードは、それが存在するスロットに 対する特定のＩＤで固定コード化されたバックプレーンからの独特の１組のワイ ヤを用いてスロットＩＤ入力を発生器１１８へ発生するのが好ましい。もちろん 、割り込みを発しているノード１１０を識別するＩＤデータを発生しそしてコマ ンド発生器１１８へ入力するようにして種々の変更や修正をなすことができる。
好ましい実施例では、割り込み要求コマンド発生器１１Ｂに付加的な入力が送ら れる。データ処理システム２ｏ内のノードの１つによって処理しなければならな い割り込みをノード１１０が発生することを必要とするある事象が生じたことを 指示するために割り込み要求イネーブル信号が割り込み発生ノード１１０から発 生器１１８へ入力される。　。
又、割り込み発生ノードは、特定の割り込み処理ノードを指定するための行き先 データと共に割り込み要求メツセージを供給する手段も備えている。第６図に示 すノード１１０においては、コマンド発生器１１８は、割り込み要求行き先マス クレジスタ１２０からの行き先データを受け取る。レジスタ１２０転送されるメ ツセージを用いてレジスタにデータを書き込んだり、或いはノード１１０の他の 要素の１つからレジスタ１２０に内部でデータを書き込んだりといった多数のや り方のいずれかでセットすることができる。
レジスタ１２０に記憶されたデータは、データ処理システム２０内のとのノード が発生器１１８がらバス２５へ送られる割り込み要求メツセージの行き先として 指定されるかを決定する行き先マスクである。多数のノードがデータ処理システ ム２０に含まれモしてノード１１０によって出された割り込み要求に応じるため のリソースとしてこれらノードの多数を利用できるようにすることが所望される 場合には、行き先マスクのデータによって複数のノードを指定することができる １例えば、システム内の８個のノードがプロセッサでありそしてノード１１０か らの割り込み要求をこれらプロセッサの４つによって処理できることが所望され る場合には、レジスタ１２０に記憶されたマスクを選択して、データ処理システ ム２０内の１つの選択されたプロセッサに各々対応する４つの特定のビットをセ ットすることができる。
割り込み要求メツセージを与える手段は、割り込み要求の優先順位レベルを指定 する割り込み優先順位レベル（ＩＰＬ）データをもつ割り込み要求メツセージを 与える手段を備えることもできる。例えば、停電のような事象に関連した割り込 みは、典型的に、高い優先順位レベルにあり、ディスクドライブからのデータの 利用のような事象に関連した割り込みよりも迅速に処理しなければならない。好 ましい実施例では、割り込み優先順位データがノード１１０によって発生器１１ ８に入力され、この割り込み要求（Ｉ、Ｒ，）Ｉ　ＰＬデータは、ノード１１０ によって現在発生されている割り込み要求の優先順位レベルを指定する。
又、割り込みノードは、バスにおける割り込み確認メツセージを監視する手段で あって、割り込み発生ノードを指定しそして割り込み要求メツセージのＩＤデー タに対応する行き先データを含むバス上の割り込み確認メツセージを検出する手 段も備えている。このような手段は、コマンドデコーダ１２２及び行き先比較ロ ジック１２４を備えている。ノードによってコマンドがシステムバス２５に転送 されるときには、これがノード１’　ｌ　Ｏによって受け取られて、レスポンダ 入力待ち行列１２６に記憶され、これは、通常、コマンドデコード中に一時的な 記憶装置として用いられる先入れ先出しレジスタである。待ち行列１２６のメツ セージは、次いで、コマンドデコーダ１２２へ送られる。システムバス２５を経 て送られる各割り込み確認コマンドは、そのメツセージを割り込み確認コマンド として識別するファンクション及びコマンドコードを含む。コマンドデコーダ１ ２２は、待ち行列１２６に記憶されたメツセージが割り込み確認メツセージであ るかどうかを検出し、もしそうならば、割り込み確認メツセージを受け取ったと きに割り込み確認存在信号をアンドゲート１２８に出力する。
待ち行列１２６のメツセージが割り込み確認メツセージである場合には、これが 行き先データも含む、コマンドデコーダ１２２はこの行き先データを行き先比較 ロジック１２４に出力する０行き先比較ロジック１２４は、行き先データを上記 したスロットＩＤ信号と比較し、該信号は、割り込み発生ノード１１０を識別す るＩＤデータを含んでいる。システムバス２５の割り込み確認メツセージが特定 の割り込み発生ノード１１０を指定する行き先データを含むときには、行き先比 較ロジック１２４が一致を示す信号をアンドゲート１２８に出力する。アンドゲ ート１２８は、コマンドデコーダ１２２が割り込み確認メツセージの存在を検出 しそして行き先比較ロジック１２４がメツセージにノード１１０を指定する行き 先データが含まれていることを検出したときに割り込みベクトルイネーブル信号 をその出力としてアサートする。この割り込みベクトルイネーブル信号は割り込 みベクトル応答発生器１３０に送られる。
割り込み発生ノードには、その割り込み発生ノードを指定する行き先データを含 む割り込み確認メツセージの検出に応答して割り込みベクトルメツセージをバス に供給する手段がある。
ここに実施するように、このような手段は、割り込みベクトル応答発生器１３０ を含む、この応答発生器１３０は、これもコマンド発生器１１８も入力データを システムプロトコルで要求されるフォーマットのメツセージに変換するという点 でコマンド発生器１１８と同様である。応答発生器１３０は、アンドゲート１２ ８からの割り込みベクトルイネーブル信号によってイネーブルされる０割り込み 確認メツセージに応答して割り込み発生ノード１１０からシステムバス２５に送 られた情報はベクトルレジスタファイル１３２に記憶される。第６図に示すよう に、ベクトルレジスタファイル１３２は、ベクトルレジスタ１３４．１３６．１ ３８及び１４０を備えている。
第６図に示す好ましい実施例では、異なった組のプログラム命令の実行による処 理を必要とする別々の事象に応答してノード１１０が割り込み要求メツセージを 発生できるために多数のベクトルレジスタを使用することができる。それ故、割 り込み発生ノードは、割り込み確認メツセージからの優先順位レベルデータに基 づいて複数の割り込みベクトルメツセージの１つを選択する手段を含むことがで きる。ここに実施するように、この手段は、ベクトルレジスタファイル１３２と 、このベクトルレジスタファイル１３２のベクトルレジスタの１つに含まれた割 り込みベクトルデータな選択するためのマルチプレクサ１４２とを含むことがで きる。
バス２５上の割り込み確認メツセージには、割り込み処理ノードによって処理す る準備がされた割り込み要求メツセージの優先順位レベルを指定する割り込み確 認割り込み優先順位レベル（１，Ａ、ＩＰＬ）データが設けられるのが好ましい 、この１．Ａ、ＩＰＬデータは、コマンドデコーダ１２２によってマルチプレク サ１４２へ送られ、該マルチプレクサは、受は取ったＩ、Ａ、ＩＰＬデータに基 づいて割り込みベクトルデータを選択する。その結果、選択された割り込みベク トルデータが割り込みベクトル応答発生器１３０に供給され、発生器１３０によ って与えられた割り込みベクトルメツセージに含まれることになる。次いで、応 答発生器１３０は、割り込みベクトルメツセージをシステムバス２５へ出力し、 割り込み処理ノードによってこのメツセージを受け取ることができる。
又、割り込み発生ノードは、特定の割り込み処理ノードを識別するソースデータ を割り込みベクトルメツセージに与えるための手段を含むことができる。好まし い実施例では、割り込み処理ノードによって与えられてノード１１０によって検 出される割り込み確認メツセージは、特定の割り込み処理ノードを割り込み確認 メツセージのソースとして識別するためのソースデータを含んでいる。このソー スデータは、コマンドデコーダ１２２から割り込みベクトル応答発生器１３０へ 送られる。発生器１３０は、割り込みベクトルメツセージを発生すると、コマン ドデコーダ１２２から受け取ったソースデータを用いて、割り込みベクトルメツ セージ及びソースデータをバスに供給する０割り込みベクトルメツセージにソー スデータが含まれたことにより、特定の割り込み処理モードによって要求された 割り込みベクトルデータを容易に受け取ることができる。
本発明の原理を実施する割り込み処理モードが第７図及び第８図に参照番号１４ ４で一般的に示されている。第７図に示すスロットＩＤ信号、システムバスイン ターフェイス６４、ノードバス６７、入力待ち行列、コマンド発生器、デコーダ 及び行き先比較ロジックは、ノード１１０について第６図に示されてこの割り込 み発生ノード１１０の説明で述べた対応する要素と構造及び動作が同様である。
これらの要素を第６図に示す要素に関連して使用すると、１つのノードが割り込 み発生ノード及び割り込み処理ノードの両方として機能することができる。
割り込み処理ノード１４４は、割り込み発生ノードによってバス２５に送られた 割り込み要求メツセージを処理する。ノード１４４は、システムバスインターフ ェイス６４及び１組の発生器／デコーダを経てシステムバス２５に接続される。
本発明の割り込み処理ノードは、割り込み発生ノードを識別するＩＤデータを含 むバス上の割り込み要求メツセージを検出するための手段を備えている。保留バ ス２５を経て転送されるメツセージは、割り込み処理ノード１４４によりレスポ ンダ入力待ち行列１４６に記憶されるのが好ましく、この待ち行列は、コマンド のデコード中に一時的な記憶要素として用いられる先入れ先出しレジスタである 。次いで、各々の記憶されたメツセージが検出手段に含まれたコマンドデコーダ １４８へ送られる。システムバス２５を経て転送される割り込み要求メツセージ は、これを割り込み要求メツセージとして識別するファンクション及びコマンド コードを含み、デコーダ１４８は、バス２５上の割り込み要求メツセージの検出 に応答して割り込み要求存在信号をアンドゲート１５０に供給する。
割り込み処理ノード１４４の行き先比較ロジック１５２は、割り込み要求メツセ ージ内の行き先データを検査するのに使用される。前記したように、割り込み発 生ノード１１０によって送られる割り込み要求メツセージは、特定の割り込み処 理ノードを指定するための行き先データを含°むことができる。この行き先デー タは、行き先マスクの形態で、デコーダ１４８により行き先比較ロジック１５２ へ出力される。比較ロジック１５２は、この行き先データを、割り込み処理ノー ド１４４を独特に識別するスロットＩＤ信号と比較する。割り込み処理ノード１ ４４が行き先マスクで指定又は選択されたノードの１つである場合には、比較ロ ジック１５２が一致を指示する信号をアンドゲート１５０ヘアサートする。好ま しい実施例においては、アンドゲート１５０は、割り込み処理ノード１４４を指 定する行き先データを含む割り込み要求メツセージが検出されたことを示すセッ ト記憶要素信号をアサートする。
本発明によれば、割り込み処理ノードは、割り込み発生ノードからの割り込み要 求が保留中であることを指示する手段も含んでいる。割り込み処理ノード１４４ において実施されるように、このような指示手段は、記憶アレイ１５４によって 形成される０割り込み要求を発する特定の割り込み発生ノードは、割り込み発生 ノード１１０によってバスに送られた割り込み要求メツセージに含まれた割り込 み発生ノードＩＤデータを用いてノード１４４によって決定される。次いで、こ の情報は、対応する割り込み発生ノードからの割り込み要求が保留中であること を指示するために記憶アレイ１５４を用いて記憶される。
本発明によれば、割り込み処理ノードは、割り込み発生ノードの各々に対応する ノード記憶要素を含む記憶手段を有していて、その対応ノードからの割り込み要 求が保留中であるかどうかを指示する。ノード１４４において実施されるように 、このような記憶手段は記憶アレイ１５４を含む。
又、本発明の割り込み処理ノードは、対応する割り込み発生ノードを割り込み要 求のソースとして識別するＩＤデータを含む割り込み要求メツセージの検出に応 答してノード記憶要素の１つをセットするための手段を含む、これは、対応する 割り込み発生ノードが保留中の割り込み要求を有していることを指示する。
記憶アレイ１５４の好ましい実施例が第８図に示されている。記憶要素はアレイ １５４に含まれ、特定の割り込み発生ノードに対応する。好ましくは、セット／ リセットフリップ／フロップが記憶要素として用いられ、各記憶要素１５６は特 定の割り込み発生ノードに対応する。第７図及び第８図に示すように、割り込み 発生ノードのＩＤデータは、コマンドデコーダ１４８からデマルチプレクサ１５ ８へ出力される０割り込み発生ノードのＩＤデータは、割り込み発生ノードによ ってシステムバス２５に送られた割り込み要求メツセージに含まれる。デマルチ プレクサ１５８は、ＩＤデータに応答して、単一のノード選択ラインを作動し、 多数のアンドゲート１６０の１つをイネーブルする信号を７サートする。これら アンドゲートの各々は、特定の割り込み発生ノードに対応する記憶要素１５６の セット端子に接続されている。アンドゲート１５０からのセット記憶要素信号は 、セット記憶信号の各々のアンドゲート１６０によって受け取られる。従って、 アンドゲート１６０はセット手段として働く。その結果、特定の割り込み発生ノ ードに対応する単一の記憶要素１５６がセットされて、そのノードからの保留中 の割り込み要求があることを指示する。
又本発明では、割り込み発生ノードを指定する行き先データを含む割り込み確認 メツセージをバスに供給するのに応答して特定の割り込み発生ノードに対応する ノード記憶要素をクリアするための手段も含まれる。ここに実施するように、シ ステムバス２５に送られる割り込み確認メツセージは、割り込み処理ノードによ り処理する準備のできた割り込み要求を持つものとしてノード１１０を指定する 行き先データを含んでいる。この行き先データはコマンドデコーダ１４８によっ て記憶アレイ１５４へ出力され、第８図において、１組の行き先データラインに よって示されている。各ラインは多数のアンドゲート１６２の１つへイネーブル 入力を供給する。その結果、システムバス上の割り込み確認メツセージに応答し て、選択されたアンドゲート１６２がイネーブされる。選択された特定のアンド ゲート１６２は、割り込み確認メツセージに含まれた行き先データに基づくもの である０選択されたアンドゲート１６２の出力は、割り込み確認メツセージの行 き先として指定された特定の割り込み発生ノードに対応する記憶要素１５６のリ セット入力と結合される１割り込み確認メツセージに応答して、コマンドデコー ダ１４８は、各アンドゲート１６２に割り込み確認存在信号を出力し、記憶要素 のクリア動作を行なわせる。従って、アンドゲート１６２はクリア手段として働 く。その結果、ノード１１０に対応する単一の記憶要素１５６は、その特定のノ ードからの割り込み要求が処理されることを割り込み確認メツセージが指示する ときにクリアされる。
割り込み処理ノードは、各々の記憶要素に対応する割り込み発生ノードの識別を 指定する手段を含む、ここに実施するように、このような指定手段はエンコーダ １６４を含む。各記憶要素１５６かもの出力はエンコーダ１６４に接続される。
エンコーダ１６４は、ある所定の順序で各々の入力を走査し、セットされた記憶 要素１５６の特定の１つを選択する。エンコーダ１６４は、ノード１４４によっ て処理されるであろう特定の割り込み発生ノードを識別する選択されたノードデ ータを識別する。Ｍ７図に示すように、この選択されたノードデータは、記憶ア レイ１５４から割り込み確認コマンド発生器１６６へ出力され、割り込み処理ノ ードによって処理を受けている特定の割り込み発生ノードの識別を指定する。
本発明によれば、割り込み処理ノードは、割り込み処理ノードが特定の割り込み 発生ノードからの割り込み要求メツセージを処理する準備ができたときにその割 り込み発生ノードを指定する行き先データを含む割り込み確認メツセージをバス に供給するための手段を備えている。ここに実施するように、割り込み確認メツ セージを供給する手段は、割り込み確認コマンド発生器１６６を備えている。シ ステムバス２５から受け取った割り込み要求メツセージは、特定の割り込み発生 モード１１０を識別するＩＤデータを含んでいるのが好ましい。前記したように 、このＩＤデータは、デコーダ１４８からデマルチプレクサ１５８へ出力され、 これを用いて、記憶アレイ１５４内の特定の割り込み発生ノード１１０に対応す る記憶要素がセットされる。各記憶要素１５６からの出力は、オアゲート１６８ の１つに接続される。各々のオアゲート１６８は、割り込み処理ノード内の他の 論理要素に送られる割り込み要求保留出力を有している。この割り込み要求保留 出力は、保留中の割り込み要求が存在することを指示する。ノード１４４が割り 込み要求に応じる準備ができると、ノード１４４内のロジック、例えばＣＰＵが 割り込み確認イネーブル信号を割り込み確認コマンド発生器１６６ヘアサートす る。発生器１６６は、エンコーダ１６４が選択されたノードデータを発生器１６ ６へ出力するために保留中の割り込み要求を有する特定の割り込み発生ノードを 指定する行き先データを含む割り込み確認メツセージを発生することができる。
この選択されたノードデータは、発生されている割り込み確認メツセージの行き 先となる特定の割り込み発生ノード１１０の識別を指定する。次いで、発生器１ ６６は、割り込み確認メツセージをシステムバス２５に供給する。
本発明によれば、割り込み処理モードは、割り込み処理モードを識別するソース データを含むバス上の割り込みベクトルメツセージを検出するための手段を含む こともできる。ここに実施して第７図に示すように、ノード１４４は、システム バス２５を経て転送されるメツセージを記憶するための先入れ先出しレジスタで あるコマンド入力待ち行列１７０を含む。記憶されたメツセージは、検出手段を 形成する応答デコーダ１７２へ転送される。デコーダ１７２が割り込みベクトル メツセージの存在を検出すると、アンドゲート１７４がイネーブルされる。
本発明の好ましい実施例においては、システムバス２５上の割り込みベクトルメ ツセージは、特定の割り込み処理ノード１４４を指定するソースデータを含む。
このソースデータは、デコーダ１７２により行き先比較ロジック１７６へ出力さ れ、該ロジックは、これと、割り込み処理ノード１４４を独特に識別するスロッ トＩＤ信号とを比較する。ノード１４４が割り込みベクトルメツセージに含まれ た割り込みベクトルデータの意図された行き先である場合には、比較ロジック１ ７６への入力が一致し、比較ロジック１７６はアンドゲート１７４をイネーブル する。アンドゲート１７４への上記入力の両方がイネーブルされると、アンドゲ ート１７４は、割り込みベクトル有効信号をノード１４４のロジックヘアサート する。又、応答デコーダ１７２が、割り込みベクトルメツセージに含まれた割り 込みベクトルデータをノード１４４のロジックへ出力する。この情報は、割り込 み処理ノード１４４が割り込み発生ノード１１０によって発生された割り込み要 求に対応するプログラムのスタートアドレスを計算できるようにする１割り込み 処理ノード１４４は、該ノード１４４が割り込み確認メツセージをシステムバス ２５へ送った後に待機状態に入ってシステムバス２５からの割り込みベクトルメ ツセージの受信を待機するＣＰＵを備えているのが好ましい。
本発明の１つの特徴によれば、割り込み処理ノードは、ノードが保留中の割り込 み要求に応じる用意ができたときにバスの制御権を得て、割り込み確認メツセー ジを保留バスへ供給する前に所定の時間中ヌル動作を実行するための手段を備え ている。ここに実施して第７図に示すように、このような手段は割り込み確認コ マンド発生器１６６を備えている。割り込み確認発生器１６６が割り込み確認メ ッセー°ジをシステムバス２５へ供給する準備ができたときに、該発生器はシス テムバス２５へのアクセスを要求するためにコマンダ要求信号を必要とする。
ノード１４４がバス２５へのアクセスを許可すると、割り込み確認発生器１６６ はシステムバス２５へのヌル動作として解釈されるバスサイクルを供給すること によって動作を開始する。
バスに対して与えられるこれらのサイクルは、６ノーオペレーシヨン”ファンク ションコードを含み、これは、コンピュータシステムプロトコルによれば、コン ピュータシステム内の各ノードによりいずれの動作の実行も要求しないものと解 釈される。
ヌル動作は、実際の割り込み確認メツセージがシステムバス２５へ与えられる前 に発生器１６６によって与えられる。所定時間待機することにより、ノード１４ ４は、特定の割り込み発生ノード１１０が別の割り込み処理ノードによってまだ 処理されていない保留中の割り込み要求を依然として有するように確保する。上 記の所定時間とは、記憶要素をクリアする動作に関連した“パイプライン”遅延 を考慮するもので、これは、バス２５を横切って割り込み確認メツセージを送信 した後に付加的なサイクルを実行することを必要とする。従って、この所定時間 待機することにより、ノード１４４は、特定の割り込み発生ノード１１０がまだ 保留中の割り込み要求を有しているかどうかを実際に指示するコヒレントの情報 が記憶アレイ１５４内の記憶要素によって供給されるように確保する。
第１図ないし第８図に示すデータ処理システム２０の好ましい実施例においては 、割り込み確認メツセージがバス２５に送られた後に対応する記憶要素をクリア するために割り込み処理モードが約４ないし８個のバスサイクルを必要とする。
それ故、割り込み確認メツセージを供給する前にクリア動作を完了するための待 機を行なうことにより、記憶アレイは、全て、最新の割り込み要求状態情報を含 むことになる。ノード１４４がシステムバス２５の制御権を得、モしてヌル動作 を実行するときには、それ以上の割り込み確認メツセージ又は割り込み要求メツ セージをシステムバス２５に送信することができない。
ここに実施するように、オアゲート１６８の出力は、割り込み確認コマンド発生 器１６６によって受け取られ、所定時間が終了するまで割り込み要求がまだ保留 中であるかどうかを指示する。信号が存在しない場合には、保留中の割り込み要 求がないことを意味し、割り込み確認発生器１６６は割り込み確認メツセージを 保留バスに供給する前に中断する。
ノード１１０からの割り込み要求がもはや保留中でないが、記憶アレイ１５４内 の他の記憶要素に別の割り込み要求がまだ保留中となっている場合には、オアゲ ート１６８の出力が二の保留状態を指示し、割り込み確認発生器１６６への選択 されたモードデータ出力は、保留中の割り込み要求を有する１っのノードの識別 を表す、第７図及び第８図に示す好ましい実施例では、エンコーダ１６４が記憶 要素１５６からの１組の入力を走査し、セットされた記憶要素の１つを選択し、 そしてその記憶要素の識別を選択されたノードデータとして発生器１６６へ供給 する。
前記したように、本発明の割り込み処理ノードは、特定の割り込み発生ノードを 指定する行き先データを含む割り込み確認メツセージがいずれかのノードによっ てバスに供給されるのに応答して特定の割り込み発生ノードに対応する記憶素子 をクリアするための手段を備えている。それ故、特定の割り込み発生ノード１１ ０からの割り込み要求がデータ処理システム２０内のいずれかの割り込み処理ノ ードによって処理されているときには、その特定の割り込み発生ノード１１０に 対応する記憶要素１５６がクリアされて、ノード１１０の割り込み要求が処理さ れていることを指示する。これは、割り込み処理ノード１４４が更に別の割り込 み確認メツセージを発生してもはや保留中の割り込み要求のない特定のノード１ １０を処理しようと試みるのを阻止する。
本発明によれば、割り込み処理ノードは、割り込み処理ノードを識別するための ソースデータと共に割り込み確認メツセージを供給するための手段を含むことも できる。このようなソースデータを送ることにより、割り込み確認メツセージを 既に供給した特定の割り込み処理ノード１４４に対し割り込みベクトルメツセー ジを容易に目標定めすることができる。第７図に示すように、割り込み確認発生 器１６６には、割り込み処理ノード１４４を独特に識別するスロットＩＤ信号が 供給される。
その結果、発生器１６６は、割り込み処理ノード１４４を識別するソースデータ を含む割り込み確認メツセージを形成することができる。
本発明の別の特徴によれば、割り込み処理ノードは、割り込み処理ノードの処理 優先順位レベルを指定する処理優先順位レベル手段であって、割り込み要求メツ セージの優先順位レベルがその処理優先順位レベルに等しいときにノードの割り 込み要求を処理する準備ができたことを指示するための手段を含むことができる 。ここに実施するように、割り込み処理ノード１４４は、ノードが保留中の割り 込み要求を処理する準備ができたこと指示する割り込み確認イネーブル信号をコ マンド発生器１６６へ７サートすることができる。処理ＩＰＬ（割り込み優先順 位レベル）データは、処理することのできる選択された１組の保留中割り込み要 求を指定し、そして割り込み確認イネーブル信号と共に、処理優先順位レベル手 段の機能を果たす。好ましい実施例においては、割り込み要求メツセージが、割 り込み要求の優先順位レベルを指定するＩＰＬデータを含み、このＩＰＬデータ はコマンドデコーダ１４８によって記憶アレイ１５４へ出力される。
又、本発明によれば、特定の割り込み発生ノードに対応する記憶要素を割り込み 要求メツセージの指定の優先順位レベルにセットするための手段と、その優先順 位レベルにある特定の割り込み発生ノードからの保留中の割り込み要求があるこ とを指示するための手段とが含まれる。同様に、本発明によれば、指定の優先順 位レベルにある特定の割り込み発生ノードに対応する記憶要素をクリアして、指 定のＩＰＬにある割り込み発生ノードの割り込み要求が処理されることを指示す るための手段も含まれる。ここに実施するように、このような手段はアンドゲー ト１６０及び１６２を含む。好ましい実施例のシステムプロトイコルによれば、 ノード１４４によって与えられる割り込み確認メツセージは、割り込み処理ノー ドが処理を行なう準備のできたところの割り込み要求メツセージの優先順位レベ ルを指定するデータも含む。
好ましい実施例において、割り込み要求メツセージ又は割り込み確認メツセージ のいずれかがシステムバス２５から割り込み処理ノード１４４によって受け取ら れると、それにはＩＰＬデータが含まれており、これはコマンドデコーダ１４８ によって記憶アレイ１５４へ出力される。ノード１４４は、各バンクが別々のＩ ＰＬに対応する記憶要素の多数のバンクを使用することができ、各バンクの記憶 要素は各々の割り込み発生ノードに対応している。ノード１４４の記憶アレイ１ ５４にはデマルチプレクサ１７７が含まれており、これは、要求又は確認されて いる割り込みの優先順位レベルデータに基づいて記憶要素の多数のバンクのうち の１つを選択する。各特定の割り込み発生ノードの別々の記憶要素１５６は各々 の指定された優先順位レベルにある。
割り込み要求メツセージがシステムバス２５を経て送られるときには、デマルチ プレクサ１７７は、イネーブルされるアンドゲート１６０のみがその指定の優先 順位レベルに対応する記憶要素１５６に接続されるよう確保する。それ故、割り 込み要求メツセージのＩＰＬデータによって指定された優先順位レベルにある特 定のノードに対応する記憶要素のみがセットされることになる。同様に、割り込 み確認メツセージがシステムバス２５を経て送られるときにも、デマルチプレク サ１７７は、イネーブルされるアンドゲート１６２のみが割り込み確認メツセー ジに含まれたＩＰＬデータに対応する記憶要素１５６に接続されるよう確保する 。その結果、ＩＰＬデータによって指定された優先順位レベルにある特定の割り 込みノードに対応する記憶要素のみが処理されることになる。
マルチプレクサ１７８は、指定されたＩＰＬにおける特定の割り込み発生ノード に対応する記憶要素を選択するための手段の１部分としてノード１４４に含まれ るのが好ましい。各々の指定された優先順位レベル、ひいては、各バンクに関連 した別々のオアゲート１６８があり、オアゲート１６８からの出力は、ノード１ ４４内の他の論理要素及びマルチプレクサ１８０に送られる。
処理ＩＰＬデータはノード１４４によってマルチプレクサ１７８へ送られ、割り 込み確認発生器１６６への選択されたノードデータ入力は、ノード１４４により 発生された処理ＩＰＬデータで指定されたものに等しいＩＰＬにおいて保留中の 割り込み要求を有している特定の割り込み発生ノードに対応するようになる。割 り込み処理ノードは、典型的に、割り込み要求を処理するためのＣＰＵを含む、 処理ＩＰＬデータは、割り込み処理ノード１４４の例えばＣＰＵが処理の準備が できたところの割り込み要求の優先順位レベルを決定する。その動作中に、ＣＰ Ｕは、ＣＰＵが命令を実行するときに変化する特定のＩＰＬにおいて動作する。
ＣＰＵは、オアゲート１６＆の出力を周期的に検査し、ＣＰＵが現在動作してい る割り込み優先順位レベルより高いＩＰＬに保留中の割り込み要求があるかどう かを判断する。ＣＰＵの割り込み優先順位レベルより高いＩ　、Ｐ　Ｌに保留中 の割り込み要求がある場合には、ノード１４４は割り込み確認イネーブル信号を アサートし、処理ＩＰＬデータを割り込み確認コマンド発生器へ供給して、ノー ド１４４が指定のＩＰＬにおける保留中の割り込み要求を処理する準備ができた ことを指示する。ノード１４４は、記憶要素の中から、割り込み要求が保留中で あって、指定の処理割り込み優先順位レベル（処理ＩＰＬ）データに対応すると ころの特定のノードＩＤを選択する。マルチプレクサ１７８は、エンコーダ１６ ４の１つから出力を選択し、そして選択されたノードデータを発生器１６６に出 力する。このデータは、処理ＩＰＬデータによって指定された優先順位レベルに 保留中の要求を有する特定の割り込み発生ノードを識別する。
本発明の好ましい実施例においては、マルチプレクサ１８０から割り込み確認コ マンド発生器１６６へ出力されるべき割り込み要求保留信号は、処理ＩＰＬデー タに基づいてオアゲート１６８の出力から選択される。所定時間中ヌル動作が行 なわれた後に、処理ＩＰＬデータによって指定された優先順位レベルに保留中の 割り込み要求がない場合には、割り込み確認発生器１６６が停止し、割り込み確 認メツセージを発生しなくなる。
好ましい実施例において、割り込み確認発生器１６６によって発生される割り込 み確認メツセージは、ノード１４４により処理されている割り込み要求メツセー ジの割り込み優先順位レベルを指定するＩＰＬデータも含んでいる０発生器１６ ６は、処理ＩＰＬデータを入力として受け取り、バスに送られた割り込み確認メ ツセージにこのデータを含む。
割り込み処理システム及び方法の全体的な動作を理解するために、第９八図ない し第９Ｂ図のフローチャートを参照する。
このフローチャートによって示された方法では、システムバスは、そのノードを 識別するＩＤデータを含む割り込み要求メツセージを割り込み発生ノードから受 け取る０割り込み処理ノードは、割り込み処理ノードが割り込み要求メツセージ を処理する準備ができた時に特定の割り込み発生ノードを指定する行き先データ を含む割り込み確認メツセージをシステムバスに供給する。割り込み発生ノード は、バス上の割り込み確認メツセージがそれ自身を指定する行き先データを含ん でいるかどうかを検出する。そのノードを指定する行き先データを含む割り込み 確認メツセージの検出に応答して、割り込み発生ノードは、割り込みベクトルメ ツセージをバスに供給する。又、割り込み処理ノードは、割り込み要求メツセー ジの優先順位レベルを指定するＩＰＬデータを供給し、割り込み発生ノードがＩ ＰＬデータに基づいて複数の割り込みベクトルメツセージのうちの１つを選択で きるようにする。
第９Ａ図及び第９Ｂ図のフローチャートのステップ１８２において、割り込み発 生ノード１１０はバスへのアクセスを仲裁する。バスに対する競合が生じるため 、ノードはバス要求信号を出力しなければならない。ステップ１８４において、 ノード１１０はアクセスが許可されたがどうがを決定する。もしそうでなければ 、ノード１１０はステップ１８２へ戻る。バスのアクセスが許可された場合には 、ステップ１８６において、割り込み発生ノードはシステムバス上に割り込み要 求メツセージを送信する。この割り込み要求メツセージは、割り込み要求コマン ドとしてメツセージを識別するファンクション／コマンドコードと、割り込み要 求の優先順位レベルを指定するＩＰＬデータと、要求を処理できる割り込み処理 ノードを指定するための行き先マスクと、割り込み要求のソースとしてノード１ １０を指定するＩＤデータとを含んでいる。ステップ１８８において、行き先デ ータによって指定された割り込み処理ノード１４４は、割り込み要求メツセージ のＩＰＬデータ及びＩＤデータに対応する記憶要素をセットする。記憶要素がセ ットされることはノード１４４によって処理することのできる保留中の割り込み 要求が存在することを示す。ステップ１９０において、ノード１４４の記憶アレ イ１５４からの信号レベルは、保留中の割り込み要求があることをノード１４４ のロジックへ指示する。
ステップ１９２において、割り込み処理ノード１４４は特定の割り込み優先順位 レベル（ＩＰＬ）で作動する。ステップ１９４において、ノード１４４の現在動 作しているＩＰＬよりも高いＩＰＬを有する保留中の割り込み要求があるかどう かの判断がなされる。もしなければ、ノード１４４はステップ１９２に続く。
保留中の割込み要求のＩＰＬがノード１４４の作動中の工ＰＬよりも大きい場合 には、ノード１４４はシステムバスへのアクセスに対して仲裁を行なう。第７図 に示すように、発生器１６６は要求されたアクセスに対してコマンダ要求信号を 出力する。バスアクセスがステップ１９８において許可されない場合には、ノー ド１４４はステップ１９６へと続く、好ましい実施例においてバスアクセスが許 可されたときには、ステップ２００においてノード１４４は、バスへのアクセス 権を得た後に１連のヌルサイクルを発生し、その記憶アレイ１５４が手前の割り 込み確認メツセージを表すように更新できるようにする。
ステップ２０２において、ノード１４４は、指定されたＩＰＬに保留中の割り込 み要求がまだあることを記憶アレイ１５４が指示するかどうか判断する。もしな ければ、割り込み処理ノード１４４はステップ２１８へ進み、他のレベルに保留 中の割込み要求があるかどうか決定する。保留中の割り込み要求がまだ存在する 場合には、ステップ２０４において、割り込み処理ノードは、セットされた記憶 要素の１つを選択し、割り込み要求が保留中であって指定のＩＰＬにおける特定 の割り込みノードに対応することを指示する。
ステップ２０６において、ノード１４４は、割り込み確認メツセージをバスに供 給する。割り込み確認メツセージは、確認コマンドとしてメツセージを識別する ファンクション及びコマンドコードと、ＩＰＬデータと、割り込み確認メツセー ジのソースとしてノード１４４を識別するソースデータと、ノード１１０を指定 する行き先データとを含んでいる。これにより、システム内の割り込み処理ノー ドは、処理されている割り込み要求メツセージに対応する記憶要素を最終的にク リアさせる。
ステップ２０８において、割り込み確認メツセージは、割り込み確認メツセージ 内の行き先データによって指定された割り込み発生ノード１１０によって検出さ れる。ステップ２１０おいて、割り込み発生ノード１１０はバスに対する仲裁を 行なう、バスへのアクセスがステップ２１２において許可されない場合には、ノ ード１１０はステップ２１０に続く、ノード１１０がバスの制御権を得た場合に は、割り込み発生ノードはステップ２１４において割り込み確認メツセージに含 まれた優先順位データに対応するバスに割り込みベクトルメツセージを供給する ０割り込みベクトルメツセージは、割り込み処理ノード１４４を識別するソース データと、メツセージが割り込みベクトルメツセージであることを指示するファ ンクションコードと、プログラムのスタートアドレスを計算して保留中の割り込 み要求に応じるためにノード１４４によって必要とされる割り込みベクトルデー タとを含んでいる。
ステップ２１６において、ソースデータによって指示された割り込み処理ノード １４４は待機状態にあり、割り込みベクトルメツセージを検出する。これは、こ の割り込みベクトル情報を用いて割り込み処理ルーチンを実行する。最終的に、 ステップ２１８において、ノード１４４は、保留中の割り込み要求が記憶アレイ １５４によって指示されたかどうかを判断する。
もしそうでなければ、ステップ２１８に復帰がなされる。他の保留中の割り込み 要求がある場合には、ステップ１９２においてベースが続けられる。
以上の説明においては、割り込み発生ノードは、ディスクドライブやディスクド ライブコントローラのような入力／出力装置を含むことができ、多数の又は種々 のＩ１０装置をシステムバス２５に接続するのに用いられるノードを含むことが できる。同様に、割り込み処理ノードは、割り込み要求に応じる処理手段を含む ことができる。典型的に、割り込み処理ノードは、割り込み要求に応じるために ＣＰＵを含む。従って、単一のノードが割り込み要求を発生したりそれを処理し たりすることができる。
本発明において、本発明の範囲又は精神から逸脱することなく種々の変更や修正 がなされ得ることが当業者に明らかであろう。従って、本発明は、請求の範囲及 びそれらの等動物内でなされる本発明の変更及び修正を全て網羅するものとする 。
ＦＩＧ、　５ ＦＩＧ、　６゜ 割込み発生ノード ＦＩＧ　？ ＦＩＧ、　９Ａ、　■ ツ 国際調査報告 国際調査報告

Claims (24)

    【特許請求の範囲】
  1. １．割込み発生ノードを識別するＩＤデータを含む割込み発生ノードからの割込 み要求メッセージを処理するための割込み処理ノードであって、割込み処理ノー ドと割込み発生ノードとの間でメッセージを転送するための保留バスに接続され るようになった割込み処理ノードにおいて、上記バスにおける割込み要求メッセ ージを検出する手段と、割込み処理ノードが割込み発生ノードからの割込み要求 メッセージに応じる準備ができたときに割込み発生ノードを指定する行先きデー タを含む割込み確認メッセージをバスに供給する手段と、 割込み発生ノードからの割込み要求が保留中であるかどうかを指示するために割 込み発生ノードに対応するノード記憶要素を含んでいる記憶手段とを具備し、そ してこの記憶手段は、割込み発生ノードを識別するＩＤデータを含む割込み要求 メッセージの検出に応答してノード記憶要素をセットする手段と、 割込み発生ノードを指定する行先きデータを含む割込み確認メッセージがバスに 送られるのに応答してノード記憶要素をクリアして、割込み発生ノードの割込み 要求メッセージが処理されていることを指示するための手段とを備えていること を特徴とする割込み処理ノード。
  2. ２．上記割込み処理ノードはプロセッサである請求項１に記載の割込み処理ノー ド。
  3. ３．割込み処理ノードが割込み要求メッセージに応じる準備ができたときにバス の制御権を得そして割込み確認メッセージを与える前に所定時間中ヌル動作を実 行するための手段を備えている請求項１に記載の割込み処理ノード。
  4. ４．上記割込み確認メッセージを与える手段は、割込み確認メッセージのソース として割込み処理ノードを識別するためのソースデータを割込み確認メッセージ に与える手段を含む請求項１に記載の割込み処理ノード。
  5. ５．上記割込み確認メッセージを与える手段は、割込み確認メッセージのソース として割込み処理ノードを識別するためのソースデータを割込み確認メッセージ に与える手段を含む請求項３に記載の割込み処理ノード。
  6. ６．割込み発生ノードを識別するＩＤデータ及び割込み要求メッセージの優先順 位レベルを指定する優先順位レベルデータを含む割込み発生ノードからの割込み 要求メッセージを処理するための割込み処理ノードであって、該割込み処理ノー ドと割込み発生ノードとの間でメッセージを転送するための保留バスに接続され るようになった割込み処理ノードにおいて、上記バスにおける割込み要求メッセ ージを検出する手段と、割込み処理ノードが割込み発生ノードからの割込み要求 メッセージに応じる準備ができたときに割込み発生ノードを指定する行先きデー タ及び優先順位レベルを指定する優先順位レベルデータを含む割込み確認メッセ ージをバスに供給する手段と、指定の優先順位レベルにある割込み発生ノードか らの割込み要求が保留中であるかどうかを指示するために指定の優先順位レベル にある割込み発生ノードに対応するノード記憶要素を含んでいる記憶手段とを具 備し、そしてこの記憶手段は、割込み発生ノードを識別すると共に割込み要求メ ッセージの優先順位レベルを指定するＩＤ及び優先順位レベルデータを含む割込 み要求メッセージの検出に応答してノード記憶要素をセットする手段と、 割込み発生ノードを指定する行先きデータ及び割込み要求メッセージの優先順位 レベルを指定する優先順位レベルデータを含む割込み確認メッセージがバスに送 られるのに応答してノード記憶要素をクリアして、指定の優先順位にある割込み 発生ノードの割込み要求メッセージが処理されていることを指示するための手段 と、割込み処理ノードに対する処理優先順位レベルを指定すると共に、割込み要 求メッセージの優先順位レベルが処理優先順位レベルに等しいときに割込み処理 ノードが割込み要求メッセージに応じる準備ができたことを指示するための処理 優先順位レベル手段とを備えたことを特徴とする割込み処理ノード。
  7. ７．上記割込み処理ノードはプロセッサである請求項６に記載の割込み処理ノー ド。
  8. ８．割込み処理ノードが割込み要求メッセージに応じる準備ができたときにバス の制御権を得そして割込み確認メッセージを与える前に所定時間中ヌル動作を実 行するための手段を備えている請求項６に記載の割込み処理ノード。
  9. ９．上記割込み確認メッセージを与える手段は、割込み確認メッセージのソース として割込み処理ノードを識別するためのソースデータを割込み確認メッセージ に与える手段を含む請求項６に記載の割込み処理ノード。
  10. １０．上記割込み確認メッセージを与える手段は、割込み確認メッセージのソー スとして割込み処理ノードを識別するためのソースデータを割込み確認メッセー ジに与える手段を含む請求項８に記載の割込み処理ノード。
  11. １１．割込み発生ノードを指定する行先きデータを含むバス上の割り込み確認メ ッセージを検出する手段を更に備えている請求項１に記載の割込み処理ノード。
  12. １２．割込み発生ノードを指定する行先きデータを含むバス上の割り込み確認メ ッセージを検出する手段を更に備えている請求項６に記載の割込み処理ノード。
  13. １３．割込み処理ノードを識別するソースデータを含むバス上の割り込みベクト ルメッセージを検出する手段を更に備えている請求項４に記載の割込み処理ノー ド。
  14. １４．割込み処理ノードを識別するソースデータを含むバス上の割り込みベクト ルメッセージを検出する手段を更に備えている請求項５に記載の割込み処理ノー ド。
  15. １５．割込み処理ノードを識別するソースデータを含むバス上の割り込みベクト ルメッセージを検出する手段を更に備えている請求項９に記載の割込み処理ノー ド。
  16. １６．割込み処理ノードを識別するソースデータを含むバス上の割り込みベクト ルメッセージを検出する手段を更に備えている請求項１０に記載の割込み処理ノ ード。
  17. １７．上記割込み要求検出手段は、割込み要求メッセージが割込み処理ノードを 指定する行先きデータを含むかどうかを検出する手段を備えている請求項１に記 載の割込み処理ノード。
  18. １８．上記割込み要求検出手段は、割込み要求メッセージが割込み処理ノードを 指定する行先きデータを含むかどうかを検出する手段を備えている請求項６に記 載の割込み処理ノード。
  19. １９．上記割込み要求検出手段は、割込み要求メッセージが割込み処理ノードを 指定する行先きデータを含むかどうかを検出する手段を備えている請求項１３に 記載の割込み処理ノード。
  20. ２０．上記割込み要求検出手段は、割込み要求メッセージが割込み処理ノードを 指定する行先きデータを含むかどうかを検出する手段を備えている請求項１５に 記載の割込み処理ノード。
  21. ２１．上記記憶手段は、複数の割込み発生ノードの１つに各々対応する複数のノ ード記憶要素を備えている請求項１に記載の割込み処理ノード。
  22. ２２．上記記憶手段は、複数の優先順位レベルの１つにある複数の割込み発生ノ ードの１つに各々対応する複数のノード記憶要素を備えている請求項６に記載の 割込み処理ノード。
  23. ２３．保留バスに接続される割込み処理ノードが、割込み発生ノードを識別する ＩＤデータを含む割込み要求メッセージを処理するための方法において、 上記バスにおける割込み要求メッセージを検出し、割込み処理ノードが割込み要 求メッセージに応じる準備ができたときに割込み発生ノードを指定する行先きデ ータを含む割込み確認メッセージをバスに供給し、割込み発生ノードからの割込 み要求が保留中であるかどうかを指示するデータを割込み発生ノードに対応する ノード記憶要素に記憶するという段階を具備し、そしてこの記憶段階は、割込み 発生ノードを識別するＩＤデータを含む割込み要求メッセージの検出に応答して ノード記憶要素をセットし、そして 割込み発生ノードを指定する行先きデータを含む割込み確認メッセージがバスに 送られるのに応答してノード記憶要素をクリアして、割込み発生ノードの割込み 要求メッセージが処理されていることを指示する段階を含むことを特徴とする方 法。
  24. ２４．割込み発生ノードを識別するＩＤデータ及び割込み要求メッセージの優先 順位レベルを指定する優先順位レベルチータを含む割込み発生ノードからの割込 み要求メッセージを処理するための割込み処理ノードであって、該割込み処理ノ ードと割込み発生ノードとの間でメッセージを転送するための保留バスに接続さ れるようになった割込み処理ノードにおいて、上記バスにおける割込み要求メッ セージが割込み処理ノードを指定する行先きデータを含むかどうかを検出する手 段と、割込み処理ノードが割込み発生ノードからの割込み要求メッセージに応じ る準備ができたときに、割込み発生ノードを指定する行先きデータ、割込み確認 メッセージのソースとして割込み処理ノードを識別するソースデータ、及び優先 順位レベルを指定する優先順位レベルデータを含む割込み確認メッセージをバス に供給する手段と、 指定の優先順位レベルにある割込み発生ノードからの割込み要求が保留中である かどうかを指示するために、指定の優先順位レベルにある割込み発生ノードに各 々対応する複数のノード記憶要素を含んでい、記憶手段とを具備し、そしてこの 記憶手段は、 割込み発生ノードを識別すると共に割込み要求メッセージの優先順位レベルを指 定するＩＤ及び優先順位レベルデータを含む割込み要求メッセージの検出に応答 してノード記憶要素をセットする手段と、 割込み発生ノードを指定する行先きデータ及び割込み要求メッセージの優先順位 レベルを指定する優先順位レベルデータを含む割込み確認メッセージがバスに送 られるのに応答してノード記憶要素をクリアして、指定の優先順位にある割込み 発生ノードの割込み要求メッセージが処理されていることを指示するための手段 と、割込み処理ノードに対する処理優先順位レベルを指定すると共に、割込み要 求メッセージの優先順位レベルが処理優先順位レベルに等しいときに割込み処理 ノードが割込み要求メッセージに応じる準備ができたことを指示するための処理 優先順位レベル手段と、 割込み処理ノードを識別するソースデータを含むバス上の割込みベクトルメッセ ージを検出する手段とを備えたことを特徴とする割込み処理ノード。
JP63504648A 1987-05-01 1988-04-20 保留バスにおいて割り込み要求メッセージを処理するノード Pending JPH02500784A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US044,755 1987-05-01
US07/044,755 US4953072A (en) 1987-05-01 1987-05-01 Node for servicing interrupt request messages on a pended bus

Publications (1)

Publication Number Publication Date
JPH02500784A true JPH02500784A (ja) 1990-03-15

Family

ID=21934160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63504648A Pending JPH02500784A (ja) 1987-05-01 1988-04-20 保留バスにおいて割り込み要求メッセージを処理するノード

Country Status (8)

Country Link
US (1) US4953072A (ja)
EP (1) EP0358716B1 (ja)
JP (1) JPH02500784A (ja)
KR (1) KR920006745B1 (ja)
AU (1) AU604330B2 (ja)
CA (1) CA1303226C (ja)
DE (1) DE3883532T2 (ja)
WO (1) WO1988008577A2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274825A (en) * 1987-09-03 1993-12-28 Bull Hn Information Systems Inc. Microprocessor vectored interrupts
JPH0731666B2 (ja) * 1988-06-03 1995-04-10 日本電気株式会社 プロセッサ間通信方式
JPH0387958A (ja) * 1989-06-30 1991-04-12 Nec Corp バスロツク制御方式
US5247685A (en) * 1989-11-03 1993-09-21 Compaq Computer Corp. Interrupt handling in an asymmetric multiprocessor computer system
KR940001878B1 (ko) * 1990-03-08 1994-03-10 가부시끼가이샤 히다찌세이사꾸쇼 멀티 프로세서시스템 및 인터럽션 제어장치
JPH0468461A (ja) * 1990-07-10 1992-03-04 Canon Inc 資源管理方式
US5613128A (en) * 1990-12-21 1997-03-18 Intel Corporation Programmable multi-processor interrupt controller system with a processor integrated local interrupt controller
US5282272A (en) * 1990-12-21 1994-01-25 Intel Corporation Interrupt distribution scheme for a computer bus
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5179704A (en) * 1991-03-13 1993-01-12 Ncr Corporation Method and apparatus for generating disk array interrupt signals
JP2652998B2 (ja) * 1991-04-15 1997-09-10 日本電気株式会社 割込回路
US5542076A (en) * 1991-06-14 1996-07-30 Digital Equipment Corporation Method and apparatus for adaptive interrupt servicing in data processing system
US5369748A (en) * 1991-08-23 1994-11-29 Nexgen Microsystems Bus arbitration in a dual-bus architecture where one bus has relatively high latency
US5371897A (en) * 1991-08-27 1994-12-06 International Business Machines Corporation Method for requesting identification of a neighbor node in a data processing I/O system
US5269005A (en) * 1991-09-17 1993-12-07 Ncr Corporation Method and apparatus for transferring data within a computer system
US5404535A (en) * 1991-10-22 1995-04-04 Bull Hn Information Systems Inc. Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system
JP3411300B2 (ja) * 1992-02-18 2003-05-26 株式会社日立製作所 情報処理装置
US5581770A (en) * 1992-06-04 1996-12-03 Mitsubishi Denki Kabushiki Kaisha Floating interruption handling system and method
US5473763A (en) * 1993-08-02 1995-12-05 Advanced Micro Devices, Inc. Interrupt vector method and apparatus
US5588125A (en) * 1993-10-20 1996-12-24 Ast Research, Inc. Method and apparatus for increasing bus bandwidth on a system bus by inhibiting interrupts while posted I/O write operations are pending
GB2298503B (en) * 1993-12-16 1998-08-12 Intel Corp Multiple programmable interrupt controllers in a computer system
US6026455A (en) * 1994-02-24 2000-02-15 Intel Corporation Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system
US5781187A (en) * 1994-05-31 1998-07-14 Advanced Micro Devices, Inc. Interrupt transmission via specialized bus cycle within a symmetrical multiprocessing system
US5689713A (en) * 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
FR2737590B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Dispositif de gestion d'interruptions
US5701422A (en) * 1995-12-13 1997-12-23 Ncr Corporation Method for ensuring cycle ordering requirements within a hierarchical bus system including split-transaction buses
JP3731263B2 (ja) * 1996-09-11 2006-01-05 ソニー株式会社 通信方法及び電子機器
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US20050228917A1 (en) * 2004-03-30 2005-10-13 Brink Peter C Novel structure and method for interrupt detection and processing
CN101355365A (zh) 2007-07-27 2009-01-28 佛山市顺德区顺达电脑厂有限公司 可规划式计算机键盘按键的扫描码侦测及处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881174A (en) * 1974-01-18 1975-04-29 Process Computer Systems Inc Peripheral interrupt apparatus for digital computer system
JPS50156336A (ja) * 1974-06-05 1975-12-17
US4020471A (en) * 1975-06-30 1977-04-26 Honeywell Information Systems, Inc. Interrupt scan and processing system for a data processing system
JPS5259534A (en) * 1975-11-11 1977-05-17 Panafacom Ltd Data transfer system
US4028667A (en) * 1975-12-22 1977-06-07 International Business Machines Corporation Asynchronous, hierarchical loop communication system with independent local station control of access to inbound time portions without central control
US4056847A (en) * 1976-08-04 1977-11-01 Rca Corporation Priority vector interrupt system
JPS5925258B2 (ja) * 1976-09-28 1984-06-15 日本電気株式会社 プロセツサ制御システム
US4058672A (en) * 1976-11-10 1977-11-15 International Telephone And Telegraph Corporation Packet-switched data communications system
DE2659662C3 (de) * 1976-12-30 1981-10-08 Ibm Deutschland Gmbh, 7000 Stuttgart Prioritätsstufengesteuerte Unterbrechungseinrichtung
DE2744111A1 (de) * 1977-09-30 1979-04-05 Siemens Ag Schaltungsanordnung zur eingabe von unterbrechungsbefehlen und ausgabe von unterbrechungsbestaetigungen fuer computer-systeme
US4296466A (en) * 1978-01-23 1981-10-20 Data General Corporation Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4268904A (en) * 1978-02-15 1981-05-19 Tokyo Shibaura Electric Co., Ltd. Interruption control method for multiprocessor system
US4275440A (en) * 1978-10-02 1981-06-23 International Business Machines Corporation I/O Interrupt sequencing for real time and burst mode devices
US4250489A (en) * 1978-10-31 1981-02-10 Westinghouse Electric Corp. Distribution network communication system having branch connected repeaters
US4240140A (en) * 1978-12-26 1980-12-16 Honeywell Information Systems Inc. CRT display terminal priority interrupt apparatus for generating vectored addresses
US4291371A (en) * 1979-01-02 1981-09-22 Honeywell Information Systems Inc. I/O Request interrupt mechanism
US4271468A (en) * 1979-11-06 1981-06-02 International Business Machines Corp. Multiprocessor mechanism for handling channel interrupts
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4337465A (en) * 1980-09-25 1982-06-29 Burroughs Corporation Line driver circuit for a local area contention network
JPS57166756A (en) * 1981-04-08 1982-10-14 Hitachi Ltd Transmission controlling method
US4366480A (en) * 1981-06-15 1982-12-28 Control Data Corporation Demand driven access mechanism
IT1145730B (it) * 1981-11-13 1986-11-05 Olivetti & Co Spa Sistema di elaborazione di dati con dispositivo di controllo delle interruzioni di programma
US4443850A (en) * 1981-12-01 1984-04-17 Burroughs Corporation Interface circuit for subsystem controller
DE3170902D1 (en) * 1981-12-29 1985-07-11 Ibm Method and arrangement for local address acquisition by a station in a communication system
US4560985B1 (en) * 1982-05-07 1994-04-12 Digital Equipment Corp Dual-count, round-robin ditributed arbitration technique for serial buses
DE3268099D1 (en) * 1982-06-15 1986-02-06 Ibm Method and apparatus for controlling access to a communication network
JPS58225432A (ja) * 1982-06-24 1983-12-27 Toshiba Corp 要求バツフア装置
FR2536882A1 (fr) * 1982-11-25 1984-06-01 Centre Nat Rech Scient Interface de gestion d'echanges d'informations sur un bus de communication entre au moins une unite de controle et des unites peripheriques ou entre ces unites peripheriques
US4654654A (en) * 1983-02-07 1987-03-31 At&T Bell Laboratories Data network acknowledgement arrangement
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
US4642758A (en) * 1984-07-16 1987-02-10 At&T Bell Laboratories File transfer scheduling arrangement
US4736319A (en) * 1985-05-15 1988-04-05 International Business Machines Corp. Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses
US4716523A (en) * 1985-06-14 1987-12-29 International Business Machines Corporation Multiple port integrated DMA and interrupt controller and arbitrator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115260A (ja) * 1984-06-29 1986-01-23 Nec Corp デ−タ処理装置

Also Published As

Publication number Publication date
EP0358716B1 (en) 1993-08-25
DE3883532D1 (de) 1993-09-30
CA1303226C (en) 1992-06-09
AU604330B2 (en) 1990-12-13
KR890702137A (ko) 1989-12-22
WO1988008577A2 (en) 1988-11-03
AU1807988A (en) 1988-12-02
US4953072A (en) 1990-08-28
WO1988008577A3 (en) 1988-11-17
EP0358716A1 (en) 1990-03-21
DE3883532T2 (de) 1994-04-14
KR920006745B1 (ko) 1992-08-17

Similar Documents

Publication Publication Date Title
JPH02500784A (ja) 保留バスにおいて割り込み要求メッセージを処理するノード
KR910007750B1 (ko) 다중 프로세서 컴퓨터 시스템에서 다중 록 표시자를 실시하기 위한 방법 및 장치
US5428794A (en) Interrupting node for providing interrupt requests to a pended bus
EP0358703B1 (en) Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
EP0370018B1 (en) Apparatus and method for determining access to a bus
CA1306068C (en) Apparatus and method for servicing interrupts utilizing a pended bus
JPH0625985B2 (ja) 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置
EP0346398B1 (en) Apparatus and method for a node to obtain access to a bus
JPH0418340B2 (ja)
JPH061457B2 (ja) マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置
JPH0473176B2 (ja)
JPH01502628A (ja) 多重ロック指示を使用した多重プロセッサコンピュータシステムにおけるトランザクションを開始する方法及び装置
JPH0246974B2 (ja)
CA1213374A (en) Message oriented interrupt mechanism for multiprocessor systems
JP2504552B2 (ja) マルチプロセッサコンピュ―タシステムにおいてシステムリソ―スへの充分なアクセスを確保するコマンダノ―ド方法及び装置