JPS5925258B2 - プロセツサ制御システム - Google Patents
プロセツサ制御システムInfo
- Publication number
- JPS5925258B2 JPS5925258B2 JP11634676A JP11634676A JPS5925258B2 JP S5925258 B2 JPS5925258 B2 JP S5925258B2 JP 11634676 A JP11634676 A JP 11634676A JP 11634676 A JP11634676 A JP 11634676A JP S5925258 B2 JPS5925258 B2 JP S5925258B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- control
- control module
- processors
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は複数のプロセッサを制御するシステムに関する
。
。
ＬＳＩの発達により安価なプロセッサが大量に入手可能
となつた。
となつた。
この様なプロセッサを複数台使用したマルチプロセッサ
方式により高性能高信頼度で安価なシステムが実現可能
となつて来た。しかし、マルチプロセッサシステムを構
成する上で第一に生ずる困難な問題点として各プロセッ
サをいかにして動作させるかということがある。一般に
小型のプロセッサは、おのおの独立して動作する様に設
計されており、その起動、停止にはコレソールパパネル
により人間が行なうか、あるいは電源投入時に所定のプ
ログラムエリアにインタラプトにより飛ばし、プロセッ
サ自身によりソフトウェアーで処理を行なうことが多い
。一方マルチプロセッサシステムにおいては、複数のプ
ロセッサが協調して処理を行なうためにプロセッサ間で
同期をとつて起動、停止、データ交換する機能が必要と
なる。
方式により高性能高信頼度で安価なシステムが実現可能
となつて来た。しかし、マルチプロセッサシステムを構
成する上で第一に生ずる困難な問題点として各プロセッ
サをいかにして動作させるかということがある。一般に
小型のプロセッサは、おのおの独立して動作する様に設
計されており、その起動、停止にはコレソールパパネル
により人間が行なうか、あるいは電源投入時に所定のプ
ログラムエリアにインタラプトにより飛ばし、プロセッ
サ自身によりソフトウェアーで処理を行なうことが多い
。一方マルチプロセッサシステムにおいては、複数のプ
ロセッサが協調して処理を行なうためにプロセッサ間で
同期をとつて起動、停止、データ交換する機能が必要と
なる。
従来行なわれた方式は上述の様に人間が行なうかあるい
は割り込みによつて行なうことがほとんどであるが、人
間が行なう場合多大の工数を必要とし、又割り込みによ
る場合は、プロセツサヘの負担が大きく制御が困難とな
るといつた問題点があつた。本発明の目的は、マルチプ
ロセッサ制御システムにおいて、各プロセッサの起動、
停止等の制御を要易に効果的に行なわせることの出来る
プロセッサ制御システムを提供することにある。
は割り込みによつて行なうことがほとんどであるが、人
間が行なう場合多大の工数を必要とし、又割り込みによ
る場合は、プロセツサヘの負担が大きく制御が困難とな
るといつた問題点があつた。本発明の目的は、マルチプ
ロセッサ制御システムにおいて、各プロセッサの起動、
停止等の制御を要易に効果的に行なわせることの出来る
プロセッサ制御システムを提供することにある。
本発明によれば、プロセッサを起動、停止、レジスター
変更、ステータース授受を行なう制御モジュールを各プ
ロセッサごとに付随させ、各制御モジュールを制御母線
で結合することにより構成され、この制御母線を介して
各制御モジュールをアクセスして、対応するプロセッサ
の制御を行なうプロセッサ制御システムが得られる。
変更、ステータース授受を行なう制御モジュールを各プ
ロセッサごとに付随させ、各制御モジュールを制御母線
で結合することにより構成され、この制御母線を介して
各制御モジュールをアクセスして、対応するプロセッサ
の制御を行なうプロセッサ制御システムが得られる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の構成を示すためのブロック図であり、
Ｐ１Ｐ２・・・・・・・・・ Ｐｊ・・・・・・・・・
ＰＮはプロセッサ、Ｃ１Ｃ２・・・・・・・・・Ｃｊ
・・・・・・・・・ＣＮはそれぞれのプロセッサに付随
した制御モジュール、Ｂ−１は制御母線を示す。
Ｐ１Ｐ２・・・・・・・・・ Ｐｊ・・・・・・・・・
ＰＮはプロセッサ、Ｃ１Ｃ２・・・・・・・・・Ｃｊ
・・・・・・・・・ＣＮはそれぞれのプロセッサに付随
した制御モジュール、Ｂ−１は制御母線を示す。
制御モジュールＣ１Ｃ２・・・・・・・・・Ｃｊ・・・
・・・ＣＮは制御母線Ｂ−１に結合され、母線上で１つ
の入力装置としてそれぞれ個別のアドレス番号を有し、
このアドレス番号によりアクセスされる。さらに、付随
したプロセッサが発する別のプロセッサの制御モジュー
ルをアクセスする場合の中継を行なう。各制御モジュー
ルＣｊは制御母線Ｂ一１よりアクセスされ、起動、停止
、レジスタ変更、ステータース授受の指定を受けると、
付随したプロセッサＰｊと所定の動作を行なう。第２図
は、制御モジユールＣｊと付随するプロセツサＰｊとの
結合関係を示すためのプロツク図である。
・・・ＣＮは制御母線Ｂ−１に結合され、母線上で１つ
の入力装置としてそれぞれ個別のアドレス番号を有し、
このアドレス番号によりアクセスされる。さらに、付随
したプロセッサが発する別のプロセッサの制御モジュー
ルをアクセスする場合の中継を行なう。各制御モジュー
ルＣｊは制御母線Ｂ一１よりアクセスされ、起動、停止
、レジスタ変更、ステータース授受の指定を受けると、
付随したプロセッサＰｊと所定の動作を行なう。第２図
は、制御モジユールＣｊと付随するプロセツサＰｊとの
結合関係を示すためのプロツク図である。
２０１は入出力母線であり、プロセツサＰｊと制御モジ
ュールＣｊの間のデータ転送を行なう。
ュールＣｊの間のデータ転送を行なう。
２０２はスタート信号線、２０３はリクエスト線、２０
４はりセツト線、２０５は命令フエツチ線である。
４はりセツト線、２０５は命令フエツチ線である。
第３図は、制御モジユールの構成を示すためのプロツク
図を示すためのものである。
図を示すためのものである。
３０１は制御命令レジスタ、３０２はデータレジスタ、
３０３はステータスレジスタ、３０４は制御回路を示す
ためのものである。
３０３はステータスレジスタ、３０４は制御回路を示す
ためのものである。
制御モジユールの動作は以下の様にして行なわれる。
今、プロセツサＰｊのプログラムカウンタの内容を変更
する場合を考える。動作はまず、制御母線Ｂ−１より制
御モジユールＣｊをアクセスしデータレジスタ３０２へ
所定のデータ（プログラムカウンターにセツトするデー
タ）をセツトする。次にプロセツサＰｊへ処理すべき内
容を伝えるために制御命令レジスタ３０１に所定のデー
タをセツトする。制御命令はプロセツサＰｊの命令セツ
トの一部であり、＄１Ｃ０４を仮にプログラムカウンタ
セツト命令とすれば、制御命令レジスタ３０１に＄１Ｃ
０４をセツトする。次に制御モジユールＣｊをスタート
させるために制御回路３０４にスタート指定を出す。以
上で制御モジユールＣｊへの指令が終了し次に制御モジ
ユールＣｊがプロセツサＰｊへ以下の様に制御を行なう
。制御モジユールＣｊはプロセッサＰｊへリクエスト線
２０３より処理要求を出し、スタート信号線２０２より
プロセツサＰｊをスタートさせる。プロセツサＰｊは処
理要求を認知し、命令フエツチ線２０５より制御命令を
要求する。制御モジュールＣｊは入出力母線２０１より
制御命令レジスタ３０１（＄１Ｃ０４）を出力する。プ
ロセツサＰｊは制御命令を解読し、制御モジユールＣｊ
のデータレジスタ３０２の内容を入出力母線２０１より
取り込みプログラムカウンタの内容を変更する。ステ」
タスレジスタ３０３は上記説明した手順と同様にしてセ
ンススイツチ情報等のステータスデータを授受する。り
セツト線２０４はプロセツサＰｊをりセツトする。以上
の説明でわかる様に、本発明では各制御モジュールは付
随するプロセツサを制御し、人間が通常マニアルで行な
うコンソール操作を代行する。
する場合を考える。動作はまず、制御母線Ｂ−１より制
御モジユールＣｊをアクセスしデータレジスタ３０２へ
所定のデータ（プログラムカウンターにセツトするデー
タ）をセツトする。次にプロセツサＰｊへ処理すべき内
容を伝えるために制御命令レジスタ３０１に所定のデー
タをセツトする。制御命令はプロセツサＰｊの命令セツ
トの一部であり、＄１Ｃ０４を仮にプログラムカウンタ
セツト命令とすれば、制御命令レジスタ３０１に＄１Ｃ
０４をセツトする。次に制御モジユールＣｊをスタート
させるために制御回路３０４にスタート指定を出す。以
上で制御モジユールＣｊへの指令が終了し次に制御モジ
ユールＣｊがプロセツサＰｊへ以下の様に制御を行なう
。制御モジユールＣｊはプロセッサＰｊへリクエスト線
２０３より処理要求を出し、スタート信号線２０２より
プロセツサＰｊをスタートさせる。プロセツサＰｊは処
理要求を認知し、命令フエツチ線２０５より制御命令を
要求する。制御モジュールＣｊは入出力母線２０１より
制御命令レジスタ３０１（＄１Ｃ０４）を出力する。プ
ロセツサＰｊは制御命令を解読し、制御モジユールＣｊ
のデータレジスタ３０２の内容を入出力母線２０１より
取り込みプログラムカウンタの内容を変更する。ステ」
タスレジスタ３０３は上記説明した手順と同様にしてセ
ンススイツチ情報等のステータスデータを授受する。り
セツト線２０４はプロセツサＰｊをりセツトする。以上
の説明でわかる様に、本発明では各制御モジュールは付
随するプロセツサを制御し、人間が通常マニアルで行な
うコンソール操作を代行する。
さらに各制御モジユールを制御母線により結合し、どの
プロセツサからでも、あるいぱ他の列のプロセツサから
でも任意の制御モジユールをアクセスすることを可能と
した。従つて複数のプロセツサを別のプロセツサで制御
することが出来る様になり、プロセツサ間で同期をとり
ながら動作を行なうこと、別のプロセツサの動作状況を
監視し異常事態にプロセツサを制御すること、プロセツ
サ間でのデータの授受を行なえること等の従来では処理
困難であつた問題を解決することの出来るプロセツサ制
御システムが構成される。
プロセツサからでも、あるいぱ他の列のプロセツサから
でも任意の制御モジユールをアクセスすることを可能と
した。従つて複数のプロセツサを別のプロセツサで制御
することが出来る様になり、プロセツサ間で同期をとり
ながら動作を行なうこと、別のプロセツサの動作状況を
監視し異常事態にプロセツサを制御すること、プロセツ
サ間でのデータの授受を行なえること等の従来では処理
困難であつた問題を解決することの出来るプロセツサ制
御システムが構成される。
第１図は本発明の１実施例の構成を示すプロツク図、第
２図は制御モジユールとプロセツサの結合関係を示すプ
ロツク図であり、第３図は制御モジユールの構成を示す
プロツク図である。 図１，２，３において、Ｐｌ，ｐ２，・・・・・・・・
・Ｐｎ・・・・・・プロセツサ、Ｃ，，ｃ２，・・・・
・・・・・Ｃｎ・・・・・・制御モジユール、Ｂ−１・
・・・・・制御母線、２０１・・・・・・入出力母線、
２０２・・・・・・スタート信号線、２０３・・・・・
・リクエスト線、２０４・・・・・・りセツト線、２０
５・・・・・・命令フエツチ線、３０１・・・・・・制
御命令レジスタ、３０２・・・・・・データレジスタ、
３０３・・・・・・ステータスレジスタ、３０４・・・
・・・制衝回路。
２図は制御モジユールとプロセツサの結合関係を示すプ
ロツク図であり、第３図は制御モジユールの構成を示す
プロツク図である。 図１，２，３において、Ｐｌ，ｐ２，・・・・・・・・
・Ｐｎ・・・・・・プロセツサ、Ｃ，，ｃ２，・・・・
・・・・・Ｃｎ・・・・・・制御モジユール、Ｂ−１・
・・・・・制御母線、２０１・・・・・・入出力母線、
２０２・・・・・・スタート信号線、２０３・・・・・
・リクエスト線、２０４・・・・・・りセツト線、２０
５・・・・・・命令フエツチ線、３０１・・・・・・制
御命令レジスタ、３０２・・・・・・データレジスタ、
３０３・・・・・・ステータスレジスタ、３０４・・・
・・・制衝回路。
Claims (1)
- １ 複数のプロセッサと前記各プロセッサに付随し前記
プロセッサの起動、停止、レジスター変更、ステーター
ス授受を行なう制御モジュールと、前記各制御モジュー
ルを結合する制御母線とを有し、前記制御母線より前記
各制御モジュールをアクセスすることにより対応するプ
ロセッサを制御する機能を有することを特徴とするプロ
セッサ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11634676A JPS5925258B2 (ja) | 1976-09-28 | 1976-09-28 | プロセツサ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11634676A JPS5925258B2 (ja) | 1976-09-28 | 1976-09-28 | プロセツサ制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5341144A JPS5341144A (en) | 1978-04-14 |
| JPS5925258B2 true JPS5925258B2 (ja) | 1984-06-15 |
Family
ID=14684665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11634676A Expired JPS5925258B2 (ja) | 1976-09-28 | 1976-09-28 | プロセツサ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925258B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053072Y2 (ja) * | 1987-01-26 | 1993-01-26 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710858A (en) * | 1980-06-23 | 1982-01-20 | Hitachi Ltd | Interprocessor communication system |
| JPS58101361A (ja) * | 1981-12-14 | 1983-06-16 | Hitachi Ltd | デ−タ処理装置 |
| JPS59132061A (ja) * | 1983-01-18 | 1984-07-30 | Nec Corp | マルチマイクロプロセツサシステム |
| AU562975B2 (en) * | 1983-09-22 | 1987-06-25 | Digital Equipment Corporation | Message oriented interrupt mechanism for multiprocessor systems |
| US4953072A (en) * | 1987-05-01 | 1990-08-28 | Digital Equipment Corporation | Node for servicing interrupt request messages on a pended bus |
| EP0358715B1 (en) * | 1987-05-01 | 1994-03-09 | Digital Equipment Corporation | Interrupting node for providing interrupt requests to a pended bus |
| KR910007643B1 (ko) * | 1987-05-01 | 1991-09-28 | 디지탈 이큅먼트 코오포레이숀 | 펜디드 버스를 이용하는 인터럽트를 제공하기 위한 장치 및 방법 |
-
1976
- 1976-09-28 JP JP11634676A patent/JPS5925258B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053072Y2 (ja) * | 1987-01-26 | 1993-01-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5341144A (en) | 1978-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH0354375B2 (ja) | ||
| JP2539352B2 (ja) | 階層型多重計算機システム | |
| JPS5925258B2 (ja) | プロセツサ制御システム | |
| JP2507071B2 (ja) | バスロック制御方式 | |
| JPH0962621A (ja) | コンピュータシステムおよびコマンドサイクル切換え方法 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPH0449723Y2 (ja) | ||
| JPH02291039A (ja) | メモリ制御システム | |
| JPH0239817B2 (ja) | Warikomiseigyohoshiki | |
| JP3187117B2 (ja) | マルチプロセッサ内蔵１チップマイクロコンピュータ | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS588366A (ja) | メモリモジユ−ルシステム | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JP2001014214A (ja) | メモリ共有方法、およびこの方法を使用したマルチプロセッサ設備 | |
| JPS61165168A (ja) | 割り込み制御方式 | |
| JPH10154124A (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| JPS5854462A (ja) | 共有メモリ装置 | |
| JPS5831465A (ja) | プロセツサ制御方式 |