JPH0473176B2 - - Google Patents

Description

【発明の詳細な説明】

（産業上の利用分野） この発明はデジタルコンピユータのアーキテク
チヤに関し、特にデジタルコンピユータシステム
においてプロセツサ、メモリ（主メモリ）及びマ
スストレージ（デイスク、テープ等）、コンソー
ルターミナル、プリンタ、その他のＩ／Ｏ機器等
異つた装置を相互間での交信のため相互に接続す
る手段に関する。ここに開示する本発明は、マル
チプロセツサシステムのキヤツシ無効化機構に関
するものである。 （従来技術） デジタルコンピユータシステムとそれら構成部
品の価値が下がり続けるにつれ、ますます異つた
種類のデータ取扱装置がそれらシステムへ相互接
続されるようになつている。そうした装置は速度
（データの送受可能な速度）、必要な制御情報、デ
ータフオーマツト、その他において広範囲に異る
特性を有するにもかかわらず、相互に交信しなけ
ればならない。例えば、プロセツサはしばしば主
メモリと（超高速で）、デイスクメモリ等のマス
ストレージ装置と（高速で）、更にプリンタ等の
出力装置と（超低速で）それぞれ交信しなければ
ならない。相互接続手段の重要な特徴は、相互に
交信したがつている各装置の競合要求を調停する
能力にある。調停は１つの要求の通信路へのアク
セスを許容するように実施されねばならず、従つ
て調停プロセスは効率的なことが重要である。さ
もないと、コンピユータシステムのリソース中過
度の部分が使われてしまう。更に、調停プロセス
は交信路を要求装置間に割当てる点である程度の
柔軟性を与えることが一般に望ましい。広範囲の
各種装置を交信路へ接続可能とする場合、特に多
数のプロセツサの交信路への追加接続を必要とす
る場合には、調停機構に加わる競合要求がシステ
ムの動作と柔軟性に望ましくない制約をしばしば
もたらす。 相互接続手段の別の重要な特徴は、割込みの助
長にある。これら割込みの成される方法が、交信
路への装置接続で達成可能な柔軟性にしばしば顕
著な制限を課す。 単一の中央プロセツサへ接続された装置間での
交信を加える他、それら装置と１つ以上の別のプ
ロセツサ間、更には幾つかのプロセツサ同士間で
のアクセスを与えることが時折望ましい。このプ
ロセツサ間での交信要求は、調整動作を保証する
必要があるため、相互接続の問題に尚いつそうの
複雑さを加える。特別の注意を必要とするプロセ
ツサ間交信の一特徴は、１つ以上のプロセツサの
キヤシユ利用によつて生じる問題である。キヤシ
ユは、キヤシユデータが“有効”なとき、つまり
キヤシユされて以降主メモリ内で変更されてない
ときのみキヤシユへのアクセスが許容されること
を確かめる適当な措置が取られないと、処理エラ
ーを引き起す。キヤシユ制御が効率的に行われな
いと、システム全体の性能が著しく低下してしま
う。 （発明の目的） 従つて、本発明の目的は、デジタルコンピユー
タシステムにおいてキヤツシデータの有効性を保
証する装置を提供することである。 発明の概要 本発明は、相互接続手段の幾つかの関連した特
徴のうちの１つである。 本発明は、同時に出願された５つの関連した出
願の１つであり、他の４つの出願、即ち フランク・シー・ボンバ（Frank C.Bomba）、
ウイリアム・デー・ストレツチヤー（William
D.Strecher）及びステフエン・アール・ジエンキ
ンス（Stephen R.Jenkins）氏によつて1983年９
月22日に出願された米国特許出願第534829号、
「デジタルコンピユータシステムにおける通信路
の制御を割り当てるための裁定機構」、 フランク・シー・ボンバ（Frank C.Bomba）、
及びステフエン・アール・ジエンキンス
（Stephen R.Jenkins）氏によつて1983年９月22
日に出願された米国特許出願第534652号、「マル
チプロセツサシステムのためのメツセージ向けの
割り込み機構」、 フランク・シー・ボンバ（Frank C.Bomba）、
ステフエン・アール・ジエンキンス（Stephen
R.Jenkins）、ラインハード・シユーマン
（Reinhard Schumann）及びポール・バインダ
ー（Paul Binder）氏によつて1983年９月22日に
出願された米国特許出願第534781号、「通信路の
制御機構」、 「フランク・シー・ボンバ（Frank C.
Bomba）、及びステフエン・アール・ジエンキン
ス（Stephen R.Jenkins）氏によつて1983年９月
22日に出願された米国特許出願第534720号、「デ
ジタルコンピユータシステムの通信路の制御を解
放するリトライ機構」 の内容がここに盛り込まれている。 特に、本発明は、マルチプロセツサシステムに
おいてキヤツシデータの完全性を保持する手段に
関する。 システム全体の個々の特徴には相関関係がある
から、先ずシステム全体の構造について説明し、
次いで、本発明に対して特定の特徴を若干詳細に
説明する。本発明の要旨は、特許請求の範囲で規
定する。 １ 相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続さ
れるべき各装置に付属しており、好ましくはそ
の一部を形成している。その手段は、各装置を
相互接続する交信路（例えば並列ワイアドバ
ス）上における信号の送信及び受信を制御す
る。又相互接続手段は、交信路によつて相互接
続された装置間における交信の一様な制御を与
える。これら装置は交信路へ並列に接続され、
それらの動作は交信路上の物理的に位置と無関
係である。交信路へ接続された各装置には、後
述する多くの目的に使われる識別番号（“ID”）
が与えられている。相互接続手段の一実施例に
おいて、上記の番号付与は装置へ挿入される物
理的プラグとワイヤによつて成され、識別番号
を指定する。この物理的プラグはスロツトから
スロツトへ移動されるので、装置とプラグが存
在するスロツト間に論理的な依存性は存在しな
い。識別番号はシステムの初期化中に制御レジ
スタ内へ格納され、その後装置によつて使われ
る。 相互接続手段は、装置間で効率的な交信を与
える特定の一組のコマンドを実行する。これら
のコマンドは、多数の異つた動作（以下“トラ
ンザクシヨン”と呼ぶ）で実行され、伝送され
る。各トランザクシヨンは次のものを含む多く
のサイクルへ細分割される；特定トランザクシ
ヨン（読取り、書込み、割込み等））用の動作
コードが、そこへコマンドが差し向けられるか
又はコマンドに関連した情報が与えられる装置
を識別する情報と共に、バスを介して別の装置
へ伝送されるコマンド／アドレスサイクル；交
信路へのアクセスが次に許容される装置を識別
するための埋込み調停サイクル；及びユーザデ
ータ（処理の最終的目的）又はその他の情報が
伝送される１つ以上のデータサイクル。トラン
ザクシヨン信号は交信路を通じ、ここでは情報
伝達クラスライン、応答クラスライン、制御ク
ラスライン及びパワークラスラインと称する異
つたグループのラインを介して伝送される。時
間／位相信号（後述）を除き、これらの信号は
１つ以上の相互接続手段がそれらを主張する毎
に、主張されたものとして検出される。情報伝
達クラスラインは、情報、データ及びパリテイ
ラインとトランザクシヨンで使われる伝送コマ
ンド、データ状態及びその他一定の情報から成
る。 応容クラスラインは、エラーフリー受信の確
実な確認と、トランザクシヨンを制御又は変更
するための追加の応答を与える。このエラーモ
ニタリングは、システムの信頼性に大きく貢献
し、追加のバンド巾をほとんど又は全く必要と
せず、応答装置がトランザクシヨンの平常進行
を変更するのを可能とし、システムの柔軟性に
大きく貢献する。例えば、指し向けられたコマ
ンドに応答するのに、そのコマンドによつて通
常与えられる時間を越えた追加の時間を必要と
する装置は、応答準備が整うまでトランザクシ
ヨンの実行を（所定の限界内で）遅らせる１つ
以上の応答信号を利用するか、又はその時点で
応答不能なことを装置に通知して、交信路を別
のトランザクシヨン用にフリーとする。 １つの装置から別の装置へ交信路へのアクセ
スの効率的且つ秩序立つた伝達を与えるため、
各装置中の相互接続手段によつて一組の制御信
号が発生され、利用される。更に、各装置は共
通のシステムクロツクからローカルタイミング
信号を発生し、同期動作を保証する。これらの
信号及びテスト制御信号も、バスを介し別々の
ライン上を伝送される。又装置はシステム内の
AC及びDC電源の状態をモニターし、必要に応
に適切な措置が取られるように、これら電源の
状態を示す信号を与える。 ここに記す相互接続手段は、極めて効果的で
多様性があり、現在利用可能な大規模集積技術
によつて容易に経済的に製造できる。これは、
上記ライン間での効率的な機能の選択と分配に
基き、コマンド、制御、情報及びデータ信号を
各装置間で伝送するのに必要な物理的に別々な
ワイヤの数が比較的限定されていることによ
る。それにもかかわらず、相互接続手段はそれ
に接続される装置の物理的配置に関し実質上何
の制約も課さない。更に本相互接続手段は、広
範囲の各種装置の相互接続を可能とし、単一プ
ロセツサと多重プロセツサの両構成に効率的に
適合する。 ２ ここに記す特定発明の一般的説明 以下詳細に説明する本発明によれば、装置の
うちの少なくとも第１のものによつて実行され
るコマンドの１つは、無効化コマンドである。
その第１の装置は、キヤツシメモリを有する装
置に、それらのキヤツシデータが無効であり使
用されるべきでないことを知らせるのにその無
効化コマンドを使用する。無効化コマンドを実
行する装置は、他の装置が共通の通信路を介し
てアクセスしうる局部メモリを含んでいる。そ
れら他の装置のいくつかのものはキヤツシメモ
リを含んでいる。 キヤツシメモリを有する装置は、関連した局
部メモリ位置に含まれたデータのコピーをキヤ
ツシ位置に記憶する。このような装置がそのキ
ヤツシメモリのある位置に関連した局部メモリ
位置に含まれたデータを必要とするときは、そ
の装置は、そのキヤツシメモリからそのデータ
を取り出すことができる。従つて、もしその装
置が第１の装置の局部メモリヘアクセスせねば
ならなかつた場合に生ずるような遅延を避ける
ことができる。 キヤツシメモリを含む各装置は、そのキヤツ
シメモリから無効データを読み出すのを避ける
ために、キヤツシメモリ場所と関連付けられた
局部メモリ位置へデータが書き込まれるトラン
ザクシヨンを検出すべく通信路を監視する。こ
のようなトランザクシヨンが起こるとき、キヤ
ツシメモリを有した装置は、キヤツシメモリに
おける関連位置を更新するか、関連キヤツシ位
置に対応するフラグをセツトしてそのキヤツシ
位置が無効データを含むことを指示する。 キヤツシ位置を更新又は無効化するためのこ
のような機構は、共通の通信路を介して行なわ
れるオペレーシヨンから局部メモリデータの変
化が生ずるときに、有効となる。しかしなが
ら、第１の装置は、また、専用の通信路を含ん
でいる。第１の装置は、共通の通信路を使用せ
ずに、その専用の通信路によつて局部メモリに
アクセスできる。前述した更新機構は、このよ
うなアクセスに対しては働かない。 従つて、本発明によれば、第１の装置は、共
通の通信路を介して生じ、従つて、それに関連
した局部メモリ内容のキヤツシングを生じたか
もしれないような局部メモリのアクセスを選択
的に登録する手段をも含んでいる。第１の装置
がこのようなアクセスに関連した局部メモリ位
置への書込みのためにその専用の通信路を使用
するとき、その第１の装置は、キヤツシメモリ
を有する装置が関連キヤツシメモリ位置を無効
化するためフラグをセツトしうるように、共通
路を介して無効化コマンドを送る。このように
して、キヤツシメモリを有した装置は、局部メ
モリが専用の通信路を介してアクセスされると
きでも、それらのキヤツシデータが有効である
が無効であるかの指示を得ることができる。 好ましくは、キヤツシメモリを有する装置
は、関連するデータがキヤツシングされるべき
であるか否かに従つて局部メモリをアクセスす
るのに異なるコマンドを使用する。従つて、第
１の装置は、キヤツシングが生じたことをアク
セスコマンドが指示している位置のみのアクセ
スを登録できる。それにより、第１の装置は、
他の装置によつてアクセスされたがそのデータ
がキヤツシングされなかつた局部メモリ位置へ
データを書き込むときに、無効化コマンドを送
るのを避けることができる。 本発明のその他の特徴は、以下詳細に説明さ
れ、特許請求の範囲に記載されている。 本発明の上記及びその他の目的と特徴は、添付
の図面を参照した本発明に関する以下の詳細な説
明から容易に理解されよう。 （発明の実施例） １ 相互接続手段の詳細な説明 第１Ａ図は、ここに記す相互接続手段を小型
で比較的安価なコンピユータシステムの一般的
構成へ適用した例を示している。図示のごと
く、プロセツサ１０、メモリ１２、端末１４及
びマスストレージ装置（デイスク）１６が相互
接続手段１８と交信路２０を介し互いに接続さ
れている。プロセツサ１０とメモリ１２の場
合、相互接続手段１８は装置内に一体的に位置
して、装置の交信インターフエイスを与えるの
が好ましい。端末１４とストレージ装置１６の
場合には、多数の端末又はストレージ装置を単
一の相互接続手段１８へ接続可能とするため、
中間アダプタ２２，２４がそれぞれ設けられ
る。アダプタは、交信路２０を相互の残部ヘイ
ンターフエイスする役割を果す。ここで用いて
いるように、“装置”という用語は共通の相互
接続手段で交信路へ接続される１つ以上の装置
を指している。従つて第１Ａ図において、端末
１４とアダプタ２２は単一の装置２６を構成し
ている；同じく、プロセツサ１０と主メモリ１
２はそれぞれが装置である。第１Ｂ図では、プ
ロセツサ３２とメモリ３４がアダプタ４０と合
わさつて単一の装置を構成している。 第１Ａ図において、プロセツサ１０は交信路
２０に接続された別の装置とメモリ１２を共有
している。これはシステムのコスト減をもたら
すが、交信路２０を共有する必要からシステム
の速度に制限を課す。第２Ｂ図では、プロセツ
サ３２とメモリ３４の間に別のメモリ路３０を
設けることで、上記の問題が解決されている。
この場合プロセツサとメモリは、アダプタ４
０、交信路４２、アダプタ４６，４８を介して
端末３６及びストレージ装置３８と接続され
る。アダプタ４０がそれと一体でアダプタを交
信路４２へ接続する相互接続手段１８を有す
る。同様に、アダプタ４６，４８もそれらと一
体で各アダプタを交信路４２へ接続する相互接
続手段１８をそれぞれ有する。この種のシステ
ムは高性能を与えるが、高コストである。しか
しそれでも、ここに記す相互接続手段と充分コ
ンパテイブルである。 更に第１Ｃ図は、マルチプロセツサシステム
に装置の相互接続手段を用いた例を示してい
る。同図において、プロセツサ５０，５２はそ
れぞれメモリ路５８，６０を介して主メモリ５
４，５６へ接続されている。一方、プロセツ
サ／メモリ対は、一体的に組込まれ交信路６８
で相互に接続された相互接続手段１８を有する
アダプタ６２，６４を介してシステムの残部と
それぞれ接続されている。キヤシユメモリ１９
０は、プロセツサの１つ例えばプロセツサ５２
に付属している。残りのシステムは第１Ｂ図の
例とほぼ同じで、１つ以上の端末が７０が相互
接続手段１８を内部に有するアダプタ７２を介
して交信路６８へ接続され、又マスストレージ
装置７４が相互接続手段１８を有するアダプタ
７６を介して交信路６８へ接続されている。こ
の構成では、各プロセツサがシステム中の各シ
ステムと交信できるだけでなく、プロセツサ同
士も直接交信できる。更にキヤシユメモリ１９
０も効率的に収容されている。同一システム内
に含まれたこの装置混合体によつて、異つた性
質と複雑さのレベルが課せられるにもかかわら
ず、ここに記す相互接続手段は全ての交信を実
質上同じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によ
つて発生され、利用される信号の各種カテゴリ
ーが、主な機能クラスに従つて要約してある。
各グループ内で、更に別々のサブ機能によつて
分類されるている。又以下の議論を解り易くす
るため、それらの信号を１つの装置から別の装
置へ運ぶ線（つまり交信路）７８の特定線毎の
グループ分けも示してある。ラインは、そのラ
インに接続されたいずれかの装置が専用を送出
すれば、専用されたと見なされる。どの装置も
専用を送出しないときだけ、そのラインは専用
されない。図示の目的上、それぞれＡとＢで示
し、交信を制御すべき対応する装置と一体の２
個別々の相互接続手段が、それらによつて使わ
れる信号で概略的に示してあると共に、信号交
換の目的で相互接続されたものとして交信路７
８で示してある。但し、カレントマスターによ
つて選択された装置だけが実際にはトランザク
シヨンへ参加するが、交信路７８は一般に２個
より多い装置を一時に結合する。残りの装置
は、交信路と物理的に接続した状態にとどまる
が、トランザクシヨンには参加しない。 第２図に示すように、相互接続手段によつて
使われる信号には４種の大クラスがある；つま
り情報伝達クラス信号、応答クラス信号、制御
クラス信号及びパワークラス信号。“情報伝達”
クラス信号はＩ〔３：０〕で示した情報フイー
ルドを含み、これは交信路７８のうち４本の
別々なライン８０を介して送受信される。情報
フイールドは、コマンドコード、トランザクシ
ヨンを開始する装置（“カレントマスター”）を
識別するコード、サイクル中に送信されるデー
タの状態を指示する情報、その他等の情報を伝
送する。第２図中Ｄ〔31：０〕で示したライン
８２を通じて送信される32ビツトのデータワー
ドがトランザクシヨンで必要な一定の情報、例
えば生じるべきデータ伝送の長さ（読取り及び
書込み用トランザクシヨンで使われる）；トラ
ンザクシヨンに参加すべく選ばれた装置の識
別；データ伝送用にアクセスされるべきメモリ
位置のアドレス；及び伝送されるべきデータ等
を与える。このワードは32本の別々なライン８
２を介して送受信される。２本のライン８４，
８６、つまり情報及びデータラインのパリテイ
を示すのに使われる“PO”で示したラインと、
エラー状態を信号化するのに使われるBADで
示したラインも設けられている。 “応答”クラス信号は、CNF〔２：０〕で示
しライン８８を介して送信される３ビツトフイ
ールドから成り、これは装置へ送られた各種情
報に対する応答を与えると共に、後で詳述する
ようにトランザクシヨンの進行を装置で変更す
ることを可能にする。 “制御”クラス信号は、８本のライン90〜
104を介して送信される。これらのうち最初の
NO ARBが、調停プロセスを制御する。第２
のBSYは、ある装置によつて交信路が現在制
御されていることを示す。これら両信号は相互
に連動して使われ、交信路の制御を求めている
装置における制御の秩序だつたトランザクシヨ
ンを与える。 制御クラスの残りの信号中、時間（＋）と時
間（−）の信号は交信路７８に接続された信号
源によつて発生されそれぞれライン９４，９６
を介して送られる波形を有し、同じく信号源に
よつて発生されそれぞれライン９８，１００を
介して送られる位相（＋）と位相（−）の波形
と組合せて使われ、各装置における相互接続手
段動作用のローカルタイミング標準を形成す
る。すなわち、交信路７８へ接続された各装置
の相互接続手段は、時間及び位相の信号からロ
ーカルの送受信クロツク信号TCLK及びPCLK
をそれぞれ発生する。更に、ライン１０２を介
して送られるSTF信号は後述するごとくロー
カル装置の“フアーストセルフテスト”を可能
にするのに使われ、又ライン１０４を介して送
られるRESET信号は、交信路に接続された装
置を初期化（既知の状態へ設定）する手段を与
える。 “パワー”信号クラスのうち、AC LO及び
DCLOはそれぞれライン１０４，１０６を介し
て送られ、システム内におけるAC及びDCの電
源の状態を求めるため各装置でモニターされ
る。スペアライン１１０は将来の拡張を可能と
する。 ここに記す相互接続手段は、実施すべき交信
の種類に固有な一連の動作を実行することによ
つて、所定装置間での交信を確立するという機
能を果す。各動作は一連のサイクルから成り、
この間交信路に接続された別の装置との所望の
交信を有効とするために、各種の情報エレメン
トが交信路上へ置かれ、又そこから受信され
る。これらサイクルは、時間（＋）と時間
（−）クロツク信号１２０，１２２及び位相
（＋）と位相（−）信号１２４，１２６をそれ
ぞれ示した第３Ａ図を参照すれば明らかなよう
に、時間／位相クロツクによつて定義される。
これらの信号は、交信路に接続された１つのマ
スタークロツクによつて発生される。信号は各
装置の相互接続手段によつて受信され、それら
による情報の送信と受信を制御するローカルな
TCLK、PCLK信号１２８，１３０をそれぞれ
発生するのに使われる。 第３Ｂ図に示すごとく、上記のラインを介し
情報を送受信するように、多数の装置１４０，
１４２等が交信路へ並列に接続されている。こ
れらの装置は、プリンタ、デイスプレイ端末等
の入／出力（Ｉ／Ｏ）装置又はプロセツサ等の
装置から成る。交信路上における装置の物理的
配置は重要でない。同じく交信路に接続された
マスタークロツク１４４が時間／位相信号を発
生し、これら信号はライン９４〜１００を介し
て各装置へ送られる。各相互接続手段は、ロー
カル送受信クロツクTCLK，PCLKをそれぞれ
発生するタイミング回路を有する。例えば、装
置１４０はフリツプフロツプ１４６を含み、そ
のＱ出力がTCLKを生ずる。フリツプフロツプ
はゲート１４８からセツトされ、ライン９４か
らの時間（＋）信号によつてクロツクされる。
ゲート１４８はライン９８とＱ出力によつて動
作可能となる。同様に、ローカルスレーブ受信
クロツクが、受信した時間（＋）及び位相
（−）信号から発生される。 第３Ｃ図に示すごとく、連続するTCLK信号
間の時間が１サイクルを限定する。所望の情報
交換を行うのに使われる一連の連続サイクル
を、ここで“トランザクシヨン”と呼ぶ。各ト
ランザクシヨンの詳細な特性はそれによつて実
施される動作に従つて変るが、各トランザクシ
ヨンは一般に次のサイクルから成る；コマン
ド／アドレスサイクル；埋込み調停サイクル；
及び通常“データ”サイクルと称される１つ以
上の追加サイクル。図示する目的としてのみ、
２つのデータサイクルを第３Ｃ図に示す。一般
に、情報はTCLKの先端で交信路７８上に置か
れ、同一サイクルのRCLK中に装置の相互接続
手段へラツチされる。 各相互接続手段によつて実施される調停機能
の状態ダイアグラムを第３Ｄ図に示す。装置中
のあるエレメントがその装置に第３Ｄ図中
REQで示したトランザクシヨンを開始せしめ
ようとするまで、調停機能はアイドル状態１５
０にとどまる。開始せしめると、NO ARBラ
インを調べることによつて、交信路７８へ調停
信号を自由に送出できるかどうかを相互接続手
段が決定する。NO ARBが送出されている間、
調停機能はアイドル状態にとどまつていなけれ
ばいけない。しかし、NO ARBが取消される
や否や、REQが依然送出されているとして、
装置は次のサイクルで調停を行う。こうした条
件下で装置は調停状態１５２へ入り、そこで交
信路へのアクセスを求めている別の装置との調
停が成される。調停の方法を次に詳しく説明す
る。 調停で敗けた装置はアイドル状態１５０へ戻
り、REQが送出されている限り、その状態か
ら再び調停を求められる。一方、調停に勝つた
装置はカレントマスター状態（BSYが取消さ
れている場合）又はペンデイングマスター状態
（BSYが主張されている場合）へ入る。ペンデ
イングマスターはBSYが送出されている間そ
のままにとどまり、BSYの取消しでカレント
マスターとなる。相互接続によつて与えられる
各トランザクシヨンの一連動作を説明する前
に、制御、応答及び情報伝達クラス信号自体に
ついてもつと理解を深める方が役に立つであろ
う。これらの信号は実質上、全てのトランザク
シヨンに共通だからである。 制御信号：NO ARB、BSY NO ARB信号が、調停の目的によるデータ
ラインへのアクセスを制御する。各装置は、
NO ARBが前のサイクルで取消されているサ
イクルでのみ、交信路の使用に関する調停を行
える。相互接続の制御に入つた装置（“カレン
トマスター”）は、第１サイクルと最後と見込
まれるデータサイクルを除き、トランザクシヨ
ン全体を通してNO ARBを主張する。（トラン
ザクシヨン中の最後と見込まれるデータサイク
ルは通常実際に最後のデータサイクルである；
但し後述するように、装置は一定の条件下でト
ランザクシヨンの終了を遅延できる。遅延する
と、最後のデータサイクルと見込まれていたサ
イクルがもはやそうでなくなり、全てのデータ
が伝送される前に次のサイクルが続く。）ペン
デイングマスターによつても、それがカレント
マスターとなるまでNO ARBは送出されない。
任意の一時において、最大限１個のカレントマ
スターと１個のペンデイングマスターが存在す
る。 全ての調停装置による調停サイクルの間も、
NO ARBは送出されない。埋込み調停サイク
ル中には、その旨の送出がNO ARBの送出に
加えてカレントマスターから成される。アイド
ル調停サイクルの間、現在調停中の装置の１つ
がカレントマスターとなるまで、調停装置によ
るNO ARBの送出が次の調停排除する。 NO ARBは更に、スレーブがSTALLを送
出いしている全サイクル中及び最後を除く全て
のデータサイクル中、スレーブ装置（カレント
マスターによつて選ばれた装置）によつて送出
される。又NO ARBは、相互接続手段がその
装置自身での処理に使われている特別モードの
間も、その装置により（BSYの主張と合せて）
送出される。これら特別モードの場合、その装
置はBSYとNO ARB以外の交信路用ラインを
使用しない。スレーブとして選ばれる可能性が
あるため、装置はコマンド／アドレスサイクル
中特別モードへ入ることが防止される。装置が
特別モードで動作するのは、例えば、交信路の
情報伝達クラスラインを用いる必要なく、相互
接続手段中のレジスタへアクセスするためであ
る。又、カレントマスターがその通常の終了サ
イクルを越えてNO ARBの送出を続けられる
ようにし、交信路の制御を放棄せずに一連のト
ランザクシヨンを行えるようにするのが望まし
い。この点は、拡張された情報伝達サイクルを
可能とし、従つて装置の利用可能なバンド巾を
有効に増大できるため、高速装置にとつて特に
有用である。 BSYは、トランザクシヨンが進行中である
ことを示す。BSYはカレントマスターによつ
て、最後と見込まれるデータサイクルの間を除
き、トランザクシヨン全体を通じて送出され
る。又これは、トランザクシヨンの進行を遅ら
す必要のあるスレーブ装置（特定のメモリ位置
へアクセスするのに追加の時間を必要とするメ
モリ装置等）によつても送出される；この遅延
は、STALL応答コード（後述）と一緒にBSY
とNO ARBを送出することによつて実行され
る。更に、最後を除く全データサイクル中も
BSYが送出される。次のトランザクシヨンの
スタートを遅らせるため、又は上記の特別モー
ドで動作しているとき、装置はBSYの送出を
延長することもできる。 BSYは各サイクルの終りに装置によつて調
べられ、取消されると、ペンデイングマスター
が今度はそれを送出して、カレントマスターと
しての制御を行う。 第３Ｅ図は、本実施例で生じ得るBSY及び
NO ARB制御ラインのシーケンスを示す状態
ダイアグラムである。これは、交信路上におけ
る装置から装置への情報交換を各信号が効率的
に制御する方法を総合的に示すために用意され
た。 電源が投入されると、全ての装置がNO
ARBを送出し（状態“Ａ”）、交信路がアイド
ル状態に入つているとき、全装置がラインを放
棄する（状態“Ｂ”）まで、いずれの装置によ
るアクセスも妨げる。これは全ての装置に、必
要に応じ電源投入時の初期化シーケンスを完了
する時間を与える。NO ARBが取消されて、
状態“Ｂ”に入ると、各装置は交信路の制御を
求めて自由に競合できるようになる。ある装置
がいつたん調停に入ると、状態“Ａ“へ再び戻
り、“勝つた”装置がコマンド／アドレス状態
“Ｃ”に入る。このコマンド／アドレスサイク
ルは、取消状態から送出状態への過渡的な
BSYの遷移によつてだけでなく、先のサイク
ルにおけるNO ARBの送出とも関連して、全
ての装置により認識されることに特に注目され
たい。NO ARBの監視は、特別のモード状態
をコマンド／アドレスとして無視する装置にと
つて必要である。 コマンド／アドレス状態から状態“Ｄ”へ最
初に入ることは、トランザクシヨンの埋込調停
サイクルを意味している。各装置がコード化マ
スターIDを監視して（“デユアル・ラウンド・
ロビン”モードの場合に）、それらのダイナミ
ツク優先順位を更新するのがこのサイクルであ
る。トランザクシヨンのデータ長に応じ、制御
は以後のサイクルでもその状態にとどまること
ができる。調停が生じないと、マスター及びス
レーブ最終的に交信路の制御を放棄し、フロー
は再び状態“Ｂ”へ戻つて、両制御信号が取消
される。しかし、もしペンデイングマスターが
存在すると、続いて状態Ｆに入り、NO ARB
を送出する装置がこのサイクルでBSYの取消
しを通知し、別の装置による調停を排除する決
定（図中“バーストモード”と示してある）が
マスターによつてなされているかどうかに応
じ、コマンド／アドレス状態“Ｃ”又は“Ｇ”
へ進む。状態“Ｇ”では、状態“Ｃ”と異なり
NO ARBとBSYが共に送出されていること
を、コマンド／アドレス制御信号が示すことに
注意されたい。 先行トランザクシヨンがBSYの送出によつ
て延長され、且つペンデイングマスターが存在
しないと、制御は状態“Ｄ”から“Ｅ”へ進
み、必要に応じ１以上のサイクル中状態“Ｅ”
にとどまる。BSYの送出が認められると、制
御は１以上のサイクル中この状態にとどまり、
次いでアイドル状態“Ｂ”へ戻つて、その後の
伝送のために交信路を放棄する。 上記のごとく、１つの特定装置が別の装置に
よりスレーブとして選ばれるのを望んでいない
と、動作の特別モードがその代りとして制御を
１以上のサイクルの間状態“Ｄ”へ戻らせる。
BSYとNO ARBの同時取消しが再び制御を状
態“Ｂ”、つまりアイドル状態へ戻す。 従つて図面は、NO BSYの共同動作が交信
路上における制御交換及び情報伝達の秩序だつ
た流れを調整することを示している。 応答信号：ACK、NO ACK、STALL、
RETRY システムの信頼度は、情報及びデータライン
を介した送信に対する応答を求めることによつ
て大巾に向上される。一般に、応答は所定送信
の正しく２サイクル後に見込まれる。各装置用
の応答コードが第６図に示してあり、図中
“０”ビツトは主張（低レベル）、“１”ビツト
は“取消し”（高レベル）を示している。 ACK応答は、送信が目的とした受信者によ
る問題のない受信完了を意味する。全てのトラ
ンザクシヨンについて、トランザクシヨンの最
初データサイクル中におけるACKの送出は、
その２サイクル前に送られたコマンド／アドレ
ス情報の正しい受信（つまりパリエテイエラー
なし）を確認している。又、読取及びアイデン
ト用トランザクシヨン中の最初のデータサイク
ルとその後のデータサイクルにおけるACKは、
読取又はベクトルデータがスレーブによつて送
出されていることも示す一方、書込み用トラン
ザクシヨン中のACKは、スレーブの書込みデ
ータを受取る準備が整つていることも示す。 NO ACKは、送受信における不良か、又は
スレーブが選ばれてないことを意味している。
ACK、NO ACKどちらもコマンドトランザク
シヨン及びデータ送信に対する応答として可能
である；後者の場合、応答は最後のデータサイ
クルに続く２サイクルで生じ、これら２サイク
ルが次のトランザクシヨンと同時に生じてもそ
うである。NO ACKは、応答ラインの欠陥状
態を示す。これら、何らか別のコードがそれに
重複している場合に定義される。 STLLは、データサイクル中スレーブ装置に
よつて送出可能である。これは例えば、読取ア
クセス用の時間を延長するか、あるいはトラン
ザクシヨン中にリフレツシユ又はエラー修正サ
イクル用の時間を入れるメモリによつて使われ
る。又これは、メモリの書込バツフアが一杯の
場合にマスターからのデータ送信を遅らせるメ
モリによつても使われる。別の交信路へ同期化
する装置も、STALLを用いる。装置が自らを
スレーブと認識しているかどうかのACK又は
NO ACKコマンドの確認を遅らせるのにも、
１つ以上のSTALLSが使われる。 RETRYは、トランザクシヨンに対し即応答
できないスレーブ装置によつて送出される。例
えばこれは、長い内部初期化シーケンスを必要
とする装置；別の交信路へのアクセスを待つて
いる装置；及び後述するインターロツク読取コ
マンドでロツクされたメモリ；によつて使われ
る。カレントマスターは、トランザクシヨンを
終了することによつて、スレーブのRETRY応
答に答える。本実施例において、トランザクシ
ヨンの最初のデータサイクル後RETRYは使わ
れない。これは、相互接続のロジツクを簡単化
する。１つ以上のSTALLSがRETRYの送出
に先行し得る。 装置が交信路を独占するのを防ぐため、
STALL、RETRY、BSY及びNO ARBの延
長又は連続的送出には制限が加えられる。 システムアーキテクチヤ：特定のトランザクシ
ヨンシーケンス 第４Ａ〜Ｈ図は、相互接続手段によつて与え
られるトランザクシヨンの固有な特性を詳しく
示している。特に、データを読書きするための
トランザクシヨン（“読取り”、“キヤツシユ意
図を持つ読取り”、“キヤシユ意図を持つインタ
ーロツク読取り”、“書込み”、“キヤシユ意図を
持つ書込み”、“キヤシユ意図を持つ書込みマス
ク”、及び“キヤシユ意図を持つアンロツク書
込みマスク”）；古くキヤシユされたデータを無
効にするトランザクシヨン（“無効化”）、割込
みを扱うトランザクシヨン（“割込み”、“プロ
セツサ間割込み”、“識別”）；装置によるトラン
ザクシヨン発生を停止するトランザクシヨン
（“ストツプ”）；及び多数の装置へ同時に情報を
送るトランザクシヨン（“ブロードカスト”）；
が詳しく示してある。各図において、許容可能
なCNF応答の範囲が表わしてあり、図示の特
定応答には点（・）が付してある。又図示する
目的としてのみ、２サイクルのデータ伝送だけ
を含むものとして示してあるが、それより少い
又は多い数のサイクルも使用可能である。 ここに記すコマンドは、２種類に大別され
る；つまり単一応答者コマンド（読取り用、書
込み用コマンド及び“識別”）とマルチ応答者
コマンド（“ストツプ”、“無効化”、“割込み”、
“プロセス間割込み”及び“ブロードカスト”）。
多数の応答が同一ライン上に送出されている場
合に応答の唯一の認識を保証するために、マル
チ応答者コマンドに対する可能な応答はACK
とNO ACKに限定される。 読取用トランザクシヨン 第４Ａ図を参照すると、読取用トランザクシ
ヨンの特性が詳しく示してある。このトランザ
クシヨンは、“読取り”コマンドだけでなく
“キヤシユ意図を持つ読み取り”及び“キヤシ
ユ意図を持つインターロツク読取り”の両コマ
ンドも含む。これらコマンドの４ビツトコード
が、装置の相互接続手段によつて使われる別の
コマンド用コードと共に第５Ａ図に示してあ
る。同図中ダツシユ（−）で示されているよう
に、追加のコードを逐次加えられる。このトラ
ンザクシヨンは、多数の連続サイクルから成
る；つまり、コマンド／アドレスサイクル１８
０、埋込み調停サイクル１８２及び多数のデー
タサイクル。図示の目的としてのみ、トランザ
クシヨンは２つのデータサイクル１８４，１８
６を含むものとして示してある。情報が送られ
て主ライン（第２図参照）はそれらの機能的名
称、すなわち情報ラインは〔３：０〕、デー
タラインはＤ〔31：０〕、確認ラインはCNF
〔３：０〕、他のNO ARB、BSY及びＰ（パリ
テイ）によつてそれぞれ示されている。図面を
解り易くするため、残りのライン（つまり時
間、位相、STF、RETRY、AC LO、DC
LO、BAD及びSPARE）は、トランザクシヨ
ンの動作を理解するのに重要でないので、第４
図中省いてある。 第４ａ図に示すごとく、読取用トランザクシ
ヨンのコマンド／アドレスサイクル中に、４ビ
ツトのコマンドコードが情報ライン〔３：
０〕上に置かれる。そのコマンドに関連して必
要な追加のデータは、データラインＤ〔31：０〕
上に置かれる。すなわち、生ずべき伝送の長さ
を特定する２ビツトのデータ長コードが相互接
続手段によつてデータラインＤ〔31：30〕へ与
えられる一方、伝送を行うべき装置の“アドレ
ス”がデータラインＤ〔29：０〕へ与えられる。
これらの信号が現在相互接続を制御している装
置（“カレントマスター”）によつて該当ライン
上へ送出されている事実は、第４Ａ図の該当ブ
ロツク中“Ｍ”で示されている。所定の１ライ
ン又は１組のラインへのスレーブ装置による情
報の送出は、第４Ａ図中“Ｓ”で示してある。
同様に“AD”、“AAD”、“APS”、“PM”（つ
まりそれぞれ“全装置”、“全調停装置”、“全潜
在的スレーブ”、“ペンデイングマスター”）は、
特定サイクル中に交信路の所定ラインへ信号を
送出できる他の各種装置を示している。 アドレスは、読取り用または書き込み用トラ
ンザクシヨンが生ずべき特定のストレージ位置
を指示する１つの30ビツトワードから成る。ア
ドレスの別々の１ブロツクが各装置に割当てら
れる。ブロツクの位置は、対応装置の識別番号
に基く。 コマンド／アドレスサイクルの間、カレント
マスターが第４Ａ図１５８で示すようにNO
ARBを取消す。（ここでの議論の目的上、信号
は低レベルで、“送出”、高レベルで“取消し”
と見なされる）。NO ARBの取消しは、交信路
の制御を望んでいる別の装置が次のサイクルで
そのアクセスについて調停に入るのを可能とす
る。同時に、その装置はBSYを送出して、現
行トランザクシヨンが進行中、別の装置が交信
路の制御を行うのを防ぐ。この時点で、カレン
トマスターからは何の信号もCNFラインも与
えられない。但し、一連のトランザクシヨンの
進行中、カレントマスターによるトランザクシ
ヨンの間１つ以上の応答信号を別の装置によつ
てCNFラインへ加えることができる。 同トランザクシヨンの第２サイクルは調停サ
イクルから成る。これはトランザクシヨン内に
含まれているので、“埋込み”調停サイクルを
称する。トランザクシヨン外で生じる調停は、
“アイドル”調停サイクルと称する。第４Ａ図
の埋込み調停サイクル中、カレントマスターが
その識別番号（ID）を情報ライン〔３：０〕
上に置く。このコードは前述のごとく、各自の
調停優先順位を更新するため、全ての装置によ
つて使われる。 又この時点で、交信路の使用を求めている装
置が、低優先順位レベルラインＤ〔31：16〕又
は高優先順位レベルラインＤ〔15：０〕へ各自
の識別番号に応じた１ビツト信号を送出する。
例えば、装置１１は高優先順位での調停ならラ
インＤ〔11〕へ、低優先順位での調停ならライ
ンＤ〔27〕へ信号を送出する。 装置が調停するレベルは、その調停モード及
び先行マスターのIDによつて決められる。本
実施例において、調停モードを特定装置の制御
及び状態レジスタ、つまりCSR〔５：４〕（第
７Ｃ図参照）のビツト４、５によつて定義され
る。ここで実施されているように、４つのモー
ド、つまり固定高優先順位、固定低優先順位、
“デユアル・ラウンド・ロビン”および調停不
能が設けられている。相互接続手段は、調停モ
ードのビツトSCR〔５：４〕を適切に設定する
ことによつて、これらのモードを任意に混合さ
せる。 高又は低いずれの固定優先順位モードにおけ
る調停の場合、優先順位はトランザクシヨンに
よつて変更しない。一方、“デユアル・ラウン
ド・ロビン”の場合、装置の優先順位は上述の
ごとくトランザクシヨン毎に変化する。特に、
“デユアル・ラウンド調停”モードにおいて、
所定のトランザクシヨン中装置は、そのID番
号が直前のトランザクシヨンにおけるマスター
のID番号以下の場合、低優先順位レジスタ
（つまりラインＤ〔31：16〕上）で調停され、さ
もなければ高優先順位レジスタ（つまりライン
Ｄ〔15：０〕）で調停に入る。 第４Ａ図のトランザクシヨンについて更に見
ると、埋込み調停サイクルの終りで、このサイ
クル中に調停に入りその調停で勝つた装置がペ
ンデイングマスターとなり、第４Ａ図中点線で
示すように、それがカレントマスターとなるま
でNO ARBを送出する。これによつて、ペン
デイングマスターが交信路の制御を行うように
なる以前に、別の装置が引続いて交信路をめぐ
る調停に入り、ことによつてその制御を支配す
るのを防ぐ。 調停サイクルの後に、１つ以上のデータサイ
クルが続く。図示の目的上、第４Ａ図は２つの
データサイクルだけを示している。前述のごと
く、各トランザクシヨンで伝送されるべきデー
タの実際値、つまりトランザクシヨンによつて
利用されるデータサイクルの数は、コマンド／
アドレスサイクル中でビツトＤ〔31：30〕によ
つて指定される。第４図に示した実施例におい
て、データの１〜４サイクル（ここで各サイク
ル毎に32ビツト）が１トランザクシヨンで送れ
る。勿論、データ長の指定でもつと少いか多い
ビツトを与えれば、より小又は大のデータサイ
クル数、従つてトランザクシヨンのサイクル数
を与えることができる。 第４Ａ図に示すごとく読取り用トランザクシ
ヨンの場合、トランザクシヨンによつて要求さ
れたデータはそのトランザクシヨンがアドレス
されたスレーブによつて供給される。このスレ
ーブ装置は、メモリ装置又は入／出力端末等そ
の他の装置となる。別の場合、選択された装置
によつては、そのデータをデータサイクル中に
データラインＤ〔31：０〕上に送出する。この
時装置は、データの状態を指示するコードもラ
イン〔３：１〕上に送出する。例えばメモリ
標準の場合、上記コードはそのデータが、修正
アルゴリズムを使わずに検索されたデータ
（“読取りデータ”と称す）か、データライン上
へ送出される前に修正されたデータ（“修正済
読取りデータ”）と称す）か、又は何らかの理
由で信頼できないデータ（“読取りデータ代
用”）のいずれであるかを示せる。又状態コー
ドは、それらデータカテゴリーのそれぞれにつ
いて、データがキヤシユ可能かどうかも示す。
“キヤシユ無用”機器の使用は、システムによ
つて性能が大きく高める。これらのコードを第
５Ｂ図に示す。 第１のデータサイクル中、スレーブはマスタ
ーへラインCNF〔２：０〕を介して確認コード
を戻し、これがマスターからのコマンド／アド
レス情報の受信を確認すると共に、スレーブの
応答について更なる情報をマスターへ送る。従
つて、現行トランザクシヨンにおける確認信号
の最初の送出は第１のデータサイクル中に、つ
まりトランザクシヨンが始まつたコマンド／ア
ドレスサイクルから２サイクル後に形成され
る。第４Ａ図に示した読取りトランザクシヨン
の場合、第１のデータサイクルで可能な応答は
ACK（“アクノレジ”）、NO ACK（“アクノレジ
無し”）、STALL及びRETRYである。これら
は全トランザクシヨンにほぼ共通している。但
し、特定のトランザクシヨンに関連して後述す
る幾つかの例外を除く。 一般に、第１データサイクル中における
ACKの送出は、スレーブが要求された措置を
取る能力つまり読取りデータを戻す能力を持つ
ことと共に、コマンド／アドレス情報が正しく
受信されたことを示す。一方、NO ACKの送
出は、コマンド送信でのエラー又はスレーブが
応答する上での何らかの不能を示す。STALL
の送出は、スレーブが自からを調整しマスター
によつて要求された読取りデータを与えるため
にトランザクシヨンを延長するのを可能とし、
一方RETRYの送出は、コマンドに応答するの
が現在不能なことを示し、その後にマスターが
再びトライする要求を伴う。RETRYは、スレ
ーブの延長応答時間が長すぎ、一般のSTALL
応答を送出することによつてトランザクシヨン
を過剰なサイクル数へ延長するのが望ましくな
いときに、適切に使われる。 第４Ａ図には、ACK応答（応答前は点（・）
で表わす）が示してある。応答がNO ACKな
ら、マスターによつて取られる措置がACKに
対して取られるのと異り、マスターは例えば限
定された回数でトランザクシヨンを繰り返した
り、割込みを要求したりする。STALL応答は
ACK応答と同様だが、要求データが戻される
前に、トランザクシヨンが１以上の“ブラン
ク”サイクル（データライン上に有効データが
存在しないサイクル）だけ延長される。 第４Ａ図の第２つまり最後のデータサイクル
は先行するデータサイクルと似ており、スレー
ブは要求データをラインＤ〔31：０〕上に送出
すると共に、データの状態を示すコードをライ
ン〔３：０〕へ送出する。同時に、CNF
〔２：０〕上に確認信号を送出する。しかし、
第１データサイクルに対するスレーブの応答と
異り、スレーブはACK、NO ACK又は
STALLによつてのみ応答でき、RETRYは送
出しない。又、第２データサイクルは第４Ａ図
におけるトランザクシヨンの最後のデータサイ
クルであるため、スレーブはNO ARBとBSY
の両方を送出する。読取データのリターンが次
のサイクルへ延ばされるように、スレーブが
STALLを送出してトランザクシヨンを延長す
る場合は、最後のデータサイクルが実際に生じ
るまで、スレーブがNO ARBとBSYの送出を
続ける。次いでスレーブは、最後のデータサイ
クル中にNO ARBとBSYを取消す。前述のご
とく、BSYの取消しは次のサイクルでペンデ
イングマスターが交信路の制御を支配するのを
可能とし、一方スレーブによるNO ARBの取
消しは次の調停が交信路へのアクセスをめぐつ
て生ずるのを可能とする。 第２つまり最後のデータサイクルが完了する
と、第４Ａ図のトランザクシヨンにおける主な
情報伝達機能は終了する。しかし、データの正
しい受信を確認することが尚必要である。これ
は最後のデータサイクルに続く２サイクルの間
に実施され、この間マスターがデータの受信に
該当した確認信号をCNF〔２：０〕に送出す
る。図示のごとく、該当する確認はACKかNO
ACKである。確認は最後のデータサイクルを
越えて延長し、次のトランザクシヨンのコマン
ド／アドレス及び埋込み調停サイクルと重複し
得ることに注意。次のトランザクシヨンにおい
てその最初の２サイクル中確認エラーは使われ
ないので、エラーは生じない。 コマンド／アドレスサイクルの間、パリテイ
がカレントマスターによつてライン〔３：
０〕、Ｄ〔31：０〕上へ発生され、全装置によつ
てチエツクされる。埋込み調停サイクルの間
は、ライン〔３：０〕にだけマスターからパ
リテイが発生され、全装置によつてチエツクさ
れる。データサイクルの間、パリテイはスレー
ブからライン〔３：０〕、Ｄ〔31：０〕へ発生
され、カレントマスターによつてチエツクされ
る。パリテイエラーという特定の結果は、エラ
ーが生じた時のサイクル中に伝送されていた情
報の性質に依存する。コマンド／アドレスサイ
クル中にパリテイエラーを検知する装置は選択
に応答すべきでない；又それら装置は、エラー
フラグを立てることによつてパリテイエラーを
示し、割込み又はその他の措置を開始できる。 前述のごとく、“キヤシユ意図を持つ読取り”
コマンドは読取りトランザクシヨンと同じフオ
ーマツトを有する。このコマンドはキヤシユを
備えた装置により、要求読取データがマスター
のキヤシユに配置可能なことをスレーブに指示
する。このコマンドが後述の“無効化”コマン
ドと組合せて使われると、キヤシユ装置を含む
システムで顕著な性能向上をもたらす。 インターロツク読取りトランザクシヨンも、
読取りトランザクシヨンと同じ同じフオーマツ
トを有する。このトランザクシヨンは共用デー
タ構成で使われ、プロセツサ及びその他のイン
テリジエント装置によるデータへの専用アクセ
スを与える。“インターロツク読取り”コマン
ドを発するスレーブは、指定されたストレージ
位置に対応する１つ以上のインターロツクビツ
トを有する。“インターロツク読取り”コマン
ドによつてアクセスされると、スレーブはアド
レスされた位置に対応する該当ビツトをセツト
する。これによつて、そのビツトがリセツトさ
れ所定位置をアンロツクするまで、以後の“イ
ンターロツク読取り”コマンドがその位置へア
クセスするのを防がれる。上記ビツトは、後述
する“キヤシユ意図を持つ書込マスクアンロツ
ク”コマンドによつて一般にリセツトされる。
“インターロツク読取り”コマンドは特に、読
取り−変更−書込み動作を与えるプロセツサを
備えたシステムにおいて、“インターロツク読
取り”コマンドを用いる調停装置が上記動作の
開始後だが終了前にデータへのアクセスから排
除されることを保証する点で有用である。イン
ターロツクされている間に、“インターロツク
読取り”によつてアドレスされたスレーブが、
RETRYを発する。尚インターロツクビツト
は、“インターロツク読取り”トランザクシヨ
ンが有効なとき、つまりマスターがスレーブの
読取データの正しい受信を確認したときにのみ
セツトされる。 書込み用トランザクシヨン 次に第４Ｂ図を参照すると、書込み用トラン
ザクシヨン（“書込み”、“キヤシユ意図を持つ
書込み”、“キヤシユ意図を持つ書込みマスク”
及び“キヤシユ意図を持つ書込みマスクアンロ
ツク”として実行される）が詳しく示してあ
る。コマンド／アドレスサイクルから始まり、
カレントマスターがコマンド用の該当する４ビ
ツトコードを情報ライン〔３：０）上へ；デ
ータ伝送長を示す２ビツトコードをデータライ
ンＤ〔31：30〕上へ；アドレスをデータライン
Ｄ〔29：０〕上へそれぞれ置く。同時にカレン
トマスターは、BSYを送出して交信バスの占
拠状態を示し、又NO ARBを取消して直後の
サイクル中調停のためにデータラインを利用可
能なことを知らせる。 第２のサイクル中、カレントマスターはその
IDを情報ライン〔３：０〕上に置く。以後
のトランザクシヨンについて交信路の制御を求
めている装置が、その時データライン上にある
各自のIDと対応する１ビツトを送出する。前
述のケースと同じく、送出は低優先順位レベル
における調停の場合低優先順位データラインＤ
〔31：16〕の一つで行われ、高優先順位レベル
における調停の場合高優先順位データラインＤ
（15：０〕で行なわれる。この時マスターは
BSYを送出し続け、又同時にマスターと調停
に参加している装置はNO ARBを送出する。 第４Ｂ図に示した例では、第３、４サイクル
がデータサイクルである。２つのデータサイク
ルを図示したが、コマンド／アドレスサイクル
でラインＤ〔31：30〕に指示された伝送長に基
き、それより小または大のサイクルも使える。
これらのサイクル中、マスターによつて書込ま
れているデータがデータラインＤ〔29：０〕へ
与えられる。情報ライン〔３：０〕は、トラ
ンザクシヨン中に書込まれるべき所定のバイト
を指示するためデータサイクル中に書込みマス
クを運ぶか（“書込みマスク”トランザクシヨ
ンの場合）、又は“定義されない”（“書込み”
及び“キヤシユ意図を持つ書込み”両トランザ
クシヨンの場合）。ライン〔３：０〕の“定
義されない”状態は、それらのライン上のどん
な情報もトランザクシヨンの目的上各装置によ
つて無視されるべきことを意味している。 第１データサイクルの間、カレントマスター
はBSYとNO ARBを送出し続ける。カレント
マスターが最後のデータサイクルと見込む第４
データサイクルの間、カレントマスターは
BSYとNO ARBの両方を取消し、交信路制御
の秩序立つた移行の準備を整える。 トランザクシヨンを延長するスレーブの能力
を示すため、第４サイクル（データ２）はスレ
ーブによるSTALLの送出により遅らされたも
のとして示してある。これは例えば、その時点
でスレーブが第２のデータワードを受入れ不能
なときに行われる。このサイクル中、スレーブ
はBSYとNO ARBの両方を送出する。このト
ランザクシヨンにおける最終データサイクルは
サイクル５である。このサイクルの間、マスタ
ーはデータ２は再送信することによつて、
STALLの送出に応答する。スレーブはCNFラ
インへACKを送出する一方、BSYとNO ARB
の両方を取消す。最後のデータサイクルに続く
２サイクルにおいて、スレーブはACKは送出
し続け、書込データの正しい受信を確認する。 書込み用トランザクシヨンが交信路で生じる
と、同路に接続され且つ内部キヤシユメモリを
有する装置は、書込みコマンドのアドレス範囲
内のいかなるキヤシユデータも無効化する。
“キヤシユ意図を持つ読取り”コマンドの場合
と同じく、“キヤシユ意図を持つ書込み”コマ
ンドは“無効化”コマンドと共に使われると、
一定のシステムにおいて性能上の顕著な利点を
もたらす。 書込みマスクは、１つ以上の４ビツト位置に
送出されたビツトの存在によつて、書込むべき
対応する８ビツトバイトの選択を示す４ビツト
コードである。つまりコード１００１は、４バ
イト（32ビツト）のうち（それぞれＤ〔７：０〕
とＤ〔31：24〕と対応する）第１及び第４バイ
トだけが書込まれるべきことを示している。 “キヤシユ意図を持つ書込みマスクアンロツ
ク”コマンドは“インターロツク読取り”コマ
ンドと一緒に使われ、読取り−変更−書込み動
作等不可分の動作を実行する。 第４Ｂ図から明らかなごとく、書込み用トラ
ンザクシヨンの間、パリテイがそのトランザク
シヨンの全サイクル中マスターによつて発生さ
れる。パリテイは、コマンド／アドレス及び埋
込み調停サイクルの間は全装置で、データサイ
クルの間はスレーブでチエツクされる。 無効化トランザクシヨン 無効化トランザクシヨンは、附属のキヤシユ
メモリを有するシステムによつて使われる。こ
れは一定条件下の装置によつて、別の装置のキ
ヤシユ中に存在する古いデータが使われないこ
とを保証するために発せられる。第４Ｃ図に示
すごとく、このトランザクシヨンのコマンド／
アドレスサイクルで、カレントマスターは無効
果コマンドを情報ライン〔３：０〕へ、又無
効にされるべきデータのスタートアドレスをデ
ータラインＤ〔29：０〕へ送出する。無効にす
べきキヤシユメモリ中の連続位置の数は、ライ
ンＤ〔31：30〕上のデータ長コードによつて指
示される。コマンド／アドレスサイクルの後
に、通常の埋込み調停サイクルと、情報が一切
送られないデータサイクルとが続く。他のマル
チ応答者コマンドと同じく、指定された可能な
応答はACKとNO ACKである。 割込み及び識別トランザクシヨン 割込みトランザクシヨンを第４Ｄ図に示す。
このトランザクシヨンの目的は、別の措置を行
うため存在の活動を中断する必要のあることを
他の装置（一般にはプロセツサ）へ知らせるこ
とにある。割込まれた装置はIDENTコマンド
に応答し割込みベクトルを求める。このベクト
ルは、必要な措置を与えるメモリ中に格納され
た割込みルーチンのアドレスに対するポインタ
ーとなる。 割込みトランザクシヨンは、コマンド／アド
レスサイクル、埋込み調停サイクル、及び情報
が一切送られないデータサイクルから成る。コ
マンド／アドレスサイクルの間、割込みを求め
ている装置によつて、割込みコマンドコードが
情報ライン〔３：０〕へ送出される。このサ
イクル中、割込みする装置も１つ以上の割込み
優先順位レベルをデータラインＤ〔19：16〕へ
送出し、要求されている処理の緊急度を確認す
る。又割込む装置も、割込み目的マスクをデー
タラインＤ〔15：０〕上へ置く。このマスクが、
割込みの向けられるべき装置を指定する。交信
路上の全装置がそのマスクを受信する。マスク
中に送出されたビツトが装置のデコード化ID
に対応していると、その装置が選択される。こ
の装置は後に、識別トランザクシヨンで応答す
る。 割込みで選ばれた装置は、コマンド／アドレ
スサイクルから２サイクル後にACK信号を送
ることによつて応答する。他の全てのマルチ応
答者コマンドと同じく、ACKとNO ACKだけ
が許容された応答である。 割込み用に選ばれた装置は、割込みプロセス
を完遂するため、次のトランザクシヨンで割込
み要求装置と交信することが見込まれる。従つ
て、各応答装置は各割込みレベルに関するレコ
ードを保持し、割込みが対応レベルで受入れら
れたかどうかを示す。一般にこの“レコード”
は、フリツプフロツプ（以下割込みペンテイン
グフリツプフロツプと呼ぶ）のフログビツトか
ら成る。対応する割込みの処理が終るまで、各
ビツトはセツト状態にとどまる。 第２、３サイクルは、前述した通常の埋込み
調停サイクルと、情報は何ら送られないデータ
サイクルから成る。確認は、マルチ応答者コマ
ンドにとつて可能な確認コードの１つ、つまり
ACKかNO ACKによつて成される。 第４図は識別トランザクシヨンを示してい
る。このトランザクシヨンは、割込みトランザ
クシヨンに応答して生ずる。コマンド／アドレ
スサイクルの間、カレントマスターが、識別コ
マンドコードを情報ライン〔３：０〕へ、又
処理されるべき１つ以上の割込みレベルに対応
したコードをデータラインＤ〔19：16〕へ送出
する。又、BSYも送出して、NO ARBを取消
す。その次のサイクルは、通常の埋込み調停サ
イクルである。 次のサイクルで、カレントマスターはこの時
点でデコード化された形の自らのID番号をデ
ータラインＤ〔31：16〕へ再送出する。コマン
ド／アドレスサイクルで指定された割込みレベ
ルで処理を要求する各装置は、デコード化マス
ターIDと先に送られていた割込み目的マスク
と比較し、自らが識別コマンドの向けられるべ
き装置の１つであるかどうかを決定する。そう
と決定されると、装置はその状態を、割込み調
停サイクルに参加している潜在的スレーブとし
て明示する。デコード化マスター及び割込み調
停両サイクルの間、中断しているスレーブも
BSYとNO ARBを送出する。又割込み調停サ
イクルの間、割込みベクトルを送るために調停
中の装置は、各自のデコード化ID番号をデー
タラインＤ〔31：36〕のうち該当する一方へ送
出する。調停は前述の方法で生じる。つまり、
最高優先順位（最低ID番号）を持つ装置が調
停に“勝ち”、スレーブとなる。次いでこのス
レーブが、割込ベクトルをデータラインへ送出
する。このベクトルが、割込み処理ルーチンの
スタートを識別する別のベクトルを含むメモリ
中の位置を指し示す。同時に、スレーブは情報
ライン〔３：０〕上へ、読取りトランザクシ
ヨン中にこれらライン上にデータ状態を読取デ
ータの状態として示したのとほとんど同じ方法
でベクトルの状態を示すベクトル状態コードを
送る。 前述のトランザクシヨンにおけるのと同様、
第１サイクルから最終見込みサイクルへのトラ
ンザクシヨン中BSY信号がマスターから送出
される一方、埋込み調停サイクルから最終見込
みサイクルまでの間NO ARBが送出される。 ACK、NO ACK、STALL及びRETRYが、
識別コマンドに応答してスレーブから送出し得
る。この応答は、他の全てのトランザクシヨン
より２サイクル後のサイクル５で生ずる。ベク
トルサイクルに続く２サイクルの間、マスター
がACK確認コードを送出し、トランザクシヨ
ンの好首尾な完了を指示する。識別コマンドの
スレーブからのアクノレジメントを受信する
と、マスターは割込みベクトルが送られた割込
みレベルに対応する割込みペンデイングフリツ
プフロツプをリセツトする。スレーブが割込み
ベクトルの送信に対するマスターのアクノレジ
メントを受取らないと、スレーブは割込みトラ
ンザクシヨンを再送信する。 コマンド／アドレス又はデコード化マスター
IDサイクルでパリテイエラーを検知すると、
その装置は割込み調停サイクルに加わらない。 割込み調停サイクル中に調停に入つたが調停
で負けた装置は、割込みコマンドを再び発する
必要がある。これによつて、先に成された割込
みのロスを防ぐ。 プロセツサ間割込みトランザクシヨン １プロセツサが１以上のプロセツサへの割込
みを求めていると、単純化した形の割込みがマ
ルチプロセツサ用に与えられる。第４Ｆ図に示
すプロセツサ間割込みトランザクシヨンは、コ
マンド／アドレスサイクル、埋込み調停サイク
ル、及び情報が何ら送られないデータサイクル
から成る。 本相互接続手段を示すための特定の実施例に
おいて、このトランザクシヨンは次の３レジス
タを使用する：つまりプロセツサ間割込みマス
ク、宛先及び発信地の各レジスタ２１２，２１
４，２１６である。マスクレジスタは、プロセ
ツサ間割込みコマンドがそこから受取られるプ
ロセツサを識別するフイールドを含む。宛先レ
ジスタは、プロセツサ間割込みコマンドがそこ
へ指し向けられるべきプロセツサを識別するフ
イールドを含む。発信地レジスタは、プロセツ
サによつて受信さるプロセツサ間割込みトラン
ザクシヨンの発信地を識別するフイールドを含
む。 コマンド／アドレスサイクルの間、割込むプ
ロセツサがプロセツサ間割込みコマンドコード
を情報ラインＩ〔３：０〕に送出する。同時に、
そのデコード化マスターIDをデータラインＤ
〔31：16〕へ、宛先コードをデータラインＤ
〔15：０〕へ（プロセツサ間割込み宛先レジス
タ等から）それぞれ送出する。次の埋込み調停
サイクル中、割込むプロセツサがそのIDを情
報ラインＩ〔３：０〕へ送出し、調停が通常通
り進行する。 第３サイクルの間、コマンド／アドレスサイ
クルで送出された宛先コードでアドレスされた
装置が、デコード化マスターIDをマスクレジ
スター内のマスクと比較し、マスターが応答し
てよい装置であるかどうかを決定する。そうな
ら、割込み装置の識別を維持するため、デコー
ド化マスターIDはプロセツサ間割込み発信地
レジスター内に格納されるのが好ましい。これ
は後にプロセツサが、割込みトランザクシヨン
で成された割込みベクトルを捜す際のオーバヘ
ツドを節約する。許容されるスレーブの確認信
号は、他のマルチ応答者コマンドと同じく
ACKとNO ACKである。 ストツプトランザクシヨン ストツプトランザクシヨンを第４Ｇ図に示
す。これは、所定装置がスレーブとして応答し
続けるのを許容しながら、それら装置によるト
ランザクシヨンのそれ以上の発生を停止するこ
とによつて、故障システムの診断を容易化す
る。ストツプトランザクシヨンで選ばれた装置
は、すべてのペンデイングマスター状態を中断
し、NO ARBを取消さねばならない。エラー
診断を容易化するため、かかる装置はストツプ
トランザクシヨンの時点で存在するエラー状態
に関連した一定の最小情報を少くとも維持する
のが好ましい。例えば、交信路エラーレジスタ
２０４（第７Ｄ図）に含まれた情報は、その後
の解析用に維持されるのが望ましい。 コマンド／アドレスサイクルの間、ストツプ
トランザクシヨンを行うカレントマスターが該
当コマンドを情報ラインＩ〔３：０〕へ、宛先
マスクをデータラインＤ〔31：０〕へ送出する。
マスクは、セツトされると停止されるべき装置
を識別する多数のビツトから成る。コマンド／
アドレスサイクルの後に、通常の埋込み調停サ
イクルと、情報が何ら送られないデータサイク
ルが続く。コマンド／アドレスサイクル中に送
られた情報は、ストツプトランザクシヨンで選
ばれた全装置によつて２サイクル後に確認され
る。 ブロードカストトランザクシヨン 第４Ｈ図に示すブロードカストトランザクシ
ヨンは、割込みトランザクシヨンのオーバヘツ
ドコストを避けながら、交信路上の各装置へ重
大な出来事を広く通知する便利な手段を与え
る。このトランザクシヨンのコマンド／アドレ
スサイクル中、ブロードカストトランザクシヨ
ンを開始するカレントマスターが該当コードを
情報ラインＩ〔３：０〕へ、２ビツトのデータ
長コードをデータラインＤ〔31：30〕へ送出す
る。同時に、宛先マスクをデータラインＤ
〔15：０〕上へ置く。このマスクが同トランザ
クシヨンで選ばれる装置を指定する。例えば、
データライン２、３、５、９、12、13及び14に
送出された“１”ビツトは、ブロードカストの
受信のため装置２、３、５、９、12、13及び14
を選ぶ。コマンド／アドレスサイクルの後に通
常の埋込み調停サイクルが続き、更にその後に
１つ以上のデータサイクルが続く。図示の目的
としてのみ、２つのデータサイクルが示してあ
る。データ自体は、マスターによつてデータラ
インＤ〔31：０〕へ送出される。書込み用トラ
ンザクシヨンの場合と同じく、スレーブは２サ
イクル後にACK又はNO ACKを発する。 レジスター補足 第７Ａ図は、相互接続手段の本実施例に含ま
れるレジスタフアイルを示している。このフア
イルは、装置型式レジスタ２００、制御／状態
レジスタ２０２、バスエラーレジスタ２０４、
エラー割込み制御レジスタ２０６、エラーベク
トルレジスタ２０８、割込み宛先レジスタ２１
０、プロセツサ間割込みマスクレジスタ２１
２、プロセツサ間割込み宛先レジスタ２１４、
及びプロセツサ間割込み発信元レジスタ２１６
を含む。これらのレジスタは、32ビツトのレジ
スタ２００，２０４等と16ビツトのレジスタ２
０２，２０６，２０８，２１０，２１２，２１
４，２１６等から成る。 装置型式レジスタ２００（第７Ｂ図）におい
て、装置型式用コードがレジスタの下位半分
（DTR〔15：０〕）に格納されている。装置型式
は、システムの電源投入時か又はその後のシス
テム初期化時にこのレジスタへ格納される。最
適化、動的な再配置及びシステム構成の目的上
どんな装置がシステムに接続されているかを求
めるため、このレジスタはシステム中の別のエ
レメントからも間合せできる。修正コードフイ
ールド（DTR〔31：16〕）が、装置型式レジス
タの上位半分に設けられている。 制御／状態レジスタ２０２は、装置及びそれ
に取付けられた相互接続手段内における各種条
件の状態を示す多数のビツトを含む。又同レジ
スタは、交信路の制御調停で使われる情報も格
納している。つまり、ビツトCSR〔３：０〕は
コード化された形の装置IDを格納しており、
これも電源投入時又はその後の初期化時にレジ
スタへ格納される。 ビツトCSR〔５：４〕は、装置が調停に入る
調停モードを推定する。前述のごとくこのモー
ドは、“デユアル・ラウンド・ロビン”、固定
高、固定低及び調停不能の各モードから成る。
電源投入又はその後の初期化時に、調停モード
が“デユアル・ラウンド・ロビン”に設定され
る。但しこのモードは、システムの動作中これ
らのビツトへ書込むことによつて変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハード
エラー割込み可能ビツトとソフトエラー割込み
可能ビツトである。これらはセツトされると、
ハードエラーサマリビツトCSR〔15〕又はソフ
トエラーサマリビツトCSR〔14〕がそれぞれセ
ツトされていれば必ず、装置が割込みトランザ
クシヨン（以後エラー割込みトランザクシヨン
と称す）を発生するのを可能とする。上記後者
の各ビツトは、ハード又はソフトエラーがそれ
ぞれ検知されるとセツトされる。“ハード”エ
ラーとは、システム内のデータの完全性に影響
するエラーのことで、例えば、データ伝送中に
データラインで検知されるパリテイエラーがそ
うでそう。一方“ソフト”エラーとは、システ
ム内のデータの完全性に影響しないエラーのこ
とで、例えば、埋込み調停サイクルの間に識別
ラインＩ〔３：０〕上で検知されたパリテイエ
ラーは装置による誤った演算を生ずるが、交信
路上のデータの完全性は損わない。従つて、こ
れはソフトエラーである。 書込みペンデイングアンロツクビツトCSR
〔８〕は、インターロツク読取りトランザクシ
ヨンが装置によつて首尾よく送られたが、その
後の“キヤシユ意図を持つた書込みマスクアン
ロツク”コマンドがまだ送られていないことを
示す。スタートセルフテストビツトCSR〔10〕
は、それがセツトされると、相互接続ロジツク
の動作をチエツクするセルフテストを開始す
る。セルフテスト状態ビツトCSR〔11〕は、
STSビツトがセツトされてテストの支障ない
完了を示す時点まで、つまりセルフテストが支
障なく完了するまで、リセツト状態にとどまつ
ている。ブローグビツトCSR〔12〕は、装置が
そのセルフテストで不良を生じたときセツトさ
れる。 初期化ビツト装置〔13〕は、システムの初期
化に合わせて使われる。例えばこれは、装置が
初期化を行つている間の状態インジケータとし
て使われる。CSR〔23：16〕は、相互接続手段
の特定の設計を指定する。ビツトCSR〔31：
24〕はここで使われない。 バスエラーレジスタ２０４は、システムの動
作中に各種のエラー状態を記録する。ゼロパリ
テイエラービツトBER

〔０〕、修正読取データ
ビツトBER〔１〕及びIDパリテイエラービツト
BER〔２〕がソフトエラービツトを記録する一
方、残りのビツトがハードエラーを記録する。
ゼロパリテイエラービツトは、NO ARBと
BSYが取消されている２サイクルシーケンス
中の第２サイクルの間に正しくないパリテイが
検知されるとセツトされる。修正読取データビ
ツトは、読取り用トランザクシヨンに応答して
修正読取りデータ状態コードが受信されるとセ
ツトされる。IDパリテイエラービツトは、埋
込み調停サイクルの間にコード化マスターID
を搬送するラインＩ〔３：０〕上でパリテイエ
ラーが検知されるとセツトされる。 不当確認エラービツトBER〔16〕は、トラン
ザクシヨン中における不当な確認コードの受信
を示す。不在アドレスビツトBER〔17〕は、読
取り又は書込みコマンドに応答してNO ACK
を受信するとセツトされる。バスタイムアウト
ビツトBER〔18〕は、相互接続の制御を支配す
るためペンデイングマスターが所定サイクル数
以上持ち続けるとセツトされる。ここに記す実
施例では、4096サイクルのタイムアウトが使わ
れている。STALLタイムアウトビツトBER
〔19〕は、所定サイクル数以上応答（スレーブ）
装置が応答ラインCNF〔２：０〕上にSTALL
を送出するとセツトされる。本実施例におい
て、遅れのタイムアウトは128サイクル後に生
ずる。RETRYタイムアウトビツトBER〔20〕
は、カレントマスターが交信中のスレーブから
所定数の連続するRETRY応答を受取るとセツ
トされる。本実施例において、このタイムアウ
トは128個の連続するRETRY応答に対してセ
ツトされる。 読取データ代用ビツトBER〔21〕は、読取り
用又は識別トランザクシヨン中に読取データ代
用又は修正状態コードを含むデータ状態が受信
され且つこのサイクル中にパリテイエラーが存
在しないとセツトされる。スレーブパリテイエ
ラービツトBER〔22〕は、書込み用又はブロー
ドカストトランザクシヨンのデータサイクル中
にスレーブが交信路上でパリテイエラーを検知
するとセツトされる。コマンドパリテイエラー
ビツトBER〔23〕は、コマンド／アドレスサイ
クル中にパリテイエラーが検知されるとセツト
される。 識別ベクトルエラービツトBER〔24〕は、マ
スター識別トランザクシヨンからのACK以外
の確認コードを受信したスレーブによつてセツ
トされる。発信側故障中ビツトBER〔25〕は、
SPE、MPE、CPE又はIPEビツトの設定を生
ずるサイクル中に装置がデータ及び情報ライン
（埋込み調停中は情報ラインだけ）へ情報を送
出し続けているとセツトされる。インターロツ
クシーケンスエラービツトBER〔26〕は、対応
するインターロツク読取りトランザクシヨンを
先に送らずに、マスターが書込みアンロツクト
ランザクシヨンを送つた場合にセツトされる。
マスターパリテイエラービツトBER〔27〕は、
ラインCNF〔２：０〕上にACKを有するデー
タサイクル中にマスターがパリテイエラーを検
知するとセツトされる。制御送信エラービツト
BER〔28〕は、装置がNO ARB、BSY又は
CNFの各ラインへ送出を試みている時、それ
らのライン上で取消し状態を検知するとセツト
される。最後に、マスター送信チエツクエラー
ビツトBER〔29〕は、マスターがデータ、情報
又はパリテイの各ラインへ送出し続けているデ
ータがこれらのライン上に現在あるデータと一
致しない場合にセツトされる。但し、埋込み調
停中におけるマスターIDの送出はチエツクさ
れない。 次に第７Ｅ図を参照すると、エラー割込み制
御レジスタ２０６の構成が詳しく示してある。
バスエラーレジスタに１ビツトがセツトされ且
つ該当するエラー割込み可能ビツトが制御／状
態レジスタにセツトされるか、又はフオースビ
ツトがエラー割込み制御レジスタにセツトされ
ると、エラー割込みが生ずる。ビツトEICR
〔13：２〕はエラー割込みベクトルを含む。フ
オースビツトEICR〔20〕がセツトされると、相
互接続手段がビツトEICR〔19：16〕で指定され
たレベルでエラー割込みトランザクシヨンを生
ずる。送りビツトEICR〔21〕は、エラー割込み
が送られた後セツトされる。これがセツトされ
ると、このレジスタによるそれ以上の割込み発
生が防がれる。このビツトは、エラー割込みに
関する割込み調停が終るとリセツトされる。割
込み完了ビツトEICR〔23〕は、エラー割込みベ
クトルが首尾よく送られるとセツトされる。 割込み中止ビツトEICR〔24〕は、エラー割込
みトランザクシヨンが首尾よくいかないとセツ
トされる。 第７Ｆ図を参照すると、割込み宛先レジスタ
２１０は、前述のごとく発せられた割込みコマ
ンドによつてどの装置が選ばれるべきかを指定
する割込み宛先フイールドIDR〔15：０〕を含
む。 プロセツサ間割込みマスクレジスタ２１２を
第７Ｇ図に示す。このレジスタは、プロセツサ
間割込みがそこから受取られる装置を指定する
マスクフイールドIIMR〔31：16〕を含む。同
じく、プロセツサ間割込み宛先レジスタ２１４
は、プロセツサ間割込みコマンドが指し向けら
れるべき装置を指定する宛先フイールドIIDR
〔15：０〕を含む。最後にプロセツサ間割込み
発信元レジスタ２１６は、発信装置のIDがそ
のプロセツサ間割込みマスクレジスタ中のビツ
トと一致するとして、プロセツサ間割込みコマ
ンドを送る装置のデコード化IDを格納する発
信元識別フイールドIISR〔31：16〕を含む。 ２ キヤツシ無効化機構の説明 或る装置に局部メモリアクセス路を有しそし
て別の装置にキヤツシを有するシステムにおい
ては、ここに述べる共通の通信路を用いずにメ
モリデータを変更することができる。このよう
な状態の下では、キヤツシされたメモリデータ
のコピーがオブソレートする（劣化する）。従
つて、第１ｃ図を説明すれば、プロセツサ５２
は、局部メモリ５４にデータのコピーを記憶す
るキヤツシ１９０を有する。プロセツサ５０
は、共通の通信路６８を介してのトランザクシ
ヨンに係わることなく局部経路５８を介してメ
モリ５４をアクセスすることができる。書き込
み動作において、キヤツシ１９０に記憶された
データ（例えば、キヤツシインテントコマンド
での読み取りによつてプロセツサ５２で既にア
クセスされたデータ）を含む位置に対してこれ
が行なわれる場合には、書き込み作動により、
キヤツシ１９０に分からないまゝ、キヤツシデ
ータがオブソレートされる。従つて、プロセツ
サ５２は、これを防止する段階をとらない限り
オブソレート・データをアクセスしてしまう。 装置が含んでいるデータがシステム内のどこ
かにキヤツシされた時にこの装置によつて無効
化コマンドが発せられ、局部経路を介しての書
き込み作動によつてデータがその後修正され
る。これは、キヤツシインテントでの最初のア
クセス（例えば、キヤツシインテントでの読み
取り、キヤツシインテントでの書き込み、等）
を局部メモリ位置に行なう際に共通の通信路に
接続された装置６２（第１図Ｃ）内のデータ記
憶レジスタ１９２内に多数の“無効化送信”ビ
ツト（局部メモリ内の選択された記憶位置を表
わしている）の１つをセツトすることによつて
実行するのが好ましい。その後、対応ビツトが
セツトされたいずれかの記憶位置に対して局部
的な書き込みアクセスが生じた際に、装置６２
は、共通の経路を経て無効化コマンドを発生
し、その時オブソレートデータがキヤツシされ
ているかもしれない全ての装置に、このような
キヤツシ位置を無効化しなければならないこと
を通知する。その後、対応ビツトがリセツトさ
れる。 最も簡単な場合には、ビツトレジスタ１９２
が除去され、全ての局部書き込み作動によつて
無効化コマンドが通信路を経て送信される。最
も効率的で然も簡単な実施例においては、全局
部メモリに対して単一のビツトが使用される。
この実施例は、単一プロセツサシステムが後で
マルチプロセツサシステムに変更される場合の
単一プロセツサシステムに特に有用である。こ
のようなシステムは単一プロセツサシステムと
して構成されたまゝであるが、無効化送信ビツ
トはセツトされず、従つて無効化コマンドは決
して発生されない。従つて、システムは、不必
要な無効化トランザクシヨンによる負担を受け
ない。然し乍ら、システムがマルチプロセツサ
構成にされた時には、物理的な変更を必要とせ
ずに、自動的にキヤツシ無効化機能を発揮す
る。 説明上、単一のキヤツシのみについて無効化
プロセスを述べた。然し乍ら、多数のキヤツシ
を有するシステムにも同様にこのプロセスを使
用できることが明らかであろう。 或る種のシステム、例えば、“書き込み割り
当てのない”キヤツシや、非常に高速度の局部
メモリアクセス路を用いた装置や、無効化コマ
ンドを保持するに必要なハードウエアを有する
装置を備えたシステムでは、“キヤツシしない”
状態コード−キヤツシインテントコマンドでの
読み取りに対する応答として返送される−を用
いることによつて更に性能改善が与えられる。
特に、このようなコマンドの発生に応じてこの
コードを受けるマスターは、データをキヤツシ
しない。例えば、メモリ５４は、これに送られ
たキヤツシインテントでの読み取り命令に応答
して“キヤツシしない”コードをプロセツサ５
２に返送する。この構成は、無効化コマンドと
あいまつて、あらゆる複雑さレベルの局部メモ
リ経路及びキヤツシを有するシステムが非オブ
ソレートデータで作動し且つこの点について無
効化コマンドの“ミラー像”即ち“複写体”と
してみることができるように保証する。 “キヤツシしない”構成の最も簡単な形態に
おいては、キヤツシしない状態が、局部メモリ
へアクセスするたびに返送される。若干高度な
形態においては、メモリの選択されたレンジに
対してのみ“キヤツシしない”状態が返送さ
れ、その他のレンジについては、キヤツシアク
セスが依然として許容され、従つて、これらの
位置では、キヤツシの性能の利点が保持され
る。

【図面の簡単な説明】

第１Ａ図、第１Ｂ図および第１Ｃ図は、ここで
説明する相互接続手段で実施される各種プロセツ
サ及び装置構成のブロツク／ラインダイアグラ
ム、第２図は、その相互接続手段の信号構成を示
す図、第３Ａ図は、相互接続手段のためのトラン
ザクシヨンサイクルを定める信号を例示するタイ
ミング図、第３Ｂ図は、タイミング信号によつて
制御される相互接続手段の特定の構成要素および
マスタークロツクを示すブロツク図、第３Ｃ図
は、ある相互接続手段によつて行われるあるトラ
ンザクシヨンのためのタイミングを示すタイミン
グ図、第３Ｄ図は、調停機能のシーケンスを示す
図、第３Ｅ図は、BSYとNO ARBのシーケンス
を示す図、第４Ａ図は、相互接続手段によつて使
用される読み取りトランザクシヨンの構成を説明
するテーブル図、第４Ｂ図は、相互接続手段によ
つて使用される書き込みトランザクシヨンの構成
を説明するテーブル図、第４Ｃ図は、相互接続手
段によつて使用される無効化トランザクシヨンの
構成を説明するテーブル図、第４Ｄ図は、相互接
続手段によつて使用される割り込みトランザクシ
ヨンの構成を説明するテーブル図、第４Ｅ図は、
相互接続手段によつて使用される識別コマンドの
構成を説明するテーブル図、第４Ｆ図は、相互接
続手段によつて使用されるプロセツサ間割り込み
トランザクシヨンの構成を説明するテーブル図、
第４Ｇ図は、相互接続手段によつて使用されるス
トツプトランザクシヨンの構成を説明するテーブ
ル図、第４Ｈ図は、相互接続手段によつて使用さ
れるブロードカストトランザクシヨンの構成を説
明するテーブル図、第５Ａ図は、相互接続手段の
コマンドコードを要約して示すテーブル図、第５
Ｂ図は、相互接続手段のデータ状況コードを要約
して示すテーブル図、第５Ｃ図は、相互接続手段
のデータ長コードの要約図、第６図は、応答コー
ド要約のテーブル図、第７Ａ図は、相互接続手段
によつつて使用される装置レジスターセツトを示
す図、第７Ｂ図は、そのレジスタ内の種々なビツ
トの特定の使用を示す装置型式レジスターの詳細
図、第７Ｃ図は、そのレジスタ内の種々なビツト
の特定の使用を示す制御／状態レジスターの詳細
図、第７Ｄ図は、そのレジスタ内の種々なビツト
の特定の使用を示す通信路エラーレジスターの詳
細図、第７Ｅ図は、そのレジスタ内の種々なビツ
トの特定の使用を示すエラー割込み制御レジスタ
ーの詳細図、第７Ｆ図は、そのレジスタ内の種々
なビツトの特定の使用を示す割込み宛先レジスタ
ーの詳細図、第７Ｇ図は、そのレジスター内の
種々なビツトの特定の使用を示すプロセツサ間割
込みマスクレジスタの詳細図、第７Ｈ図は、その
レジスター内の種々なビツトの特定の使用を示す
プロセツサ間割込み宛先レジスターの詳細図、第
７Ｉ図は、そのレジスター内の種々なビツトの特
定の使用を示すプロセツサ間割込みソースレジス
ターの詳細図である。

Claims (1)

【特許請求の範囲】
1. １ 共通の通信路６８及び該共通の通信路６８に
   よつて相互接続される複数の装置を備えるデジタ
   ルコンピユータシステムにおいて、前記複雑の装
   置のうちの少なくとも第１の装置５０は、前記共
   通の通信路６８を使用せずに第１のメモリ路５８
   を介してこの第１の装置５０によつて少なくとも
   アクセスでき且つ前記共通の通信路６８を介して
   前記複数の装置のうちの少なくとも第２の装置５
   ２によつてアクセスできる局部メモリ５４を含ん
   でおり、少なくとも、前記複数の装置のうちの前
   記第２の装置５２は、キヤツシ位置を含むキヤツ
   シメモリ１９０を含んでおり、該キヤツシメモリ
   は、キヤツシ位置を前記局部メモリにおける位置
   に関連付け、前記局部メモリの関連位置のアクセ
   ス中、前記共通の通信路６８を介して伝送される
   データをそのキヤツシメモリの位置に記憶させて
   そのキヤツシメモリが前記局部メモリに記憶され
   たデータのあるもののコピーを含むようにし、且
   つキヤツシ位置に記憶されたデータが有効である
   かどうかを指示する状態記録を維持するものであ
   り、少なくとも、前記第２の装置５２は、前記第
   １の装置５０の局部メモリのある位置に含まれた
   データを、その位置の内容が有効であることを前
   記状態記録が指示している場合には局部メモリか
   らでなく、その第２の装置のキヤツシメモリの関
   連位置から第２のメモリ路６０を介して取り出
   し、前記第１の装置５０は、前記共通の通信路６
   ８を介して行われる局部メモリのアクセスを選択
   的に登録する登録手段１９２と、該登録手段１９
   ２に応答して、該登録手段が前記共通の通信路６
   ８を介して行われた前記局部メモリのアクセスを
   登録していた場合に、前記局部メモリの前記第１
   のメモリ路５８によるアクセス時に前記共通の通
   信路を介して無効化コマンドを前記第２の装置へ
   送る無効化コマンド送信手段６２とを含んでお
   り、前記第２の装置５２は、前記無効化コマンド
   に応答して状態記録を変化させて関連キヤツシ位
   置の無効性を指示することを特徴とするデジタル
   コンピユータシステム。