DE3854770T2

DE3854770T2 - Busadapter für digitales Rechensystem

Info

Publication number: DE3854770T2
Application number: DE3854770T
Authority: DE
Inventors: Jesse Lipcon; Barry Maskas
Original assignee: Digital Equipment Corp
Current assignee: Digital Equipment Corp
Priority date: 1987-06-29
Filing date: 1988-04-08
Publication date: 1997-02-06
Anticipated expiration: 2008-04-09
Also published as: MX169110B; EP0297931A2; EP0297931A3; EP0297931B1; AU1448188A; ATE131641T1; CN1016653B; CN1031287A; BR8803068A; CA1303229C; AU603433B2; JPS6488670A; KR890000980A; DE3854770D1; KR920004060B1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die Erfindung betrifft allgemein das Gebiet digitaler Datenverarbeitungssysteme, und insbesondere Bus-Kommunikationsadapter zum Ermöglichen einer Kommunikation bzw. eines Datenaustauschs zwischen Bussen in solchen Systemen.

2. Beschreibung des Standes der Technik

Ein typisches digitales Datenverarbeitungssystem (d.h. ein Computer) enthält drei Grundelemente, nämlich ein Prozessorelement, ein Speicherelement und ein Eingabe-/Ausgabeelement. Das Speicherelement speichert Informationen in adressierbaren Speicherstellen. Diese Informationen enthalten sowohl Daten als auch Befehle zum Verarbeiten der Daten. Das Prozessorelement enthält eine oder mehrere digitale Datenverarbeitungseinheiten, oder "Prozessoren", die jeweils veranlassen, daß Informationen zu ihnen vom Speicherelement übertragen oder geholt werden, die ankommenden Informationen entweder als Befehle oder als Daten interpretieren, und die Daten gemäß den Befehlen verarbeiten. Die Ergebnisse werden dann in adressierten Stellen im Speicherelement gespeichert.
Das Eingabe-/Ausgabeelement kommuniziert auch mit dem Speicherelement, um Informationen in das System zu übertragen und um die verarbeiteten Daten von ihm zu erhalten. Typische Einheiten für das Eingabe-/Ausgabeelement sind beispielsweise Drucker, Fernschreiber und Datensichtgeräte und können auch sekundäre Informations-Speichervorrichtungen wie beispielsweise Disketten- oder Band- Speichereinheiten sein. Einheiten, die das Eingabe-/Ausgabeelement bilden, arbeiten normalerweise gemäß ihnen durch das Prozessorelement zugeführten Steuerinformationen. Die Steuerinformationen definieren die durch die Eingabe-/Ausgabeeinheit durchzuführende Operation. Wenigstens eine Klasse von Operationen, die durch eine Eingabe-/Ausgabeeinheit durchgeführt wird, ist die Übertragung von Benutzerinformationen, d.h. von einem Anwenderprogramm verwendete Informationen, zwischen der Eingabe-/Ausgabeeinheit und dem Speicherelement.
Zusätzlich zum Arbeiten als Eingabe-/Ausgabevorrichtungen können Disketten- Speichereinheiten und manchmal Band-Speichereinheiten auch als Teil des Speicherelementes arbeiten. Insbesondere enthält ein Speicherelement typischerweise einen Hauptspeicher, auf dessen Inhalte vom Prozessor relativ schnell zugegriffen werden kann, der aber im allgemeinen ein relativ teurer Speicher ist. Moderne Hauptspeicher werden typischerweise unter Verwendung der MOS- oder Bipolar- Halbleitertechnologie implementiert und können Speicherplatz in der Größenordnung von einem Bruchteil eines Megabytes bis zu mehreren zehn Megabytes zur Verfügung stellen.
In der Vergangenheit war ein digitales Datenverarbeitungssystem typischerweise groß und teuer. Typischerweise enthielten Systeme einen Prozessor, einen Speicher und mehrere Eingabe-/Ausgabeeinheiten, die alle durch einen oder mehrere Busse miteinander verbunden waren. Zum Erhöhen der Verarbeitungsgeschwindigkeit wurden mehrere Computersysteme entwickelt, die einen oder nur wenige zusätzliche Prozessoren enthalten, die normalerweise einen Speicher und Eingabe-/Ausgabeeinheiten teilen.
Jedoch wurden mit dem Aufkommen von Minicomputern primär, jedoch nicht ausschließlich, zu Forschungszwecken mehrere Systeme entwickelt, die eine größere Anzahl, d.h. in der Größenordnung von zehn oder mehr, von Prozessoren enthielten, die effektiv in Clustern bzw. Stationsgruppen verbunden sind, um ein Mehrprozessorbetriebssystem zu bilden. Die Bildung von Stationsgruppen ist mit Mikroprozessoren fortgeführt worden. In einem Cluster- bzw. Stationsgruppensystem ist jeder Prozessor typischerweise ein Teil eines Untersystems, das selbst ein vollständiges digitales Datenverarbeitungssystem ist, einschließlich eines zugehörigen lokalen Speichers und, in den meisten Fällen, einer oder mehrerer Eingabe-/Ausgabevorrichtungen, von denen alle mit einem Eingabe-/Ausgabebus des Minicomputers oder des Mikrocomputers verbunden sind. Die verschiedenen Untersysteme sind miteinander über einen Kommunikationsmechanismus auf höherer Ebene verbunden, um zuzulassen, daß die Prozessoren in den verschiedenen Untersystemen miteinander kommunizieren und auf einen Speicher zugreifen, und sie verwenden Eingabe-/Ausgabeeinheiten, die physikalisch Teil anderer Untersysteme sein können. Im allgemeinen ist jeder Eingabe-/Ausgabebus eines Prozessors mit dem Kommunikationsmechanismus höherer Ebene über einen Busadapter verbunden. Dies läßt zu, daß Übertragungen über die Eingabe-/Ausgabebusse in den verschiedenen Untersystemen zur gleichen Zeit stattfinden, was nicht zugelassen wäre, wenn alle Eingabe-/Ausgabebusse eines Untersystems direkt miteinander verbunden wären. Nur wenn ein Prozessor in einem Untersystem mit einem anderen Untersystem kommunizieren muß, findet eine Übertragung über den Kommunikationsmechanismus höherer Ebene statt. Eine effiziente Operation des Stationsgruppensystems als Ganzes erfordert einen effizienten Kommunikationsmechanismus zwischen jedem der Untersysteme und dem kommunikationsmechanismus höherer Ebene, und zwar insbesondere dann, wenn es erwünscht ist, zuzulassen, daß die verschiedenen Untersysteme die Speicher und Eingabe-/Ausgabeeinheiten jedes anderen teilen.
Die GB-A-2 128 853 offenbart einen Adapter, der folgendes aufweist:
- eine Übertragungsanordnung zum Durchführen von Übertragungen zwischen einem Systembus und einem Mikrobus, wobei ein Datenelement unterschiedliche System- und Mikrobusadressen hat; und
- einen Übertragungs-Steuerteil, der einen Adressenumsetzungsteil zum Umsetzen von Systembusadressen in Mikrobusadressen enthält.
Die Erfindung schafft einen neuen und verbesserten Adapter zum Ermöglichen von Kommunikationen zwischen einem Eingabe-/Ausgabebus in einem Untersystem eines Mehrprozessorbetriebssystems mit einer Vielzahl von Untersystemen und einem Kommunikationsmechanismus höherer Ebene, der Kommunikationen zwischen den Untersystemen ermöglicht.
Der neue Adapter ist im Patentanspruch 1 gezeigt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Diese Erfindung ist in ihrer Besonderheit in den beigefügten Ansprüchen gezeigt. Die obigen und weitere Vorteile dieser Erfindung können besser durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, wobei:
Fig. 1 ein allgemeines Blockdiagramm eines digitalen Datenverarbeitungssystems ist, das die Erfindung enthält, wobei das System eine Vielzahl einzelner digitaler Datenverarbeitungs-Untersysteme enthält, die miteinander verbunden sind, um ein Mehrprozessorbetriebssystem zu bilden;
Fig. 2A ein Diagramm ist, das nützlich beim Verstehen der Übertragung von Informationen über einen lokalen Bus ist, der Elemente eines einzelnen Untersystems in dem in Fig. 1 gezeigten System miteinander verbindet, und
Fig. 2B ein Diagramm ist, das nützlich beim Verstehen der Übertragung von Informationen über einen Systembus ist, der Untersysteme in dem in Fig. 1 gezeigten System miteinander verbindet;
Fig. 3 ein funktionelles Blockdiagramm eines Busadapters ist, der verwendet wird, um Informationen zwischen einem lokalen Bus und einem Systembus zu übertragen, die in Fig. 2 gezeigt sind; und
Fig. 4A bis 4D-5 Diagramme sind, die verschiedene Datenstrukturen zeigen, die nützlich beim Verstehen der Operation des in Fig. 3 gezeigten Busadapters sind.

DETAILLIERTE BESCHREIBUNG EINES DARSTELLENDEN AUSFÜHRUNGSBEISPIELS

Allgemeine Beschreibung

Gemäß Fig. 1 enthält ein die Erfindung enthaltendes digitales Datenverarbeitungssystem eine Vielzahl von Untersystemen 10A bis 10F (allgemein mit dem Bezugszeichen 10 bezeichnet), die durch einen Systembus 11 miteinander verbunden sind. Da die Untersysteme 10 im allgemeinen gleich sind, wird nur das Untersystem 10A detailliert beschrieben. Das Untersystem 10A enthält einen Prozessor 12, der eine Zentralverarbeitungseinheit 13, einen Gleitkomma-Beschleunigerprozessor 14 und eine Untersystem-Steuereinheit 18 enthält, die miteinander durch einen Lokalbus 15 verbunden sind. Der Lokalbus 15 dient als Eingabe-/Ausgabebus des Prozessors 12 und kann effektiv den Eingabe-/Ausgabebus der zentralen Verarbeitungseinheit 13 bilden, was zuläßt, daß die zentrale Verarbeitungseinheit 13, der Gleitkomma- Beschleunigerprozessor 14 und die Untersystem-Steuereinheit 18 mit anderen Elementen des Untersystems kommunizieren, die eine Konsole 16, ein Speicher 17, eine oder mehrere Eingabe-/Ausgabeeinheiten 20A und 20B (allgemein mit dem Bezugszeichen 20 bezeichnet) sein können. Zusätzlich läßt ein Busadapter 21 Kommunikationen zwischen dem Lokalbus 15 und dem Systembus 11 zu. Es ist zu verstehen, daß, während Fig. 1 ein System mit sechs durch Bezugszeichen 10A bis 10F bezeichneten Untersystemen zeigt, ein gemäß der Erfindung aufgebautes System mehr oder weniger Untersysteme enthalten kann.
Die Zentralverarbeitungseinheit 13 führt Befehle aus, die in adressierbaren Speicherstellen im Speicher 17 im Untersystem 10A oder in entsprechenden Speichern in anderen Untersystemen 10 gespeichert werden. Die Befehle identifizieren Operationen, die an Operanden durchzuführen sind, die auch in adressierbaren Stellen im Speicher 17 gespeichert sind. Die Befehle und Operanden werden von der Zentralverarbeitungseinheit 13 geholt, wenn sie benttigt werden, und verarbeitete Daten werden zur Speicherung im Speicher 11 zurückgebracht Die Zentralverarbeitungseinheit 13 sendet auch Steuerinformationen zu den Eingabe-/Ausgabeeinheiten 20 und zu entsprechenden Eingabe-/Ausgabeeinheiten 20 in anderen Untersystemen 10, was ihnen ermöglicht, ausgewählte Operationen durchzuführen, wie beispielsweise ein Senden von Daten zu oder ein Wiedergewinnen von Daten aus dem Speicher 17. Solche Daten können Befehle oder Operanden sein, die zum Speicher 11 gesendet werden können, oder verarbeitete Daten, die zur Speicherung oder Anzeige aus dem Speicher 11 wiedergewonnen werden.
Typischerweise ist der Gleitkommaprozessor eine Option und muß in einem gemäß der Erfindung aufgebauten digitalen Datenverarbeitungssystem oder dem Prozessor 12 nicht vorhanden sein. Der Gleitkommaprozessor 14 enthält Schaltungen, die zum Verarbeiten von Befehlen bezüglich ausgewählter Datentypen, nämlich Daten in Gleitkommaformaten, optimiert sind. Typischerweise kann die Zentralverarbeitungseinheit 13 dieselben Daten verarbeiten, aber sie benötigt eine längere Zeit zum Durchführen der Verarbeitung.
Die Untersystem-Steuerschaltung 18 führt unter Steuerung durch die Zentralverarbeitungseinheit 13 Zuteilungsoperationen durch, um dadurch einen Zugriff auf die verschiedenen Eingabe-/Ausgabeeinheiten 20 und den Busadapter 21 zum Lokalbus 15 zu regeln.
Eine Bedienerkonsole 16 dient als Bedienerschnittstelle. Sie läßt zu, daß der Bediener Daten prüft und ablegt, die Operation der Zentralverarbeitungseinheit 13 anhält oder die Zentralverarbeitungseinheit 13 über eine Folge von Befehlen führt bzw. schaltet und die Antworten der Zentralverarbeitungseinheit 13 in Antwort darauf bestimmt. Sie ermöglicht einem Bediener auch, das System über ein Boot- bzw. Hochfahrverfahren zu initialisieren und verschiedene Diagnosetests bezüglich des gesamten Datenverarbeitungssystems durchzuführen.
Ein Untersystem 10 kann mehrere Typen von Eingabe-/Ausgabeeinheiten 20 enthalten, einschließlich von Disketten- und Band-Sekundärspeichereinheiten, Fernschreibern, Datensichtgeräten, Zeilen- bzw. Schnelldruckern, Telefon-und Computernetzwerk-Schnittstelleneinheiten und ähnlichem. Der Speicher 17 enthält eine Speichersteuerung 22, die direkt mit dem Lokalbus 15 und mit einer Vielzahl von Datenfeldern bzw. Matrizen 23 verbunden ist. Die Datenfelder 23 enthalten eine Vielzahl adressierbarer Speicherstellen, in denen Informationen gespeichert sind. Die Speichersteuerung 22 empfängt Übertragungsanfragen von der Zentralverarbeitungseinheit 13, einer Eingabe-/Ausgabeeinheit 20 oder dem Busadapter 21 über den Lokalbus 15. Es können mehrere Typen von Übertragungsanfragen über den Lokalbus 15 gesendet werden, die in zwei allgemeine Kategorien fallen. Bei einer Kategorie werden Informationen in eine Speicherstelle geschrieben oder in sie gespeichert, und bei der anderen Kategorie werden Informationen aus einer Speicherstelle wiedergewonnen oder gelesen, wobei die Speicherstelle durch eine Adresse identifiziert wird, die mit der Übertragungsanfrage gesendet wird.
Der Busadapter 21, der unten in Verbindung mit Fig. 3 ausführlicher beschrieben wird, empfängt auch Übertragungsanfragen vom Lokalbus 15 und kann in Abhängigkeit von der während der Übertragungsanfrage gesendeten Adresse eine Übertragungsoperation über den Systembus 11 initiieren. Bei einer Übertragungsoperation über den Systembus 11 können Informationen zu einem anderen auch mit dem Systembus 11 verbundenen Untersystem 10 gesendet oder von ihm angefragt werden. Der Busadapter 21 in einem Untersystem 10 empfängt auch Übertragungsanfragen von anderen Untersystemen 10 über den Systembus 10, führt entweder eine Schreiboperation durch, um Informationen zu einer Speicherstelle in seinem Untersystem 10 zu übertragen, oder eine Wiedergewinnungsoperation, um die angefragten Informationen zu erhalten, und überträgt die wiedergewonnenen Informationen über den Systembus zum anfragenden Untersystem 10. Während einer Übertragungsoperation über den Systembus 11 wird auch eine Adresse gesendet, die die Speicherstelle identifiziert, in der Informationen zu seichern sind oder aus der Informationen wiederzugewinnen sind. Wie es unten in Verbindung mit Fig. 3 erklärt wird, kann die durch die Adresse identifizierte Speicherstelle in irgendeinem Untersystem 10 sein, einschließlich dem Untersystem, das die Übertragung initiierte. Es soll verstanden werden, daß eine Übertragungsanfrage, die durch einen Busadapter 21 über den Systembus 11 durchgeführt wird, durch die Zentralverarbeitungseinheit 13, durch die Konsole 16 und unter Umständen durch eine Eingabe4ausgabeeinheit 20, die in einem Direktspeicherzugriffsmodus arbeitet, in einem Untersystem 10 initiiert werden kann, um Informationen zu einem Speicher 17 in einem anderen Untersystem zu übertragen oder Informationen von ihm wiederzugewinnen, um dadurch effiziente Kommunikationen zwischen den Untersystemen 10 zuzulassen.

Operationen über den Lokalbus 15

Der Lokalbus 15 enthält eine Anzahl von Leitungen, die im Detail in Fig. 2A gezeigt sind, zum Übertragen von Informationen darstellenden Signalen unter den verschiedenen an ihn angeschlossenen Einheiten. In Fig. 2A enthält der Lokalbus 15 Lokaldaten/Adressenleitungen 30 LDAL (31:0), die Lokaldatensignalen L DAT und Lokaladressensignale L ADRS führen. Wenn eine Einheit eine Übertragung initiiert, welche sie zum Bus-Master für die Übertragung macht, sendet sie zuerst die Lokaladressensignale L ADRS, die eine Zweiunddreißig-Bit-Lokaladresse darstellen, über die Lokaldaten/Adressenleitungen LDAL (31:0) und sendet gleichzeitig Übertragungstyp-Befehlssignale TR TYPE (2:0) auf Leitungen 31, die anzeigen, ob die Übertragungsoperation eine Lese- oder eine Schreiboperation ist. Eine kurze Zeit später, die ausreicht, um zuzulassen, daß die Lokaladressensignale L ADRS und Übertragungstyp-Befehlssignale TR TYPE (2:0) einschwingen, aktiviert der Bus- Master dann ein Adressenhinweissignal ADRS STR auf einer Leitung 32.
Wenn das Adressenhinweissignal ADRS STR aktiviert ist, empfangen und decodieren alle anderen Einheiten, die mit dem Bus 13 verbunden sind, die Lokaladressensignale L ADRS und die Übertragungstyp-Befehlssignale TR TYPE (2:0), wobei die Einheit, die die durch die Lokaladressensignale L ADRS identifizierte Stelle enthält, die Antworteinheit oder der Slave für die Übertragung ist. Eine ausgewählte Zeit nach der Aktivierung des Adressenhinweissignals ADRS STR entfernt der Bus- Master die Lokaladressensignale L ADRS und Übertragungstyp-Befehlssignale TR TYPE (2:0) von den jeweiligen Leitungen 30 und 31.
Wenn die gesendeten Übertragungstyp-Befehlssignale TR TYPE (2:0) eine Schreiboperation definieren, sendet die Bus-Mastereinheit dann Lokaldatensignale L DAT, die ein Zweiunddreißig-Bit-Wort digitaler Daten darstellen, über die Lokaldaten/Adressenleitungen 30 LDAL (31:0) und aktiviert dann ein Datenhinweissignal DATA STR auf einer Leitung 33. Die Slave-Einheit empfängt und speichert dann die gesendeten Daten. Wenn die Daten gespeichert worden sind, aktiviert die adressierte Einheit dann ein Fertigsignal RDY auf einer Leitung 34, wenn die Operation ohne Fehler beendet wird, ein Fehlersignal ERR auf einer Leitung 35, wenn während der Speicheroperation ein Fehler auftrat, oder ein Signal RETRY auf einer Leitung 36, wenn die Slave-Einheit in Betrieb ist und die Übertragungsoperation nicht beenden kann. Zusätzlich aktiviert der Speicher 17 dann, wenn die Slave-Einheit der Speicher 17 ist, d.h. wenn die Lokaladressensignale L ADRS eine Adresse identifizieren, die dem Speicher 17 zugeordnet ist, wenn die Lokaladressensignale L ADRS aber eine Speicherstelle im Speicher 17 identifizieren, die nicht existiert, ein Referenzsignal für keine Stelle im Speicher NOT LOC MEMORY REF auf einer Leitung 37.
Wenn andererseits die gesendeten Übertragungstyp-Befehlssignale TR TYPE (2:0) eine Leseoperation definieren, gewinnt die Slave-Einheit die Daten von der Stelle wieder, die durch die Adressensignale identifiziert ist, sendet sie als Lokaldatensignale L DAT, die ein Zweiunddreißig-Bit-Wort digitaler Daten darstellen, über die Lokaldaten/Adressenleitungen 30 LDAL (31:0) und sendet ein aktiviertes Fertigsignal RDY über die Leitung 34. In Antwort darauf empfängt die Master-Einheit die Daten und sendet ein aktiviertes Datenhinweissignal DATA STR über eine Leitung 33. Wenn während der Wiedergewinnung ein Fehler auftrat, oder wenn die Slave- Einheit die Übertragung nicht beenden kann, weil sie besetzt ist, aktiviert die Slave- Einheit in Antwort auf die Aktivierung des Datenhinweissignals DATA STR auf der Leitung 33 das Fehlersignal ERR bzw. das Signal RETRY anstelle des Fertigsignals RDY. Zusätzlich aktiviert der Speicher 17, wenn die Slave-Einheit der Speicher 17 ist und wenn die Lokaladressensignale L ADRS eine Speicherstelle im Speicher 17 identifizieren, die nicht existiert, ein Referenzsignal für keine Stelle im Speicher NOT LOC MEMORY REF auf einer Leitung 37.
Entweder bei einer Schreib- oder einer Leseoperation negiert die Master-Einheit das Datenhinweissignal DAT STR, nachdem der Slave das Fertigsignal RDY, das Fehlersignal ERR, wenn während der Übertragung ein Fehler auftrat, oder das Signal RETRY, wenn der Slave besetzt ist und die Übertragung nicht beenden kann, aktiviert hat. Die Slave-Einheit negiert dann das Fertigsignal RDY, das Fehlersignal ERR oder das Signal RETRY, und dann negiert die Master-Einheit das Adressenhinweissignal ADRS STR, um die Übertragung zu beenden.
Auch andere als die Zentralverarbeitungseinheit 13 und mit dem Lokalbus 15 verbundene Einheiten können Bus-Master sein und Übertragungen über den Lokalbus 15 initiieren. Die Eingabe-/Ausgabeeinheiten 20 und der Busadapter 21 können Bus-Master werden. Die Eingabe-/Ausgabeeinheiten 20 können der Bus-Master werden und Lese- oder Schreiboperationen über den Lokalbus 15 bei seinem lokalen Speicher 17 initiieren oder über den Busadapter 21 bei Speichern anderer Untersysteme 10, die mit dem Systembus 11 verbunden sind. Zusätzlich kann der Busadapter 21 der Bus-Master werden, um Lese- oder Schreiboperationen über den Lokalbus 15 zu initiieren, um Informationen zum oder vom Speicher 17 zu übertragen. Um der Bus-Master zu werden, aktivieren die Eingabe-/Ausgabeeinheit 20 und der Busadapter 21 ein Direktspeicher-Anfragesignal DMR auf einer Leitung 40. Die Untersystem-Steuerschaltung 18 aktiviert dann ein Direktspeicher- Bewilligungssignal DMG auf einer Leitung 41. Jede Einheit, die eine Direktspeicher- Zugriffsübertragung durchführen kann, einschließlich der Eingabe-/Ausgabeeinheit 20 und des Busadapters 21 in einem Untersystem 10, das in Fig. 1 gezeigt ist, hat eine sepa rate Direktspeicher-Anfragesignal-DMR-Leitung 40 zur Untersystem- Steuerschaltung 18. In Antwort auf den Empfang eines aktivierten Direktspeicher- Anfragesignals DMR von einer anfragenden Einheit sendet die Untersystem- Steuerschaltung ein aktiviertes Signal auf einer Direktspeicher-Bewilligungssignal- DMG-Leitung 41 zu einer anfragenden Einheit, um sie dazu freizugeben, eine Übertragung über den Lokalbus 15 durchzuführen. Wenn mehr als eine Einheit anfragende Einheiten sind, wählt die Untersystem-Steuerschaltung 18 eine anfragende Einheit zum Durchführen der Übertragung aus. Nach dem Empfangen eines aktivierten Direktspeicher-Bewilligungssignals DMG führt eine Einheit eine Übertragung über den Lokalbus 15 durch, wie es oben beschrieben ist.
Zusätzlich enthält der Lokalbus 15 mehrere Leitungen, die von verschiedenen Einheiten in einem Untersystem 10 dazu verwendet werden, einen Unterbrechungsdienst von der Zentralverarbeitungseinheit 13 zu initiieren. Der Speicher 17 kann einen Unterbrechungsdienst durch Aktivieren eines Speicherfehlersignals MEMORY ERR auf einer Leitung 42 anfragen. Andere Einheiten, einschließlich der Eingabe-lausgabeeinheiten 20 und des Busadapters 21, können einen Unterbrechungsdienst durch Aktivieren eines Unterbrechungs-Anfragesignals INT REQ auf einer Leitung 43 anfragen. In Antwort auf den Empfang eines aktivierten Unterbrechungs- Anfragesignals INT REQ sendet die Zentralverarbeitungseinheit 13 zu Zeitpunkten, die im Stand der Technik normal sind, ein aktiviertes Unterbrechungs- Bestätigungssignal INT ACK auf einer Leitung 44. Die Leitung 44 ist durch die Einheiten prioritätsverkettet, die das Unterbrechungs-Anfragesignal INT REQ aktivieren können. Wenn eine Einheit das aktivierte Unterbrechungs-Bestätigungssignal INT ACK empfängt und wenn es keine Aktivierung des Unterbrechungs-Anfragesignals INT-REQ gibt, läßt die Einheit das aktivierte Unterbrechungs-Bestätigungssignal INT ACK über die Prioritätsverkettungsleitung 44 zur nächsten Einheit in der Kette durch. Wenn andererseits die Einheit, die das aktivierte Unterbrechungs- Bestätigungssignal INT ACK empfängt, das Unterbrechungs-Anfragesignal INT REQ aktiviert, blockiert sie effektiv das Unterbrechungs-Bestätigungssignal INT ACK und läßt es nicht zur nächsten Einheit in der Kette durch. Die Zentralverarbeitungseinheit 13 führt dann eine Leseoperation über den Lokalbus 15 durch, wobei die Signale TR TYPE (2:0) zum Anzeigen einer Leseoperation vom Unterbrechungsbestätigungstyp konditioniert sind, und die Einheit, die das Unterbrechungs- Bestätigungssignal INT ACK blockiert, sendet einen Unterbrechungsvektor zur Zentralverarbeitungseinheit 13. Die Zentralverarbeitungseinheit 13 verwendet den Unterbrechungsvektor zum Identifizieren eines Unterbrechungsdienstprogramms, das sie zum Bedienen der Unterbrechungsanfrage verwendet.

Operationen über den Systembus 11

Der Systembus 11 enthält auch eine Anzahl von Leitungen, die im Detail in Fig. 2B gezeigt sind, zum Übertragen von Informationen darstellenden Signalen unter den verschiedenen Untersystemen, die mit ihm verbunden sind. In Fig. 28 enthält der Systembus 11 Systemdaten/Adressenleitungen 50 BDAL (21:0), die Systemdatensignale S DAT und Systemadressensignale S ADRS führen. Das zum Übertragen von Informationen über den Systembus 11 verwendete Protokoll ist gleich dem Protokoll, das zum Übertragen von Informationen über den Lokalbus 15 verwendet wird, wie es oben beschrieben ist. Wenn ein Untersystem, insbesondere sein Busadapter 21, eine Übertragung initiiert, die es zum Systembus-Master für die Übertragung macht, sendet es zuerst die Systemadressensignale S ADRS, die eine Zweiundzwanzig-Bit-Systemadresse darstellen, über die Systemdaten/Adressenleitungen BDAL (21:0), und eine kurze Zeit später, die ausreicht, um zuzulassen, daß die Systemadressensignale S ADRS einschwingen, aktiviert es dann ein Bus-Synchronisierungssignal B SYNC auf einer Leitung 51.
Wenn das Bus-Synchronisierungssignal B SYNC aktiviert ist, empfangen und decodieren alle anderen Einheiten, die mit dem Systembus 11 verbunden sind, die Systemadressensignale S ADRS, wobei die Einheit, die die Stelle enthält, die durch die Systemadressensignale S ADRS identifiziert ist, die Antworteinheit oder der Systembus-Slave für die Übertragung ist. Eine ausgewählte Zeit nach der Aktivierung des Bus-Synchronisierungssignals B SYNC entfernt der Systembus-Master die Systemadressensignale S ADRS von den Leitungen 50.
Wenn die Operation über den Systembus 11 eine Schreiboperation sein soll, dann sendet der Busadapter 21, der der Systembus-Master ist, Systemdatensignale S DAT, die ein Sechzehn-Bit-Wort digitaler Daten darstellen, über sechzehn der zweiundzwanzig Systemdaten/Adressenleitungen 50 BDAL (21:0), und dann aktiviert er ein Busdaten-Ausgangssignal B DOUT auf einer Leitung 52. Der Busadapter 21, der der Systembus-Slave ist, empfängt und speichert dann die gesendeten Daten. Zum Bestätigen eines Empfangs der Datensignale, die gespeichert worden sind, aktiviert die adressierte Einheit dann ein Busantwortsignal B RPLY auf einer Leitung 54.
Wenn andererseits die Operation über den Systembus 11 eine Leseoperation sein soll, dann aktiviert der Busadapter 21, der der Systembus-Master ist, ein Busdaten- Eingangssignal B DIN auf einer Leitung 53. In Antwort darauf gewinnt der Busadapter 21, der der Systembus-Slave ist, die Daten von der Stelle wieder, die durch die Systemadressensignale S ADRS identifiziert ist, sendet sie als sechzehn Systemdatensignale S DAT, die ein Sechzehn-Bit-Wort digitaler Daten darstellen, über sechzehn der zweiundzwanzig Systemdaten/Adressenleitungen 50 B DAL (21:0) und aktiviert das Busantwortsignal B RPLY auf einer Leitung 54. Entweder bei einer Lese- oder einer Schreiboperation negiert der Systembus- Master, nachdem der Systembus-Slave das Busantwortsignal B RPLY auf der Leitung 54 aktiviert hat, das Busdaten-Eingangssignal B DIN oder das Busdaten- Ausgangssignal B DOUT, das zuvor aktiviert worden war. Der Systembus-Slave negiert dann das Busantwortsignal B RPLY und der Systembus-Master negiert das Bus-Synchronisierungssignal B SYNC zum Beenden der Übertragung.
Der Systembus 11 läßt auch einen Blockübertragungsmodus bei entweder einer Lese- oder einer Schreiboperation zu, wobei der Systembus-Master eine Systembusadresse sendet und eine Vielzahl aufeinanderfolgender Datenworte sendet oder empfängt. Wenn am Ende einer Übertragung ein Systembus-Master das Bus- Synchronisierungssignal B SYNC auf der Leitung 51 nicht negiert, sondern statt dessen ein zweites Mal das Busdaten-Eingangssignal B DIN auf der Leitung 53 in Verbindung mit einer Leseoperation oder das Busdaten-Ausgangssignal B DOUT auf der Leitung 52 in Verbindung mit einer Schreiboperation aktiviert, wird eine zweite Lese- oder Schreiboperation freigegeben bzw. ermöglicht. Wie bei der vorherigen Datenwortübertragung sendet der Systembus-Master gleichzeitig mit der Aktivierung des Busdaten-Ausgangssignals B DOUT auf der Leitung 52 Systemdatensignale S DAT über die Systemdaten/Adressenleitungen 50 BDAL (21:0), die ein weiteres Sechzehn-Bit-Wort digitaler Daten darstellen, und in Antwort auf die Aktivierung des Busdaten-Eingangssignals B DIN auf der Leitung 53 koppelt der Systembus-Slave Systemdatensignale S DAT auf die Systemdatenlad ressenleitu ngen 50 BDAL (21:0), die ein weiteres Sechzehn-Bit-Wort digitaler Daten darstellen. Während der zweiten und nachfolgenden Übertragungen entspricht die vom Systembus-Slave verwendete Adresse der ursprünglichen Systembusadresse, inkrementiert um eine Zahl, die die Anzahl vorheriger Übertragungen wiedergibt.
Ein beliebiger Busadapter 21, der mit dem Systembus 11 verbunden ist, kann der Systembus-Master werden. Der Busadapter 21 eines Untersystems 10, das mit dem Systembus 11 verbunden ist, arbeitet als Buszuteiler, der über ein Buszuteilungsverfahren zuläßt, daß andere Busadapter der Systembus-Master werden. Zum Werden des Systembus-Masters aktiviert ein Busadapter 21 entweder ein Bus- Direktspeicher-Anfragesignal B DMR auf einer Leitung 55, wenn der zukünftige Systembus-Master einen direkten Speicherzugriff auf den Speicher 17 eines Untersystems 10 benötigt, oder ein Bus-Unterbrechungs-Anfragesignal B INT REQ auf einer Leitung 56, wenn der zukünftige Systembus-Master einen Unterbrechungsdienst von der Zentralverarbeitungseinheit 13 des Untersystems 10 benötigt, dessen Busadapter 21 als Systembus-Zuteiler arbeitet.
In Antwort auf ein aktiviertes Bus-Direktspeicher-Anfragesignal B DMR aktiviert der Busadapter 21, der als Bus-Zuteiler arbeitet, ein Bus-Direktspeicher- Bewilligungssignal B DMG auf einer Leitung 57, die über die anderen mit dem Systembus 10 verbundenen Busadapter 21 prioritätsverkettet ist. Der erste Busadapter 21 an der Prioritätsverkettungsleitung 57, der das Bus-Direktspeicher- Anfragesignal B DMR aktiviert, wird der Bus-Master. Er blockiert eine Beibehaltung des Bus-Direktspeicher-Bewilligungssignals B DMG auf der Leitung 57 und aktiviert ein Bus-Auswahl-Bestätigungssignal B SACK auf einer Leitung 60, um den Busadapter zu benachrichtigen, der als Bus-Zuteiler arbeitet, daß er die Übernahme als Bus-Master bestätigt. Danach führt der Busadapter 21, der der Bus-Master ist, eine Übertragung über den Systembus 11 durch, wie es oben beschrieben ist, und negiert dann das Bus-Auswahl-Bestätigungssignal B SACK, um zuzulassen, daß der Busadapter 21, der als Bus-Zuteiler arbeitet, eine weitere Bus- Zuteilungsoperation durchführt.
Gleichermaßen aktiviert der Busadapter 21, der als Bus-Zuteiler arbeitet, in Antwort auf ein aktiviertes Bus-Unterbrechungs-Anfragesignal B INT REQ ein Bus- Unterbrechungs-Bewilligungssignal B INT ACK auf einer Leitung 61, die über die anderen mit dem Systembus 10 verbundenen Busadapter 21 prioritätsverkettet ist. Der erste Busadapter 21 an der Prioritätsverkettungsleitung 61, der das Bus- Unterbrechungs-Anfragesignal B INT REQ aktiviert, ist der Bus-Master. Er blockiert eine Beibehaltung des Bus-Unterbrechungs-Bewilligungssignals B INT REQ auf der Leitung 61 und aktiviert das Bus-Auswahl-Bestätigungssignal B SACK auf der Leitung 60, um den Busadapter zu benachrichtigen, der als Bus-Zuteiler arbeitet, daß er die Übernahme als Bus-Master bestätigt. Danach führt der Busadapter 21, der der Bus-Master ist, eine Übertragung über den Systembus 11 durch, wie es oben beschrieben ist. In diesem Fall ist die Operation eine Schreiboperation zum Übertragen von Unterbrechungsinformationen mit einem Unterbrechungsvektor zum Busadapter 21, der als Bus-Zuteiler arbeitet. Nachdem die Unterbrechungsinformationen übertragen worden sind, negiert der Bus-Master das Bus-Auswahl- Bestätigungssignal B SACK, um zuzulassen, daß der Busadapter 21, der als Bus- Zuteiler arbeitet, eine weitere Bus-Zuteilungsoperation durchführt.
Wenn der Busadapter 21, der als Bus-Zuteiler arbeitet, gleichzeitig ein aktiviertes Bus-Unterbrechungs-Anfragesignal B INT REQ auf der Leitung 56 und ein aktiviertes Bus-Direktspeicher-Anfragesignal B DMR auf der Leitung 55 empfängt, aktiviert er eines der Bewilligungssignale auf der Leitung 57 oder 61 gemäß einer vorbestimmten Priorität. Zusätzlich kann der Busadapter 21, der als Bus-Zuteiler arbeitet, wenn er eine Übertragung über den Bus 11 als Bus-Master benötigt, eine Übertragung initiieren, wann immer das Bus-Auswahl-Bestätigungssignal B SACK nicht aktiviert ist.

Struktur und Operation des Busadapters 21

1. Allgemeine Beschreibung

Mit diesem Hintergrundwissen wird nun die Struktur und die Operation des Busadapters 21 im Untersystem 10 (Fig. 1) im Detail in Verbindung mit Fig. 3 beschrieben. In Fig. 3 enthält der Busadapter 21 zwei allgemeine Übertragungspfade, von denen einer ein Master-Übertragungspfad 70 und der andere ein Slave- Übertragungspfad 71 ist. Der Master-Übertragungspfad 70 wird sowohl für Lese- als auch Schreib-Übertrag ungsoperationen verwendet. Der Slave-Übertragungspfad 71 wird für Übertragungen verwendet, die durch ein weiteres Untersystem 10 über seinen Busadapter 21 über den Systembus 11 initiiert sind, um Informationen zu oder von dem Speicher 17 des Untersystems zu übertragen, das diesen Busadapter 21 enthält. Sowohl der Master-Übertragungspfad 70 als auch der Slave- Übertragungspfad 71 werden sowohl für Lese- als auch Schreib- Übertragungsoperationen verwendet.
Der Master-Übertragungspfad 70 enthält eine Gruppe von Master-Lokalbus- Transceiver 72, die mit den Lokaldaten/Adressenleitungen 30 LDAL und den Master-Daten/Adressenleitungen 73 DAL verbunden sind, um Signale zwischen den Lokaldaten/Adressenleitungen 30 LDAL und den Master-Daten/Adressenleitungen 73 DAL unter Steuerung einer Master-Steuerschaltung 74 zu übertragen. Die Master-Daten/Adressenleitungen 73 DAL sind auch mit einer Adressenspeicher- und -decodierschaltung 75, einem Datenpuffer 76, einer Gruppe von Steuer- und Zustandsregistern 77, einem Zwischenprozessor-Kommunikationsregister 78, einem Speicherabbild-Cache 80 und einer Gruppe von Master-Systembus-Transceivern 81 verbunden. Die Master-Steuerschaltung 74 ist auch mit den Steuerleitungen des Lokalbusses 15 verbunden, der, wie es in Fig. 2A gezeigt ist, alle Leitungen des Lokalbusses 15 mit Ausnahme der Lokaldaten/Adressenleitungen 30 LDAL (31:0) aufweist und die Übertragung von Informationssignalen, d.h. von Lokaldatensignalen L DAT und Lokaladressensignalen L ADRS, zwischen den Master- Daten/Adressenleitungen 73 DAL in Antwort auf die Steuersignale auf den Steuerleitungen des Lokalbusses 15 steuert.
Der Slave-Übertragungspfad 71 enthält eine Gruppe von Slave-Lokalbus- Transceivern 82, die mit den Lokaldaten/Adressenleitungen 30 LDAL (31:0) und den Slave-Daten/Adressenleitungen 83 DAL verbunden sind, um Signale zwischen den Lokaldaten/Adressenleitungen 30 LDAL (31:0) und den Slave Daten/Adressenleitungen 83 DAL unter Steuerung einer Slave-Lokalbus- Steuerschaltung 84 zu übertragen. Die Slave-Daten/Adressenleitungen 83 DAL sind auch mit einem Lese-Datenpuffer 85, zwei Schreib-Datenpuffern, die als "A"- Schreib-Datenpuffer 86 und "B"-Schreib-Datenpuffer 87 bezeichnet sind, dem Zwischenprozessor-Kommunikationsregister 78 und einer Gruppe von Slave- Systembus-Transceivern 90 verbunden. Die Slave-Steuerschaltung 84 ist auch mit den Steuerleitungen des Lokalbusses 15 verbunden, der, wie es in Fig. 2A gezeigt ist, alle Leitungen des Lokalbusses 15 mit Ausnahme der Lokaldatenladressenleitungen 30 LDAL (31:0) aufweist und unter Steuerung der Master- Steuerschaltung 74 die Übertragung von Informationssignalen, d.h. Lokaldatensignalen L DAT und Lokaladressensignalen L ADRS zwischen den Master- Daten/Adressenleitungen 73 DAL steuert. Zusätzlich ermöglicht die Slave-Lokalbus- Steuerschaltung 84 in Antwort auf Systemadressensignale S ADRS von dem Systembus 11, die durch die Transceiver 90 empfangen werden, daß eine Adressenumsetzungs- und -speicherschaltung 91 eine Adressenumsetzung von der durch die Systemadressensignale S ADRS dargestellte Systemadresse durchführt, um Lokaladressensignale L ADRS zu erzeugen, die die Lokaladresse darstellen. Die Umsetzung wird unter Verwendung von Adressenumsetzungsinformationen durchgeführt, die im Abbildungscache 80 oder im Speicher 17 gespeichert sind, wie es unten beschrieben ist.
Die Transceiver 81 und 90 werden durch eine Slave-Systembus-Steuerschaltung 92 gesteuert, die die Systembus-Informationsübertragungs-Steuersignale auf Leitungen 51 bis 54 empfängt und erzeugt (Fig. 28). Die Slave-Systembus- Steuerschaltung 92 ermöglicht eine lnformationsübertragung, die zu oder von den Transceivern 81 und 90 über den Systembus 11 zu übertragen sind, unter Steuerung der Master-Steuerschaltung 74. Zusätzlich empfängt eine Systembus- Zuteilungsschaltung 93 die Systembus-Zuteilungssignale 5 BUS ARB auf Leitungen 55 bis 57, 60 und 61 und ein Hilfssignal AUX und führt eine Zuteilungsoperation über den Systembus 11 in Antwort auf Steuersignale von der Master- Steuerschaltung durch, wie es oben beschrieben ist. In Antwort auf eine erfolgreiche Zuteilung über den Systembus 11 benachrichtigt die Zuteilungsschaltung die Master-Steuerschaltung darüber, daß der Busadapter eine Übertragung über den Systembus 11 durchführen kann, und die Master-Steuerschaltung ermöglicht der Slave-Systembus-Steuerschaltung, die Informationsübertragung zu initiieren.
Jeder Busadapter 21 empfängt ein Hilfssignal AUX, das zum Identifizieren des Busadapters verwendet wird, dessen Systembus-Zuteilungsschaltung als Bus- Zuteiler des Systembusses 11 arbeitet. Das Hilfssignal AUX zum Busadapter 21 eines Untersystems 10 wird negiert, um zu ermöglichen, daß der Busadapter 21 der Zuteiler des Systembusses 11 wird. Die Hilfssignale AUX zu den Busadaptern 21 der anderen Untersysteme 10 werden so aktiviert, daß sie keine Bus-Zuteiler des Systembusses 11 sind.

2. Datenstrukturen

A. Lokalbus-Adressenraum

Die Fig. 4A bis 4D-5 zeigen mehrere Datenstrukturen, die hilfreich beim Verstehen der Operation des Busadapters 21 sind, der in Fig. 3 gezeigt ist. Insbesondere zeigt Fig. 4A eine Abbildung des Lokalbus-Adressenraums 100, der durch die sequentiellen Adressen definiert ist, die in Folge durch die Lokaladressensignale L ADRS definiert sind, die über die Lokaldaten/Adressenleitungen 30 LDAL (31:0) gesendet werden, und zeigt insbesondere Teile des Lokalbus-Adressenraums, der zum Busadapter gehört. Der Lokalbus-Adressenraum 100 enthält ein Adressenumsetzungs-Abbild 101, das physikalisch im Speicher 17 an Stellen gespeichert ist, auf die durch die Inhalte eines Speicherabbild-Basisregisters 104 gezeigt wird (das unten in Verbindung mit Fig. 4D-1 beschrieben ist), das die Basis des Adressenumsetzungs-Speicherabbilds 101 im Speicher 17 identifiziert.
Das Adressenumsetzungs-Speicherabbild 101 enthält eine Vielzahl von Einträgen, von denen jeder den Teil hoher Ordnung von Adressen im Lokalbus-Adressenraum zusammen mit einem gültigen Flag speichert, das anzeigt, ob der Eintrag verwendet werden kann. Kurz gesagt verwendet die Adressenspeicher- und -umsetzungsschaltung 91 beim Umsetzen von Systembusadressen, die durch Systemadressensignale S ADRS identifiziert werden, den Teil hoher Ordnung der Systemadressensignale S ADRS zum Identifizieren eines Eintrags im Adressenumsetzungs-Speicherabbild 101. Insbesondere weist der Teil hoher Ordnung der durch die Systemadressensignale S ADRS identifizierten Systemadresse einen Versatz bzw. Offset bzw. eine Distanzadresse von der Speicherabbildbasis, die durch die Inhalte des Speicherabbild-Basisregisters identifiziert ist, in das Adressenumsetzungs-Speicherabbild 101 auf. Der identifizierte Eintrag im Umsetzungs- Speicherabbild 101 enthält den Teil hoher Ordnung der entsprechenden Lokaladresse. Wenn das Gültigkeitsflag eines Eintrags anzeigt, daß der Eintrag bei einer Adressenumsetzung verwendet werden kann, dann verkettet die Adressenspeicherund -umsetzungsschaltung 91 den Teil niedriger Ordnung, der durch die Systemadressensignale S ADRS identifizierten Systembusadresse mit dem Teil hoher Ordnung der Lokaladresse vom Adressenumsetzungs-Speicherabbild 1011 um die vollständige Lokaladresse zu bilden.
Ein zweiter Teil des Lokalbus-Adressenraums im Speicherabbild 100, der zum Busadapter 21 gehört, ist ein Teil 102, der den Teil des Lokalbus-Adressenraums ist, der das Zwischenprozessor-Kommunikationsregister 78 (Fig. 3) und die Steuerund Zustandsregister 77 identifiziert, die alle im Detail in Verbindung mit den Fig. 4C und 4D-1 bis 4D-5 beschrieben werden. Die Zentralverarbeitungseinheit 13 (Fig. 1) kann durch Initiieren einer Übertragungsoperation Informationen in das Zwischenprozessor-Kommunikationsregister 78 oder die Steuer- und Statusregister 77 laden oder deren Inhalte lesen, wie es oben in Verbindung mit Fig. 2A beschrieben ist, und zwar über den Lokalbus 15 unter Verwendung der geeigneten Adresse im Teil 102 im Lokalbus-Adressenraum 100.
Schließlich enthält der Lokalbus-Adressenraum auch einen Systembus-Adressenteil 103. Wenn eine an den Lokalbus 15 angebrachte Einheit, die als Lokalbus-Master arbeitet, Lokalbus-Adressensignale L ADRS in diesem Bereich sendet, initiiert der Busadapter 21 eine Übertragung über den Systembus 11. Im wesentlichen ermöglicht der Teil hoher Ordnung der Lokalbus-Adresse, der die Lokalbus-Adresse derart identifiziert, daß er im Teil 103 ist, dem Busadapter, eine Übertragung über den Systembus 11 durchzuführen, und der Teil niedriger Ordnung der Lokalbus-Adresse bildet die Systembus-Adresse, die bei der Übertragung vom Busadapter verwendet wird.
Die übrigen Teile des Lokalbus-Adressenraums im in Fig. 4A gezeigten Speicherabbild werden für eine weitere lnformationsspeicherung verwendet, wie es im Stand der Technik herkömmlich ist.

B. Speicherabbild-Cache 80

Der Speicherabbild-Cache 80 enthält einen inhaltsadressierbaren Speicher mit einer Vielzahl von Einträgen, von denen einer im Detail in Fig. 4B gezeigt ist. Unter Bezugnahme auf Fig. 4B enthält ein Eintrag im Speicherabbild-Cache 80 ein Gültigkeitsflag 104, das anzeigt, daß die Inhalte des Eintrags bei einer Adressenumsetzung verwendet werden können, ein Feld 105, das einen Systembus- Adressenzeiger empfängt, und ein Feld 106, das einen Lokalbus-Adressenzeiger enthält. Der Systembus-Adressenzeiger im Feld 105 enthält den Teil hoher Ordnung der Systembus-Adresse, der dem Teil hoher Ordnung des Lokalbus- Adressenzeigers entspricht, der im Feld 106 gespeichert ist. Der Speicherabbild- Cache 80 bildet einen Cache des Adressenumsetzungs-Speicherabbilds 101 (Fig. 4A), das vom Busadapter 21 verwendet wird, und die Inhalte des Felds 105 umfassen den Distanzadressen- bzw. Offset-Wert in das Adressenumsetzungs- Speicherabbild 101, was den Wert liefert, der im Feld 106 enthalten ist. Während des Betriebs zeigt die Adressenspeicherungs- und -umsetzungsschaltung 91 dem Speicherabbild-Cache 80 den Teil hoher Ordnung der Systembus-Adresse, die vom Systembus 11 empfangen wird, und dann, wenn dieser den Inhalten des Feldes 105 in einem der Einträge im Speicherabbild-Cache entspricht, liefert der Speicherabbild-Cache die Inhalte des Felds 106 von diesem Eintrag, wenn das Gültigkeitsflag 104 im Eintrag gesetzt ist. Wenn das Gültigkeitsflag des Eintrags nicht gesetzt ist, oder wenn der Teil hoher Ordnung der Systembus-Adresse den Inhalten des Feldes 105 in einem beliebigen Eintrag im Speicherabbild-Cache 80 nicht entspricht, wird die Master-Steuerschaltung 74 benachrichtigt, was dem Busadapter 21 ermöglicht, den entsprechenden Eintrag im Adressenumsetzungs-Speicherabbild 101 (Fig. 4A) zu erhalten und ihn bei der Umsetzung zu verwenden, wenn jenes Gültigkeitsflag des Eintrags in einem geeigneten Zustand ist.

C. Zwischenprozessor-Komunikationsregister 78.

Das Zwischenprozessor-Kommunikationsregister 78 in jedem Busadapter 21 ermög licht, daß die Zentralverarbeitungseinheit 13 des Busadapters und die Zentralverarbeitungseinheiten 13 anderer Untersysteme 10 die Operation der Busadapter in Verbindung mit Unterbrechungsanfragen, nämlich einen Lokalspeicherzugriff, steuert, und ermöglicht auch, daß das Untersystem 10, dessen Busadapter 21 eine Zuteilung des Systembusses 11 steuert, eine fortgesetzte Operation der Zentralverarbeitungseinheiten der anderen Untersysteme 10 im System steuert. Auf das Zwischenprozessor-Kommunikationsregister 78 (Fig. 2) kann entweder durch die Zentralverarbeitungseinheit 13 im Untersystem 10 des Busadapters über den Lokalbus 15 durch den Master-Übertrag ungspfad 70 oder durch die Zentralverarbeitungseinheit 13 in irgendeinem anderen Untersystem 10 im System über den Systembus 11 durch den Slave-Übertragungspfad 71 zugegriffen werden, d.h. es kann beschrieben oder gelesen werden.
Das Zwischenprozessor-Kommunikationsregister enthält eine Anzahl von Flags, die im Detail in Fig. 4C gezeigt sind. Unter Bezugnahme auf Fig. 4C enthält das Zwischenprozessor-Kommunikationsregister ein Zwischenprozessor- Kommunikationsregister-Unterbrechungsanfrageflag ICR INT REQ 107, das durch eine Zentralverarbeitungseinheit 13 in einem anderen Untersystem 10 gesetzt werden kann. Wenn ein Zwischenprozessor-Kommunikationsregister- Unterbrechungsfreigabeflag ICR INT EN 110 in Antwort auf das Setzen des Zwischenprozessor-Kommunikationsregister-Unterbrechungsanfrageflag ICR INT REQ 107 gesetzt wird, initiiert die Master-Steuerschaltung 74 eine Unterbrechungsoperation über den Lokalbus 15. Das Zwischenprozessor-Kommunikationsregister- Unterbrechungsfreigabeflag ICR INT EN 110 wird normalerweise durch die Zentralverarbeitungseinheit 13 im Untersystem 10 gesetzt oder rückgesetzt, in dem der Busadapter 21 angeschlossen ist.
Das Zwischenprozessor-Kommunikationsregister 78 enthält auch ein Flag zur Freigabe eines externen Zugriffs auf den Lokalspeicher LOC MEMORY EXT ACC EN 111, das dann, wenn es gesetzt ist, den Slave-Abschnitt 71 dazu freigibt, eine Übertragung zwischen dem Systembus 11 und dem Lokalbus 15 für ein beliebiges Untersystem 10 durchzuführen. Wenn während der Übertragung ein Fehler auftritt, wie beispielsweise dann, wenn das Referenzsignal für keinen Lokalspeicher NOT LOC MEMORY REF auf der Leitung 37 aktiviert ist, setzt der Busadapter 21 ein Lokalspeicherzugriffs-Fehlerflag LOC MEMORY ACC ERR 112. Wenn das Lokalspeicherzugriffs-Fehlerflag LOC MEMORY ACC ERR 112 gesetzt ist, aktiviert der Busadapter 21 ein Speicherfehlersignal MEMORY ERR auf einer Leitung 42 (Fig. 2A).
Ein Flag zur Ungültigkeitserklärung des gesamten Speicherabbild-Caches MAP CACHE INV ALL 113 ermöglicht der Master-Steuerschaltung 74, die Gültigkeitsflags 104 (Fig. 48) in allen Einträgen im Speicherabbild-Cache 80 zu löschen. Dies tritt normalerweise dann auf, wenn dieses oder ein anderes Untersystem die Inhalte des Adressenumsetzungs-Speicherabbilds 101 (Fig. 4A) ändert, um den Busadapter davon abzuhalten, die Inhalte möglicher veralteter Einträge im Speicherabbild- Cache 80 zu verwenden.
Schließlich ermöglicht ein Hilfs-Anhaltflag AUX HALT 114, wenn es gesetzt ist, der Master-Steuerschaltung 74, ein aktiviertes Signal HALT auf einer Leitung 45 (Fig. 2A) zu senden, wenn das Hilfssignal AUX des Busadapters aktiviert ist, um die Zentralverarbeitungseinheit 13 anzuhalten. Das Hilfs-Anhaltflag AUX HALT kann durch den Busadapter 21 konditioniert werden, der als Zuteiler arbeitet, d.h. dessen Hilfssignal AUX nicht aktiviert ist.

D. Steuer- und Statusregister 77

Fünf Steuer- und Statusregister, auf die durch die Zentralverarbeitungseinheit 13 zugegriffen werden kann, in der der Busadapter 21 angeschlossen ist, und die in den Fig. 4D-1 bis 4D-5 gezeigt sind, steuern den Betrieb des Busadapters 21. Ein Speicherabbild-Basisregister 120, das in Fig. 4D-1 gezeigt ist, enthält den Speicherabbild-Basiszeiger, der, wie es oben in Verbindung mit Fig. 4A beschrieben ist, auf die Basis eines Adressenumsetzungs-Speicherabbilds 101 im Lokalbus- Adressenraum zeigt.
Ein Systemkonfigurationsregister 121, das in Fig. 4D-2 gezeigt ist, enthält Konfigurationsinformationen, die vom Busadapter 21 verwendet werden. Insbesondere enthält das Systemkonfigurationsregister 121 ein Systemidentifikationsfeld 122, das eine binärcodierte Identifikationsnummer enthält. Die Inhalte des Systemkonfigurationsregisters 121 identifizieren effektiv jeden Busadapter 21 im Adressenraum, der durch Systembus-Adressensignale S ADRS definiert ist, und unterscheiden ihn von anderen mit dem Systembus 11 verbundenen Busadaptern im Systembus- Adressenraum.
Das Systemkonfigurationsregister 121 enthält auch ein Anhalt-Eingabe-Freigabeflag HALT IN EN 123, das durch die Zentralverarbeitungseinheit 13 des Busadapters konditioniert werden kann. Wenn das Anhalt-Eingabe-Freigabeflag HALT IN EN 123 gesetzt ist, wird der Busadapter 21, und insbesondere die Master-Steuerschaltung 74, dazu freigegeben, das Signal HALT über eine Leitung 45 des Lokalbusses 15 zu aktivieren, wenn das Flag AUX HALT 114 im Zwischenprozessor- Kommunikationsregister 78 gesetzt ist, wie es oben beschrieben ist.
Das Systemkonfigurationsregister 121 enthält auch ein Hilfsmodusflag AUX MODE 124 und ein Leistung-ok-Flag POW OK 125, die beide von der Zentralverarbeitungseinheit 13 im Untersystem gelesen werden können, in dem der Busadapter 21 angeschlossen ist. Das Hilfsmodusflag AUX MODE zeigt den Status des Hilfssignals AUX, das von der Systembus-Zuteilungsschaltung 93 (Fig. 3) empfangen wird, um anzuzeigen, ob der Busadapter 21 der Zuteiler des Systembusses 11 ist. Das Leistung-ok-Flag POW OK 125 zeigt den Status der Leistungsversorgung, die den Busadapter 21 mit Leistung versorgt.
Die Steuer- und Statusregister 77 enthalten auch drei Register, die zum Berichten von Fehlern verwendet werden, nämlich ein Fehlerregister 130, ein Master- Fehlerregister 131 und ein Slave-Fehlerregister 132. Das Fehlerregister 130 enthält zwei Flags, nämlich ein Slave-Flag für einen nichtexistenten Speicher SLV NXM 133 und ein Slave-Speicherfehlerflag SLV MEMORY ERR 134, die zum Anzeigen von Fehlern im Slaveteil 71 verwendet werden. Das Slave-Flag für einen nichtexistenten Speicher SLV NXM 133 wird von der Master-Steuerschaltung gesetzt, wenn in Antwort auf eine Übertragung über den Lokalbus 15 das Referenzsignal für keinen lokalen Speicher NOT LOC MEMORY REF über die Leitung 37 aktiviert wird. Das Slave-Speicherfehlerflag SLV MEMORY ERR 134 wird von der Master- Steuerschaltung gesetzt, wenn während einer Übertragung über den Lokalbus 15 eher das Fehlersignal ERR auf der Leitung 35 aktiviert ist, als das Fertigsignal RDY. Wenn eines der Flags 133 oder 134 gesetzt ist, wird der Teil hoher Ordnung der Lokalbusadresse in das Slave-Fehlerregister 132 geladen, um zuzulassen, daß die Zentralverabeitungseinheit 13 Fehlerentdeckungsoperationen durchführt.
Die Fehlerregister 130 enthalten auch zwei Flags, nämlich ein Master-Flag für einen nichtexistenten Speicher MAS NXM 135 und ein Master-Paritätsfehlerfiag MAS PAR ERR 136, die den Fehlerzustand der Übertragungen über den Systembus 11 durch den Master-Übertragungspfad 70 anzeigen, wenn der Busadapter 21 als Master des Systembusses 11 arbeitet. Das Master-Flag für einen nichtexistenten Speicher MAX NXM 135 wird durch die Master-Steuerschaltung 74 gesetzt, wenn eine Anzeige für einen nicht vorhandenen Speicher bei einer Übertragung über den Systembus 11 auftritt. Dies tritt auf, wenn das Bus-Antwortsignal B RPLY nicht innerhalb einer ausgewählten Zeitgabeperiode aktiviert wird. Das Master-Paritätsfehlerflag MAS PAR ERR wird durch die Master-Steuerschaltung 74 gesetzt, wenn ein Paritätsfehler bei einer Übertragung über den Systembus 11 auftritt. Wenn eines der Flags 135 oder 136 gesetzt ist, wird der Teil hoher Ordnung der Systembusadresse in das Master-Fehlerregister 131 geladen, um der Zentralverarbeitungseinheit 13 zu erlauben, Fehlerentdeckungsoperationen durchzuführen.
Schließlich enthält das Fehlerregister 130 auch zwei andere Fehlerflags, nämlich ein Verlust-Fehlerflag LOST ERR 137 und ein Systembus-Zuteilungs-Zeitgeber- Fehlerflag SYS BUS ARB TO 140. Das Verlust-Fehlerflag LOST ERR 137 wird gesetzt, wenn eine Adresse von einem zweiten Fehler in das Slave-Fehlerregister 132 geladen wird, bevor die Zentralverarbeitungseinheit 13 die Inhalte des Registers wiedergewinnen kann, die aus einem früheren Fehler resultieren. Das Systembus- Zuteilungs-Zeitgeber-Fehlerflag SYS BUS ARB TO 140 wird durch die Master- Steuerschaltung 74 gesetzt, wenn der Busadapter 21 nicht innerhalb einer vorbestimmten Zeit Master des Systembusses 11 werden kann, nachdem die Master- Steuerschaltung der Systembus-Zuteilungsschaltung 93 ermöglicht, eine Zuteilung für den Systembus 11 zu erlangen.
Wenn irgendeines der Flags im Fehlerregister 130 gesetzt wird, wird die Master- Steuerschaltung 74 eine Unterbrechungsoperation über den Lokalbus 15 durch, um die Zentralverarbeitungseinheit 13 freizugeben, Fehlerrückgewinnungsoperationen durchzuführen.

3. Operation

Vor diesem Hintergrund wird die Operation des Busadapters 21 in Verbindung mit vier Übertragungstypen erklärt, nämlich (A) Schreibübertragungen, die über den Lokalbus 15 initiiert werden, (B) Leseübertragungen, die über den Lokalbus 15 initiiert werden, (C) Schreibübertragungen, die vom Busadapter 21 empfangen werden, der über den Systembus 11 initiiert ist, und (D) Leseübertragungen, die vom Busadapter 21 empfangen werden, der über den Systembus 11 initiiert ist.
Es ist anzunehmen, daß Operationen, die von einem Busadapter 21 über den Systembus 11 initiiert werden, in Antwort darauf in entsprechenden Operationen in demselben oder einem anderen Busadapter 21 resultieren. Insbesondere ermöglicht eine Schreibübertragung über den Lokalbus 15 dem an ihn angeschlossenen Busadapter 21 eine Übertragung durch seinen Master-Übertragungspfad 70 durchzuführen und eine Schreiboperation über den Systembus 11 zu initiieren. In Antwort auf eine Schreibübertragung über den Systembus 11 initiiert derselbe oder ein anderer Busadapter eine Übertragung durch den Slave-Übertragungspfad 71, was in einer Schreibübertragung über den Lokalbus 15 resultiert. Gleichermaßen ermöglicht eine Leseübertragung über den Lokalbus 15 dem an ihn angeschlossenen Busadapter 21 eine Übertragung durch seinen Master-Übertragungspfad 70 durchzuführen und eine Leseoperation über den Systembus 11 zu initiieren. In Antwort auf eine Leseübertragung über den Systembus 11 initiiert derselbe oder ein anderer Busadapter eine Übertragung durch den Slave-Übertragungspfad 71, was in einer Leseübertragung über den Lokalbus 15 resultiert.

A. Durch Schreibübertragungen über den Lokalbus 15 initiierte Operation

In Antwort auf ein aktiviertes Adressenhinweissignal ADRS STR auf der Leitung 32 (Fig. 2A) ermöglicht die Master-Steuerschaltung 74 (Fig. 3) den Transceivern 72, die Lokaladressensignale L ADRS auf den Lokaldaten/Adressenleitungen 30 L DAL (31:0) auf den Master-DAL-Bus 73 und mit der Adressenspeicher- und -decodierschaltung 75 zu koppeln. Die Adressenspeicher- und-decodierschaltung 75 decodiert die Lokaladressensignale L ADRS, um zu bestimmen, wenn sie eine Stelle im Adressenumsetzungs-Speicherabbild 1011 eine Stelle im Registerraum 102 oder eine Stelle im Systembus-Adressenraum 103 identifiziert. Wenn die Lokaladressensignale L ADRS keine Stelle in einem der Räume 101,102 oder 103 identifizieren, wird die Übertragung vom Busadapter 21 ignoriert.
Jedoch dann, wenn die Lokaladressensignale L ADRS eine Stelle im Adressenumsetzungs-Speicherabbild 101, im Registerraum 102 oder im Systembus- Adressenraum 103 identifizieren, beteiligt sich der Busadapter 21 an einer Übertragung. Insbesondere empfängt die Master-Steuerschaltung 74 die Übertragungstypsignale TR TYPE über die Leitungen 31 und bestimmt den Typ der Übertragung. Wenn die Übertragungstypsignale TR TYPE eine Schreiboperation anzeigen, wenn das Datenhinweissignal DATA STR auf der Leitung 33 aktiviert ist, ermöglicht die Master-Steuerschaltung 74 den Transceivern 73, die Datensignale auf den Lokaldaten/Adressenleitungen L DAL 30 auf den Master-DAL-Bus 73 zu koppeln. Die nächsten Operationen hängen von der Stelle ab, die durch die Lokaladressensignale L ADRS identifiziert werden.
Wenn die durch die Adressenspeicher- und -decodierschaltung 75 decodierte Adresse eine Stelle im Adressenumsetzungs-Speicherabbild 101 identifiziert, ermöglicht die Master-Steuerschaltung 74, daß die Datensignale im Datenpuffer 76 (zwischen-)gespeichert werden, und daß die Slave-Lokalbus-Steuerschaltung 84 das Fertigsignal RDY auf der Leitung 34 oder das Fehlersignal ERR auf der Leitung 35 aktiviert, um die Übertragung zu beenden. Danach ermöglicht die Master- Steuerschaltung dem Slave-Übertragungspfad 71, an einer Übertragung über den Lokalbus 30 teilzunehmen, um die im Datenpuffer 76 (zwischen-)gespeicherten Daten zu der Stelle im Adressenumsetzungs-Speicherabbild 101 zu übertragen.
Wenn andererseits die durch die Adressenspeicher- und-decodierschaltung 75 decodierte Adresse ein Register in den Steuer- und Statusregistern 77 oder dem Zwlschenprozessor-Kommunikationsregister 78 identifiziert, ermöglicht die Master- Steuerschaltung 74, daß die Signale auf dem Master-DAL-Bus 73 in das identifizierte Register geladen werden, und daß die Slave-Lokalbus-Steuerschaltung 84 das geeignete Fertigsignal RDY auf der Leitung 34 oder das Fehlersignal ERR auf der Leitung 35 aktiviert, um die Übertragung zu beenden.
Schließlich initiiert dann, wenn die durch die Adressenspeicher- und -decodierschaltung 74 decodierte Adresse eine Stelle im Systembus-Ad ressen raum 103 identifiziert, die Master-Steuerschaltung 74 eine Übertragung über den Systembus 11. Insbesondere ermöglicht die Master-Steuerschaltung der Systembus- Zuteilungsschaltung 93, eine Zuteilungsoperation durchzuführen. Wenn die Systembus-Zuteilungsschaltung Master des Systembusses 11 wird, benachrichtigt sie die Master-Steuerschaltung 74, was in Folge der Slave-Systembus-Steuerschaltung 92 ermöglicht, eine Operation über den Systembus 11 durchzuführen. Die Master- Steuerschaltung 74 ermöglicht der Adressenspeicher- und -decodierschaltung 75, die Systemadressensignale S ADRS auf den Master-DAL-Bus 73 zu koppeln. Die Slave-Systembus-Steuerschaltung 92 ermöglicht dann den Transceivern 81, die Systemadressensignale S ADRS auf die Systemdaten/Adressenleitungen BDAL 50 zu koppeln. Gleichzeitig aktiviert die Slave-Systembus-Steuerschaltung 92 das Bus- Synchronisiersignal B SYNC auf der Leitung 51 (Fig. 2B).
Die Master-Steuerschaltung 74 ermöglicht dann die Übertragung der Schreibdaten vom Datenpuffer 76 über den Systembus 11. Insbesondere ermöglicht die Master- Steuerschaltung 74 dem Datenpuffer 76, ein Datenwort auf den Master-DAL-Bus 73 zu koppeln. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Systembus- Steuerschaltung 92, die Transceiver 81 derart zu konditionieren, daß sie die Signale auf dem Master-DAL-Bus 73 auf die Systemdaten/Adressenleitungen BDAL 50 koppeln und das Busdaten-Ausgangssignal B DOUT auf der Leitung 52 (Fig. 2B) zu aktivieren. Auf ein Empfangen des aktivierten Bus-Antwortsignals B RPLY auf der Leitung 54 hin, benachrichtigt die Slave-Systembus-Steuerschaltung 92 die Master- Steuerschaltung 74.
Es wird angenommen, daß, da ein Datenwort, das über den Lokalbus 15 gesendet wird und im Datenpuffer 76 (zwischen-)gespeichert wird, zweiunddreißig Bits hat, und ein Datenwort, das über den Systembus 11 gesendet wird, sechzehn Bits hat, normalerweise eine zweite Übertragung über den Systembus 11 erforderlich ist, um die gesamten Inhalte des Datenpuffers 76 zu übertragen. Wenn der Datenpuffer 76 zusätzliche Datenworte aufweist, die über den Systembus 11 zu übertragen sind, wird normalerweise der oben beschriebene Blockübertragungsmodus verwendet, bis alle Worte übertragen worden sind, zu welcher Zeit die Master-Steuerschaltung 74 der Slave-Systembus-Steuerung 92 ermöglicht, das Bus-Synchronisiersignal B SYNC auf der Leitung 51 zu negieren, um die Übertragung zu beenden.

B. Durch Leseübertragungen über den Lokalbus 15 initiierte Operationen

In Antwort auf ein aktiviertes Adressenhinweissignal ADRS STR auf der Leitung 32 (Fig. 2A) ermöglicht die Master-Steuerschaltung 74 (Fig. 3) den Transceivern 72, die Lokaladressensignale L ADRS auf den Lokaldaten/Adressenleitungen L DAL (31:0) 30 auf den Master-DAL-Bus 73 und mit der Adressenspeicher- und -decodierschaltung 75 zu koppeln. Die Adressenspeicher- und -decodierschaltung 75 decodiert die Lokaladressensignale L ADRS, um zu bestimmen, ob sie eine Stelle im Adressenumsetzungs-Speicherabbild 101, eine Stelle im Registerraum 102 oder eine Stelle im Systembus-Adressenraum 103 identifiziert. Wenn die Lokaladressensignale L ADRS keine Stelle in einem der Räume 101, 102 oder 103 identifizieren, wird die Übertragung vom Busadapter 21 ignoriert.
Wenn jedoch die Lokaladressensignale L ADRS eine Stelle im Adressenumsetzungs-Speicherabbild 101, im Registerraum 102 oder im Systembus-Adressenraum 103 identifizieren, ermöglicht die Adressenspeicher- und -decodierschaltung 75 der Master-Steuerschaltung 74, in Folge anderen Elementen des Busadapters 21 zu ermöglichen, an einer Übertragung teilzunehmen. Insbesondere empfängt die Master-Steuerschaltung 74 die Übertragungstypsignale TR TYPE über die Leitungen 31 und bestimmt den Typ der Übertragung. Wenn die Übertragungstypsignale TR TYPE eine Leseoperation anzeigen, wenn das Datenhinweissignal DATA STR auf der Leitung 33 aktiviert ist, ermöglicht die Master-Steuerschaltung 74 den Transceivern 73, die Datensignale auf den Lokaldaten/Adressenleitungen L DAL 30 auf den Master-DAL-Bus 73 zu koppeln.
Die nächsten Operationen hängen von der durch die Lokaladressensignale L ADRS identifizierten Stelle ab.
Wenn die durch die Adressenspeicher- und -decodierschaltung 75 decodierte Adresse eine Stelle im Adressenumsetzungs-Speicherabbild 101 identifiziert, ermöglicht die Master-Steuerschaltung 74 der Slave-Lokalbus-Steuerschaltung, ein aktiviertes Signal RETRY auf der Leitung 36 des Lokalbusses 15 zu senden. Die Master-Steuerschaltung initiiert dann eine Leseoperation über den Lokalbus 15, um die Inhalte der Stelle im Adressenumsetzungs-Speicherabbild 101 vom Speicher 17 (Fig. 1) wiederzugewinnen. Wenn der Speicher 17 die Inhalte als Lokaldatensignale L DAT über die Lokaldaten/Adressenleitungen L DAL 30 zurückbringt, ermöglicht die Master-Steuerschaltung 74 den Transceivern 72, die Lokaldatensignale L DAT auf den Master-DAL-Bus 73 zu koppeln, und dem Datenpuffer 76, sie (zwischen-)zuspeichern. Wenn die Leseoperation nochmals durchgefiihrt wird, ermöglicht die Master-Steuerschaltung, daß die Inhalte des Datenpuffers auf den Master-DAL-Bus 73 gekoppelt werden und durch die Transceiver 72 auf die LokalDaten/Adressenleitungen L DAL (31:0) 30 gesendet werden. Zusätzlich ermöglicht die Master-Steuerschaltung 74 der Slave-Lokalbus-Steuerschaltung 84, das Fertigsignal RDY auf der Leitung 34 oder das Signal ERR auf der Leitung 35 zu aktivieren, um die Übertragung zu beenden.
Wenn andererseits die durch die Adressenspeicher- und-decodierschaltung 75 decodierte Adresse ein Register in den Steuer- und Statusregistern 77 oder im Zwischenprozessor-Kommunikationsregister 78 identifiziert, ermöglicht die Master- Steuerschaltung, daß Signale, die die Inhalte des identifizierten Registers darstellen, auf den Master-DAL-Bus 73 gekoppelt und durch die Transceiver 72 auf die Lokaldaten/Adressenleitungen L DAL (31:0) 30 gesendet werden. Zusätzlich ermöglicht die Master-Steuerschaltung 74 der Slave-Lokalbus-Steuerschaltung 84, daß geeignete Fertigsignale RDY auf der Leitung 34 oder das Fehlersignal ERR auf der Leitung 35 zu aktivieren, um die Übertragung zu beenden.
Schließlich initiiert dann, wenn die durch die Adressenspeicher- und -decodierschaltung 74 decodierte Adresse eine Stelle im Systembus-Adressenraum 103 identifiziert, die Master-Steuerschaltung 74 eine Übertragung über den Systembus 11. Insbesondere ermöglicht die Master-Steuerschaltung der Systembus- Zuteilungsschaltung 93, eine Zuteilungsoperation durchzuführen. Wenn die Systembus-Zuteilungsschaltung Master des Systembusses 11 wird, benachrichtigt sie die Master-Steuerschaltung 74, die in Folge der Slave-Systembus-Steuerschaltung 92 ermöglicht, eine Operation über den Systembus 11 durchzuführen. Die Master- Steuerschaltung 74 ermöglicht der Adressenspeicher- und -decodierschaltung 75, einen Teil der Systemadressensignale S ADRS der durch die Adressenspeicherund -steuerschaltung 75 (zwischen-)gespeicherten Adressensignale auf den Master-DAL-Bus 73 zu koppeln. Die Slave-Systembus-Steuerschaltung 92 ermöglicht dann den Transceivern 81, die Systemadressensignale S ADRS auf die Systemdaten/Adressenleitungen BDAL 50 zu koppeln. Gleichzeitig aktiviert die Slave- Systembus-Steuerschaltung 92 das Bus-Synchronisiersignal B SYNC auf der Leitung 51 (Fig. 2B).
Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Systembus- Steuerschaltung 92, das Busdaten-Eingangssignal B DIN zu senden und die Transceiver 81 derart zu konditionieren, daß sie die Systemdatensignale S DAT von den Systemdaten/Adressenleitungen BDAL (21:0) 50 auf den Master-DAL-Bus 73 koppeln. Wenn die Slave-Systembus-Steuerschaltung 92 das aktivierte Bus- Antwortsignal B RPLY auf der Leitung 54 empfängt, benachrichtigt sie die Master- Steuerschaltung 74, die dem Datenpuffer 76 ermöglicht, die Datensignale auf dem Bus 73 (zwischen-)zuspeichern. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Systembus-Steuerschaltung 92, das Busdaten-Eingangssignal B DIN auf der Leitung 53 zu negieren.
Wenn der Datenpuffer 76 genügend Daten (zwischen-)gespeichert hat, wie es durch die Signale TR TYPE bestimmt wird, die zu Beginn der Übertragung empfangen werden, ermöglicht die Master-Steuerschaltung der Slave-Systembus- Steuerschaltung auch, das Bus-Synchronisiersignal B SYNC zu negieren, um das Ende der Übertragung über den Systembus 11 anzuzeigen. Wenn andererseits mehr Daten erforderlich sind, ermöglicht die Master-Steuerschaltung 74 der Slave- Systembus-Steuerschaltung 92, das Busdaten-Eingangssignal B DIN auf der Leitung 53 wieder zu aktivieren. Als Ergebnis bringt die zuvor adressierte Slave-Einheit auf dem Systembus 11 zusätzliche Daten als Systemdatensignale S DAT zurück und aktiviert erneut das Bus-Antwortsignal B RPLY auf der Leitung 54. Dies dauert an, bis die Master-Steuerschaltung 74 bestimmt, daß genügend Daten wiedergewonnen worden sind, an welcher Stelle sie der Slave-Systembus-Steuerschaltung 92 ermöglicht, das Bus-Synchronisiersignal B SYNC auf der Leitung 51 zu negieren, was das Ende der Übertragung über den Systembus 11 anzeigt.
Die Master-Steuerschaltung ermöglicht auch, daß die Daten im Datenpuffer 11 auf den Master-DAL-Bus 73 übertragen werden und konditioniert die Transceiver 72, sie als Lokaldatensignale L DAT über die Lokaldaten/Adressenleitungen L DAL (31:0) 30 zu koppeln. Danach ermöglicht die Master-Steuerschaltung 74 der Slave- Lokalbus-Steuerschaltung, das Signal RDY auf der Leitung 34 oder das Fehlersignai ERR auf der Leitung 35 zu aktivieren, wie es geeignet ist, und die Master- Ein heit am Lokalbus 15 negiert das Datenhinweissignal DATA STR auf der Leitung 33 und das Adressenhinweissignal ADRS STR auf der Leitung 32.

C. Durch Schreibübertragungen über den Systembus 11 initiierte Operationen

In Antwort auf ein aktiviertes Bus-Synchronisiersignal B SYNC über die Leitung 51 (Fig. 28) benachrichtigt die Slave-Systembus-Steuerschaltung 92 die Master- Steuerschaltung "ber eine Übertragung über den Systembus 11. Die Master- Steuerschaltung 74 ermöglicht der Slave-Systembus-Steuerschaltung, Transceiver 90 zu konditionieren, die Systemadressensignale S ADRS von den Systemdaten/Adressenleitungen BDAL (21:0) 50 auf den Slave-DAL-Bus 83 zu koppeln. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Lokalbus-Steuerschaltung in Folge der Adressenspeicher- und -umsetzungsschaltung 91 zu ermöglichen, die Systemadressensignale S ADRS auf dem Slave-DAL-Bus 83 (zwischen-)zuspeichern und zu bestimmen, ob die Übertragung für das Zwischenprozessor-Kommunikationsregister 78 des Busadapters beabsichtigt ist, und zwar unter Verwendung der Inhalte des Sytemidentifikationsfeldes 122 im Systemkonfigurationsregister 121 (Fig. 4D-2), oder eine Stelle im Adressenraum 100 (Fig. 4A), wie beispielsweise im Speicher 17. Wenn die Übertragung nicht für das Zwischenprozessor-Kommunikationsregister 78 beabsichtigt ist, ermöglicht die Slave- Lokalbus-Steuerschaltung 84 der Adressenspeicher- und-umsetzungsschaltung 91, Lokalbus-Adressensignale L ADRS unter Verwendung der Inhalte des Speicherabbild-Caches 80 und des Adressenumsetzungs-Speicherabbilds 101 zu erzeugen, wie es oben beschrieben ist. Wenn keine gültige Adresse erzeugt werden kann, was auftreten kann, wenn es keinen gültigen Eintrag im Speicherabbild-Cache 80 oder im Adressenumsetzungs-Speicherabbild 101 gibt, dann ist die Übertragung über den Systembus 11 nicht für diesen Busadapter 21 beabsichtigt.
Wenn das Signal B DOUT auf der Leitung 52 als nächstes aktiviert wird, ist die Operation eine Schreiboperation. Wenn das Signal B DOUT aktiviert wird, benachrichtigt die Slave-Bussteuerschaltung 92 die Master-Steuerschaltung, welche dann, wenn das Flag zur Freigabe eines externen Zugriffs auf den Lokalspeicher LOC MEMORY EXT ACC EN 111 (Fig. 4C) gesetzt ist, der Slave-Systembus- Steuerschaltung erneut ermöglicht, die Transceiver 90 zu konditionieren, um die Systemdatensignale S DAT mit einem Systemdatenwort von den Systemdatenladressenleitungen BDAL (21:0) 50 auf den Slave-DAL-Bus 83 zu koppeln. Wenn das Flag zur Freigabe eines externen Zugriffs auf dem Lokalspeicher LOC MEMORY EXT ACC EN 111 nicht gesetzt ist, ignoriert der Busadapter 21 die Übertragung. Unter der Annahme, daß das Flag zur Freigabe eines externen Zugriffs auf den Lokaispeicher LOC MEMORY EXT ACC EN 111 gesetzt ist, ermöglicht die Master-Steuerschaltung 74 dann der Slave-Lokalbus-Steuerschaltung 84 in Folge zu ermöglichen, daß die Systemdatensignale S DAT im Schreibpuffer A 86 (zwischen-)gespeichert werden. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Systembus-Steuerschaltung 92, ein aktiviertes Bus-Antwortsignal B RPLY auf der Leitung 54 zu senden. Wenn das Bus-Synchronisiersignal B SYNC dann auf der Leitung 51 negiert ist, negiert die Slave-Systembus-Steuerschaltung 92 das Bus- Antwortsignal B RPLY auf der Leitung 54.
Wenn während einer Schreiboperation zusätzliche Systemdatenworte zu empfangen sind, werden sie auf dieselbe Weise empfangen und im Schreibpuffer 86 gespeichert. Wenn der Schreibpuffer A 86 gefüllt ist, werden die Systemdatenworte in den Schreibpuffer B 87 geladen.
Am Ende einer Übertragung oder nachdem der Schreibpuffer A 86 gefüllt worden ist, führt die Master-Steuerschaltung 74 dann, wenn die Adressenspeicher- und -umsetzungsschaltung 91 bestimmt hat, daß die Übertragung für das Untersystem beabsichtigt war, in dem der Busadapter 21 angeschlossen ist, eine Zuteilungsoperation durch, um dem Busadapter 21 zu ermöglichen, der Master des Lokalbusses 15 zu werden.
Wenn der Busadapter 21 Master des Lokalbusses 15 wird, ermöglicht die Master- Steuerschaltung 74 der Slave-Lokalbus-Steuerschaltung 84, eine Schreiboperation über den Lokalbus 15 durchzuführen, um die Inhalte des Schreibpuffers A 86 unter Verwendung der umgesetzten Adresse, die durch die Adressenspeicher- und -umsetzungsschaltung 91 erzeugt ist, zu übertragen. Das bedeutet, daß die Slave- Lokalbus-Steuerschaltung 84 Übertragungstypsignale TR TYPE erzeugt und sie auf die Leitung 31 koppelt, und der Adressenspeicher- und Umsetzungsschaltung 91 ermöglicht, die umgesetzten Lokalbus-Adressensignale L ADRS auf den Slave- DAL-Bus 83 zu senden. Die Slave-Lokalbus-Steuerschaltung 84 konditioniert die Transceiver 82, die Lokalbus-Adressensignale L ADRS vom Slave-DAL-Bus 83 auf die Lokaldaten/Adressenleitungen L DAL (31:0) 30 zu koppeln. Die Slave-Lokalbus- Steuerschaltung 84 aktiviert dann das Adressenhinweissignal ADRS STR auf der Leitung 32.
Die Slave-Lokalbus-Steuerschaltung 84 ermöglicht dann dem Schreibpuffer A 86, die Lokaldatensignale L DAT, die ein Lokalbus-Datenwort darstellen, auf den Slave- DAL-Bus 83 zu koppeln. Die Transceiver 82 werden konditioniert, die Lokaldatensignale L DAT auf die Lokaldaten/Adressenleitungen L DAL (31:0) 30 zu koppeln, und die Slave-Lokalbus-Steuerschaltung 84 aktiviert das Datenhinweissignal DATA STR auf der Leitung 33. In Antwort auf den Empfang eines aktivierten Fertigsignals RDY auf der Leitung 34 eines Fehlersignals ERR auf der Leitung 35 beendet die Slave- Lokalbus-Steuerschaltung 84 die Übertragung, sperrt die Transceiver 82 und negiert das Adressenhinweissignal ADRS STR und das Datenhinweissignal DATA STR.
Wenn es entweder im Schreibpuffer A 86 oder im Schreibpuffer B 87 zusätzliche zu übertragende Datenworte gibt, ermöglicht die Slave-Lokalbus-Steuerschaltung, daß eine weitere Übertragung erfolgt, wie es oben beschrieben ist. Bei dieser Übertrag ung ermöglicht die Slave-Lokalbus-Steuerschaltung 84 zuerst der Adressenspeicher- und -umsetzungsschaltung, eine inkrementierte Systembusadresse zu erzeugen und eine Umsetzungsoperation durchzuführen, wie es oben beschrieben ist. Es ist anzunehmen, daß dann, wenn die Inkrementierung des Teils niedriger Ordnung der Systemadresse nicht auch eine Inkrementierung des Teils hoher Ordnung verursacht, die Adressenspeicher- und -umsetzungsschaltung 91 nur die umgesetzte Adresse inkrementieren muß, da der Teil niedriger Ordnung bei der Umsetzung unveränderlich ist. Wenn andererseits die Inkrementierung des Teils niedriger Ordnung der Systemadresse eine Inkrementierung des Teils hoher Ordnung verursacht, muß die Adressenspeicher- und Umsetzungsschaltung 91 den inkrementierten Teil hoher Ordnung der Systemadresse verwenden, um die Wiedergewinnung von entweder dem Speicherabbild-Cache 80 oder dem Adressenumsetzungs- Speicherabbild 101 des Teils hoher Ordnung der Lokaladresse zu ermöglichen.
Es ist anzunehmen, daß dann, wenn der Schreibpuffer B 87 bei einer vom Systembus 11 initiierten Schreibübertragung gefüllt ist, wenn alle Daten im Schreibpuffer A 86 über den Lokalbus 15 übertragen worden sind, zusätzliche Daten vom Systembus 11 im Schreibpuffer A 86 gespeichert werden können, und nachdem jener gefüllt ist, im Schreibpuffer B 87, wenn er über den Lokalbus 15 geleert ist. Somit ist bei einer Blockübertragung über den Systembus 11, nachdem ein Puffer 86 oder 87 voll geworden ist, der andere Puffer für Pufferdaten vom Systembus 11 verfügbar, während der erste über den Lokalbus 15 geleert wird.

D. Durch Leseübertragungen über den Systembus 11 initiierte Operationen

In Antwort auf ein aktiviertes Bus-Synchronisiersignal B SYNC über die Leitung 51 (Fig. 2B) benachrichtigt die Slave-Systembus-Steuerschaltung 92 die Master- Steuerschaltung über eine Übertragung über den Systembus 11. Die Master- Steuerschaltung 74 ermöglicht der Slave-Systembus-Steuerschaltung, Transceiver 90 zu konditionieren, die Systemadressensignale S ADRS von den Systemdaten/Adressenleitungen BDAL (21:0) 50 auf den Slave-DAL-Bus 83 zu koppeln. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Lokalbus-Steuerschaltung in Folge, der Adressenspeicher- und -umsetzungsschaltung 91 zu ermöglichen, die Systemadressensignale S ADRS auf dem Slave-DAL-Bus 83 (zwischen-)zuspeichern und zu bestimmen, ob die Übertragung mit dem Zwischenprozessor-Kommunikationsregister 78 des Busadapters beabsichtigt ist, und zwar unter Verwendung der Inhalte des Systemidentifikationsfeldes 122 im Systemkonfigurationsregister 121 (Fig. 4D-2) oder einer Stelle im Speicher 17.
Wenn das Busdaten-Eingangssignal B DIN auf der Leitung 52 als nächstes aktiviert wird, ist die Operation eine Leseoperation. Wenn beabsichtigt ist, daß die Übertragung vom Zwischenprozessor-Kommunikationsregister 78 des Busadapters 21 erfolgt, ermöglicht die Master-Steuerschaltung 74, daß die Inhalte des Zwischenprozessor-Kommunikationsregisters 78 auf den Slave-DAL-Bus 83 gekoppelt werden. Die Master-Steuerschaltung 74 ermöglicht dann der Slave-Systembus- Steuerschaltung 92, den Transceiver 90 zu konditionieren, die Signale auf dem Slave-DAL-Bus 83 auf die Systemdaten/Adressenleitungen BDAL (21:0) 50 zu koppeln, und das Bus-Antwortsignal B RPLY auf der Leitung 54 zu aktivieren.
Wenn die Übertragung nicht mit dem Zwischenprozessor-Kommunikationsregister 78 beabsichtigt ist, ermöglicht die Slave-Lokalbus-Steuerschaltung 84 der Adressenspeicher- und -umsetzungsschaltung 91, Lokalbus-Adressensignale unter Verwendung der Inhalte des Speicherabbild-Caches 80 und des Adressenumsetzungs- Speicherabbilds 101 zu erzeugen, wie es oben beschrieben ist. Wenn keine gültige Adresse erzeugt werden kann, was auftreten kann, wenn es keinen gültigen Eintrag im Speicherabbild-Cache 80 oder im Adressenumsetzungs-Speicherabbild 101 gibt, dann ist die Übertragung über den Systembus 11 nicht für diesen Busadapter 21 beabsichtigt.
Wenn das Busdaten-Eingangssignal B DIN bei einer Übertragung aktiviert wird, die nicht mit dem Zwischenprozessor-Kommunikationsregister 78 erfolgt, benachrichtigt die Slave-Bus-Steuerschaltung 92 die Master-Steuerschaltung, wer dann, wenn das Flag zur Freigabe eines externen Zugriffs auf den Lokalspeicher LOC MEMORY EXT ACC EN 111 (Fig. 4C) gesetzt ist, eine Zuteilungsoperation über den Lokalbus 15 durchführt, um dem Busadapter 21 zu ermöglichen, der Bus-Master zu werden. Wenn das Flag zur Freigabe eines externen Zugriffs auf den Lokalspeicher LOC MEMORY EXT ACC EN 111 nicht gesetzt ist, ignoriert der Busadapter 21 die Übertragung. Unter der Annahme, daß das Flag zur Freigabe eines externen Zugriffs auf den Lokalspeicher LOC MEMORY EXT ACC EN gesetzt ist, was die Master- Steuerschaltung durchführt, ermöglicht die Master-Steuerschaltung 74 dann, wenn der Busadapter 21 der Bus-Master wird, der Slave-Lokalbus-Steuerschaltung 84, eine Leseoperation über den Lokalbus 15 durchzuführen, um Daten zur Sendung über den Systembus 11 wiederzugewinnen.
Bei der Leseoperation über den Lokalbus 15 konditioniert die Slave-Lokalbus- Steuerschaltung 84 in Antwort auf den Empfang eines aktivierten Signals RDY auf der Leitung 34 die Transceiver 82, die Lokaldatensignale L DAT auf den Lokaldaten/Adressenleitungen L DAL (31:0) 30 auf den Slave-DAL-Bus 83 zu koppeln, und ermöglicht, daß sie im Lesepuffer 85 (zwischen-)gespeichert werden. Die Slave- Lokalbus-Steuerschaltung ermöglicht dann der Adressenspeicher- und -umsetzungsschaltung 91, die Systemadresse zu inkrementieren, die vom Systembus 11 empfangen wurde, und initiiert in dem Fall eine weitere Leseoperation über den Lokalbus 15, daß sich herausstellt, daß die Leseübertragung eine Blockübertragung ist. Die zusätzlichen Lesedaten werden auch im Lesepuffer 85 gespeichert.
Nachdem ein erstes Datenwort im Lesepuffer 85 gespeichert ist, benachrichtigt die Slave-Lokalbus-Steuerschaltung 84 die Master-Steuerschaltung 74, was in Folge der Slave-Systembus-Steuerschaltung 92 ermöglicht, im Lesepuffer 85 gespeicherte Daten über den Systembus 11 zu senden. Nach dem Empfangen des aktivierten Busdaten-Eingangssignals B DIN auf der Leitung 53 ermöglicht die Slave- Systembus-Steuerschaltung dem Lesepuffer, ein Systembus-Datenwort auf den Slave-DAL-Bus 83 zu senden, die Transceiver 90 zu konditionieren, die Signale auf dem Slave-DAL-Bus 83 auf die Systemdaten/Adressenleitungen BDAL (21:0) 50 zu koppeln, und aktiviert das Bus-Antwortsignal B RPLY auf der Leitung 54. Nachdem das Busdaten-Eingangssignal B DIN negiert ist, negiert die Slave-Systembus- Steuerschaltung 92 das Bus-Antwortsignal B RPLY auf der Leitung 54, um die Übertragung des Datenwortes zu beenden. Wenn das Bus-Synchronisiersignal B SYNC dann negiert wird, um die Übertragung zu beenden, werden die zusätzlichen Daten im Lesepuffer 85 weggeworfen.
Wenn andererseits das Bus-Synchronisiersignal B SYNC nicht negiert wird, sondern statt dessen das Busdaten-Eingangssignal erneut aktiviert wird, um eine Blockübertrag ung anzuzeigen, benachrichtigt die Slave-Systembus-Steuerschaltung 92 die Master-Steuerschaltung 74, um zu ermöglichen, daß ein weiteres Datenwort durch den Lesepuffer auf den Slave-DAL-Bus 83 gesendet wird. Zusätzlich ermöglicht dann, wenn es Raum im Lesepuffer 85 gibt, die Master-Steuerschaltung der Slave- Lokalbus-Steuerschaltung 84, weitere Daten über den Lokalbus 15 zur Speicherung im Lesepuffer 85 wiederzugewinnen. Die Slave-Systembus-Steuerschaltung hält die Transceiver 90 im konditionierten Zustand zum Koppeln des durch den Lesepuffer 85 gesendeten Datenwortes auf die Daten/Adressenleitungen BDAL (21:0) 50 und sendet das aktivierte Bus-Antwortsignal B RPLY, wie es oben beschrieben ist. Dies dauert an, bis die Systembus-Mastereinheit das Bus-Synchronisiersignal B SYNC auf der Leitung 51 negiert.

4. Zusammenfassung

Es ist anzunehmen, daß der Busadapter 21 einen effizienten Mechanismus zum Übertragen von Daten zwischen einem Systembus und einem Lokalbus in einem digitalen Datenverarbeitungssystem mit vielen Untersystemen zur Verfügung stellt, der den verschiedenen Untersystemen erlaubt, andere Untersysteme zu unterbrechen und sie über Fehler in Verbindung mit den Übertragungen zu benachrichtigen.
Die vorangehende Beschreibung zeigt ein bestimmtes Ausführungsbeispiel dieser Erfindung. Es ist jedoch offensichtlich, daß Veränderungen und Modifikationen bezüglich der Erfindung durchgeführt werden können, wobei einige oder alle Vorteile der Erfindung erreicht werden können.

Claims

1. Adapter (21), der eine Übertragungsanordnung zum Durchführen von Übertragungen von Informationselementen zwischen einem Systembus (11) und einem Lokalbus (15) enthält, dadurch gekennzeichnet, daß jedes Informationselement ein Datenelement enthält und eine Adresse auf dem Systembus (S ADRS) und eine möglicherweise von der Systembus- Adresse verschiedene Adresse auf dem Lokalbus (L ADRS) aufweist, und weiterhin dadurch gekennzeichnet, daß der Adapter folgendes enthält: einen Übertragungs-Steuerteil, der folgendes enthält:

i. einen Cachespeicher (80) zum Speichern von Adressenumsetzungsinformationen im Cache zur Verwendung während einer Umsetzung von der Systembus-Adresse (S ADRS) eines Informationselementes in die Lokalbus-Adresse (L ADRS) des Informationselementes;

ii. einen Adressenumsetzungsteil (91) zum Durchführen von Umsetzungen von den Systembus-Adressen (S ADRS) in die Lokalbus-Adressen (L ADRS) der Informationselemente, die zwischen dem Systembus (11) und dem Lokalbus (15) durch die Übertragungsanordnung übertragen werden, wobei der Adressenumsetzungsteil beim Durchführen wenigstens einiger der Adressenumsetzungen auf den Cachespeicher (80) zugreift; und

iii. eine Steueranordnung (84) zum Steuern von Übertragungen durch die Übertragungsanordnung, wobei die Steueranordnung dem Adressenumsetzungsteil ermöglicht, die Umsetzungen durchzuführen.

2. Adapter nach Anspruch 1, wobei der Übertragungssteuerteil weiterhin einen Holteil enthält, der in Abhängigkeit vom Cachespeicher (80) anzeigt, daß er gegenwärtig keine Adressenumsetzungsinformationen für eine Adresse im Cache speichert, zum Initiieren einer Holoperation über den Lokalbus (15), um Adressenumsetzungsinformationen zur Verwendung durch den Adressenumsetzungsteil (91) auszulesen, wobei der Cachespeicher (80) die Adressenumsetzungsinformationen im Cache speichert, wie sie ausgelesen wird.

3. Adapter nach Anspruch 1, wobei:

A. die Übertragungsanordnung folgendes enthält:

i. einen Master-Übertragungspfad (70) zum Durchführen von Übertragungen der Informationselemente zwischen dem Lokalbus (15) und dem Systembus (11), die über den Lokalbus (15) initiiert sind; und

ii. einen Slave-Übertragungspfad (71) zum Durchführen von Übertragungen der Informationselemente zwischen dem Lokalbus (15) und dem Systembus (11), die über den Systembus (11) initiiert sind; und

B. die Steueranordnung

einen Master-Steuerteil (74) zum Steuern des Master-Übertragungspfads (70) und einen Slave-Übertragungsteil (84) zum Steuern des Slave- Übertragungspfads (71) enthält, wobei der Master-Steuerteil (74) weiterhin den Slave-Übertragungspfad (71) steuert.

4. Adapter nach Anspruch 3, wobei:

A. der Master-Übertragungspfad (70) folgendes enthält:

i. einen Adressen-Decodierteil (75) zum Empfangen von Adresseninformation von dem Master-Übertragungspfad (70), und

ii. einen Datenpuffer (76) zum Speichern von Daten;

B. der Master-Übertragungssteuerteil (74) ermöglicht, daß der Adressen- Decodierteil (75) Adresseninformationen vom Master-Übertragungspfad (70) empfängt, die vom Lokalbus (15) kommen, und ermöglicht, daß der Datenpuffer (76) Daten speichert, wobei der Master-Übertragungssteuerteil (74) dem Adressenumsetzungsteil (91) ermöglicht, eine Umsetzungsoperation zum Umsetzen einer durch den Adressen-Decodierteil (75) empfangenen Adresse zur Verwendung beim Initiieren einer Übertragung über den Systembus (11) durchzuführen.

5. Adapter nach Anspruch 3, wobei

der Slave-Übertragungspfad (71) folgendes enthält:

A. ein Schreibpuffersystem zum Speichern von Informationen vom Systembus (11) zur Übertragung über den Lokalbus (15); und

B. einen Lesepuffer (85) zum Speichern von Informationen vom Lokalbus (15) zur Übertragung über den Systembus (11); und

C. die Steueranordnung einen Slave-Übertragungssteuerteil (84) zum Steuern einer Speicherung von Informationen innerhalb des Schreibpuffersystems und des Lesepuffers (85) enthält.

6. Adapter nach Anspruch 5, wobei das Schreibpuffersystem zwei Puffer (86/87) enthält und der Slave-Übertragungsteil (84) jedem Puffer selektiv ermöglicht, vom Systembus (11) empfangene Informationen zu speichern.

7. Adapter nach Anspruch 1, wobei der Übertragungs-Steuerteil weiterhin einen Zuteiler (93) zum Steuern von Informationsübertragungen durch den Slave- Übertragungspfad (71) und den Master-Übertragungspfad (70) über den Systembus (15) in Antwort auf ausgewählte Bedingungen über den Systembus (15) enthält.