JPS5819967A - バス結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、デーー地理システムにおけるパス結合装置、
さらに詳しく云えば単一の共通バス２本以上で構成され
た多重バスシステムにおけ為パス結合装置に関する。

従来、単一の共通バスを鵞本結合して多重パスシステム
を構成する場合に紘−パス結合装置を用いる方法がとら
れている。

ｊＩ１図にそのようなシステムめ構成を示す。

第１図は、パス結合装置を含む単−共通パス２本を組み
合わせた二重バスシステムの構成であ３＞、１００，１
１０線単−共通バス、　　１０１．　１１１は中央処理
装置（以下ＯＰυと略す）、ｌｏｚ、１１雪絋入出力制
御部（以下ＩＯＣと略す）、１０ｍ、１１３Ｆｉ、ＡＸ
結合装置、　　１０４．１１４は主記慎装置（以下メモ
リと略す）を示している。

第ｔ５！１ａシステムにおいてパス結合装置は、それぞ
れのパス上にあるメ篭りのアドレスが不運続になること
を避ける丸め、重要は各パスにおいてメモりＯアドレス
の重複を可能とするために、パス結合装置を経由して他
のパスへＯメモ　−リ参照、およびある特定の命令に伴
なう転送に対して、メモリアドレスの変換を行なってい
るゆ１１１１図にこのアドレス変換の機能を示す。

第２図（＆）は、第１図のパス１０Ｇからパス１１０ヘ
パヌ結金侠置を経由してバス１１０上のメモリへアクセ
スする関係を示す図である。

第１１１（ａ）においてｚｅｔＦｉ、第１図のパＪＩＨ
Ｋおけ為メモリアドレスのマツプを、鵞Ｏｓはメモす９
５戸凰ムＭ　（ｌＢａｍｄｅｍ　Ａ＠５ｅｓｓ　Ｈ＠ｍ
＊ｒｙ）ｘ帥ａ＆ｉアドレス変換テーブルを、２ＯＮは
第１図のパス１１・におけるメモリアドレスマツプを示
してい為。

ム〜Ｍはアドレス変換を行なうある単位のブロックであ
る。

パス結合装置は、アドレス変換をこのブロックの単位で
行なう、　命ここでこのブロックの大きさを・藍Ｗとす
れば、Ａ〜ＭＯ各プロッタはｓＫＷの大きさを示すこと
になる。

嬉意図においてム、Ｂ、　Ｃ％ＤＯ領域は、第１図のパ
ス１０Ｇ上に実装されているメモリエリアを、工、Ｊ、
　Ｋ、　ＬＦｉｓ　ｊｌＥ　を図ツバＪ　ｌｌｏ　Ｊ：
ｌｌｃ実装されているメモリエリアを示している。

今、第１図のパス１００上の装置が、第２図のメモリエ
リアＢをアクセスしたとする。

Ｍ１図のパス結合装置１０３は、パス１０Ｇ上のアドレ
スを第２図のメモリ胃スクＲＡＭ２０３に送シ、その出
力が論理値１ｏ”であればそのアドレスエリアは、第１
図のパスｌＯＯ上に存在することを認識し何の動作も行
なわない。

次に第１ＷＪのパス１０Ｇ上の装置が、第２図のメモリ
エリアｒをアクセスし九とする魯 ｇ１図のパス結合装ｆ　１ＧＢは、そのアドレスを第２
図のメモリマスク几ムＭ２Ｏ３に送）、その出力が今度
は論理値ａ１．Ｉ　　であることからこのメモリエリア
は１第１図のバスＩＩＱ上に有ることをｌ！鐵し、この
転送に介入する。

し九がって、第１図のパス結合装置Ｉｎは１パス１０（
Ｉ上のアドレスを第２図のアドレス変換チー）ｋｕ４ｆ
ｌｃ送ル、ｌｉ１図Ｏｚ＜　ｘ　１１０王０／４リアド
レメに変換し、これによって第１図のバス結合Ｗ装置１
１３がパス１１０上のメモリ１１４にアクセスする。　
第２図−）は、第１図のパス１・Ｏ上のメモリエリアｌ
、　Ｆ％Ｇ％Ｈが、第１図のパス１１ｍ）上のメモリエ
リア１％Ｊ％に％Ｌに対応づけられている場合を示して
いる。

同様に＃Ｉ２図＞）では、第１図のバス１１０上の装置
からパス１００上のメモリを見え場合の対応を示してい
る。　第２図（麺において２１・は第１図Ｏパス１０・
上のメモリマツプ、ｚｔｔｌｆ第１図Ｏ第１菫Ｏバス１
１モリマツプ、１１３はメモママメタＲＡＭ、ｆ１４は
アドレス変換テーブルであり第１７ｇｔ）Ａメ１１・上
のメモリエリアＭが、パス１０・上Ｏメモリエリアムに
対応づゆられている。

以上、従来技ｌＩＫおけゐメモリ参照に対するアドレス
変換機能にりいて説明を行なったが、このアドレス変換
機能はメモリ参照以外に％、ＣＰＵからのある特定の命
令に伴なうメス転送に対しても働く。

この命令ＨＩＯＬＤ命令と呼ばれ、ＩＯＣＫＤＭＡ転送
のスタートアドレスとレンジ値を与える命令である。　
第３図にｌ０ＬＤ命令を実行した除虫じるパス転送のフ
ーー！ツ鼾を示しである。　　ｌ０ＬＤ命令に＃なうパ
ス転送線、２回のパス転送からな）１回目にはＤＭムス
ー−トアドレスを、冨回目にレンジ値の転送を行ない、
各パスフォーマットはｔＪＩ、３図の＜４．０６）に示
すようになる・ 第３図（−において３０鵞、３０１フイールドは、パス
のアドレス線に、　３０４はパスのデータ線に載せて転
送される。　第３図において３０冨はＣＭφ（チャネル
ナンバ）フィールドと呼ばれ、Ｉと呼ばれ、ｆ？Ｃのコ
ードからｌ０ＬＤ命令のＤＭＡスタートアト、レスを転
送していることが／（ス上の装置ＫＷ織される。３０４
フイールドには、ＤＭＡ転送のスタートアドレスが載せ
られている、　籐冨ＩＱ（ロ）のＳＳフィールドは、Ｄ
ＭＡ転送における転送バイト数すなわちレンジ値が載せ
られている。

なおメモリ参照の場合は、第２図（＆）、（ロ）に示す
アドレス線にはメモリアドレスが載せられる・アドレス
線をｊｌ！Ｉｇ（ロ）、（ロ）のように解釈するかメモ
リアドレスと解釈するか否かは、バス上のメ篭り参照信
号線の論理値によって決定される。

メモリ参照信号線が論理値＠１＠のと自社、メモリアド
レスとして論理値１０１のと亀はＩ（＞参照として、Ｃ
ＨφとＦＣフィールドとして解釈される◎ バス結合装置には、第２図を用いて説明を行なつえメモ
リデータＢムＭと同様な機能を有す為チャネル番号ＲＡ
Ｍが有）、工０参照のバス転送に対して、バス結合装置
が介入して他のバスへ送シ出す転送か否かスエツクされ
る。

もし他のバスへ転送すべき転送であれば、パス結合装置
は第３図（峙のデータ繍の内容すなわちＤＭＡ転送のメ
ー−）アドレスに対して１第２園を用いて説明したメモ
リ参照と同様のアドレス変換を行なって他のバス上のｌ
０ＣＫ転送する。

一方、第３図（ｂ）に示すレンジ値の転送である場合に
は、レンジはメモリアドレスでは無く、一種のデータで
あるのでその内容には操作を施さず、そのｔｔ他のバス
のＩＯＣへ転送する。

以上、説明した機能を有するバス結合装置と！ＯＬＤ命
令を有するデータ処理システムにおいては、第１図を例
にとって説明すればメモリアドレスを装置が送出するの
みで、バスｌＯＯ上のＭｌがバス１００上のメモリへの
アクセスおよびその逆が可能である。

また、バス１０Ｇ上のＣＰＵがバス１１Ｇ上のｌ０ＣＫ
ＩＯ−Ｉ、、Ｄ命令を用いてＤ　Ｍ　Ａ　ｘタートアド
レスを与えるのみで、バス１１０上のＩＯＣにバス１０
Ｇ上のメモリま、＊はバス１１Ｑ上のメモリとＤＭＡ転
送を行なわせることが可能である。

しかし、近年ＩＯＣの中にはメモリ上に転送パラメータ
を置き、ＩＯＣに対しては、ＣＰＵは上記転送パラメー
タを収容していゐメそりのアドレスのみを与える方式、
云いかえると種々の転送パラメータをＣＰＵから個別に
ＩＯ命令を用いてＩＯＣに与えない方式が用いられるこ
とが多くなってきている。　ここでいう転送パラメータ
とは、ＩＯＣが如何なる動作を行なうべきかということ
やＤＭＡ転送開始アドレスルンジ値等をさす。　この方
式は通常ＣＣＷ形式（Ｃｈａｎｎｅｌ　Ｃｅ恥ａｍｄ　
Ｗｏｒｄ　）と呼ばれている。　このＣＣＷ形式を用い
たＩＯＣをパス結合装置の先に接続するととけ、次に述
べる理由で従来技術では不可能であった。　とれを第１
図を用いて説明する。

今、パスＺｏｏ上のＣＰＵｌ０Ｉがバス１１＠上のｌ０
Ｃ１ｔ２ＫＩＯＩ、Ｄ命令を用いて、ＣＣＷの収容され
て込るメモリアドレスを４える一メモリのむのアドレス
にＤＭＡ開始アドレスが含まれているとする。

ｌ０ＬＤ命令では、前述したようにデータ曽にはメモリ
アドレスが含まれているとしてバス結合装置に解釈され
バス１００上のメ毛り１０４のアドレスであっても正確
にｌ０ＣＫ与えられる。

次のステップとして、バス１１０上のｌ０ＣＩＩ冨がパ
スｌＯＯ上のメモリ１・４から転送Ａ５メーーであるＤ
ＭＡ開始アドレスを読み出すために、バス結合装置１１
３→１０８を介してアクセスする。

メモリデータは、パス結合装置１０３→１１ｍを介して
ｌ００１１２に得ることができるが、メモリデータの内
容はＤＭＡ開始アドレスであるにもかかわらず、バス結
合装置１・３．１１ｍでは単なるメ毫や読み出しデー−
として扱われ、前述したようなアドレス変換を受けない
。　このためメモリ１０４から得られたデータ、すなわ
ちＤＭＡ開始アドレスは、無意味な値となる。

以上の理由から、ＣＣＷ形式ＱＩＱｃをバス結合装置を
介して構成するシステムは、作ることができなかった。

本発＠Ｏ目的は、以上のようなシステムにおいてＣＣＷ
形式でコ繁ンドを受けとる装置を使用可能にし九パス結
合装置を提供することにある。

前記目的を達成する丸めに本発明によるパス結合装置は
、中央地理装置、主記憶装置、入出力制御部を並列に接
続する単一の共通パスを２本相互に接続するパス結合装
置であって、一方のパス上にある装置が他方のパス上に
ある主記憶装置をアクセスするとき、一方のパス上にお
けるメＪＩＮ−シアドレスを他方のパス上のメ篭りアド
レスに変換し１さらに一方のパス上の装置から他方のパ
ス上の装置に入出力命令でＤＭＡＩＩ始アドレスを転送
する際にも、アドレス変換を行ｅ５アドレス変換テーブ
ルを有するパス結合装置において、一方のパス上の装置
が前記単一の共通パスに設けえアドレス変換要求信号線
の信号を使用して他方のパスのメ篭りデータの読み出し
要求を行なってＩＩえ場合、前記読み出しメモリデー−
をアトＶ′真情報とみなして、前記アドレス変換テープ
ｋＫよってアドレス変換を行ｔｋ％／＆、その変換アド
レスを一方のパスへ転送するように構成しである。

前記構成によれば、ＣＣＷ形式でコマンドを受は堆る装
置を使用でき、本発明の目的は完全に達成される。

以下、第４図、第５図を参照して本発明をさらに詳しく
説明する・ 第４図は本発８Ａによるパス結合装置を用いて構成シ九
二重パスシステムの例を示すプ四ツク図である。

図において、４０３．４１３は本発明によるパス結合装
置であシ、パス結合装置４０Ｂおよび４１１　Ｋよって
パス４０・とパス４１Ｇが接続され、同一構造を有すＪ
１２本のパｘｌｃよって二重パスシステムが構成されて
いる。

４０１．４１１はＣＰＵ、　４０！、４１意はｌ０Ｃ１
４０４，４１４はメモリである。

第５図は本発明によるパス結合装置の一実施例を示すプ
訪ツタ閣である。

図Ｋｉいて、５５０％　５ｌｉｔは同一の回路のパス結
合装置であ〕、それぞれ第４図０４０３．４１３に相当
すす、　本図Ｋ＞いては、ｓｉ＠、ＩＩ５ＩＩＤいずれ
を第４図０４０３．４１！ｌに対応させてもよいが、説
明の便宜上第４　＠０４０３　Ｋ相当する部分を第５図
０ＩＩＯＫ％　Ｉｌｌを４１３に対応させる。

したがって一パスＳＯＯはパス４０Ｇに、パス！ｉｌＯ
はパス４１＠　Ｋ相当することにたる。

第４図におイテ、パＪｃ４ｏＯ上０ＣＰＵ４０ｔがＣＣ
Ｗ形式の動作を行なうパス４１（Ｉ上のｌ０Ｃ４１２Ｋ
ＣＣＷの収容されているメモリアドレスをｌ０ＬＤ命令
を用いて与えるとし、ＣＣＷはパス４０１）上のメ篭り
−４に収容されている場合を想定する。

なお、ＣＣＷＫ＆１ＩＯＣ４ｘｔが行なうＤＭム転送の
開始アドレスとレンジ値が収容されている。

まず、ＣＰＵ４０１がＩ　ＯＣ４１３に発生し九ｌ０Ｘ
ＩＤ命令の転送について説明する。

パス結合装置ｓｌＩ紘、パス上のアドレス変換４の内容
を、メ４豐参照信号１１！！４＄１０値によりて解読す
為、　メ彎す参照信号線ＳＯ１の値が論理値１１・であ
れば、アドレス−８９４はメＩＩｋリアドレスを表わし
、一方論理値が１・０であればＩＯ参照を表わし、１１
１１１１（４０Ｃ■φｙｃで示されるフォーマットで解
釈する。

本例では論理値＠ｌ＠　となるのでパス結合装置は、Ｉ
Ｏ参照でかつＦＣフィールドの値がある特定のコードで
ｌ０ＬＤ命令で有ることを認識し、アドレスラインＢＯ
４、データライｙ閥ｓ。

内容を第３図（−のフォーマットで解釈する。

アドレスラインの内容Ｏ内、第３図（−のｎｚｃＣＨφ
）フィールドで示される部分は、前述し九チャネル番号
ＲＡＭ５！１に送られ、その出力５４１が論理値１１＠
であれば１ζＱＩＯＣ拡パス５１・伺に存在しパス結合
装置が転送に介在することを意味する。　一方、チャネ
ル１１４＃ＲムＭの出−７Ｊ８４１が論理値００′であ
れば、パス結合装置伏倒の動作も行なわない。

この場合のｌ０ＬＤ命令は、他のパスへＯ転送であるか
らチャネル番号ＲＡＭの出力５ａｔａｓ論理値”１”で
あ夛パス結合装置が転送に介在する・ 仁のように他のパス５１Ｇへ転送する必要のあるｌ０Ｌ
Ｄ命令であることを認識すると、パスのデー−ラインｓ
Ｏｓの内容をデータレシス−５２３にセットし、−ｖり
一回路６２４の出力５４ｇはへＲＡＭで構成されたアド
レス変換テープ身６２１Ｓに送られ、変換されえアドレ
ス５４３線レジスタ５２６にセットされる。　アドレス
線の内容、すなわちチャネル番号（ＯＨ會）と、アＣ（
Ｆｍｍ＠ｔｌｅｍ　（’ｅ４＠）％ｆ　−１トＦＩＩＩ
Ｋ　ｖｔ）ｘｚｓ１７にセットされる。

レジメ＃１２６＄Ｃセットされたデー−は、竜しクー回
路ｓｓｓ　Ｋ導かれる。　セレター回路ｓｓｓはレジス
ーＳ鰻０ｔ１５力８４４憫に開かれ、デー−はメスＳ詩
のデー−線ｓｌｌに出力される。

レジメ＃Ｓ訂の出力！！１は、セレクー回路ｓ６９を経
内してパスｓ１・のアドレス１ｌ１１４に出力される。

メ４９参照信号−１０１、書き込み信号Ｉ！関雪はパス
結合装置ｓｕｅ制御ＷＡ踏ｓｓｅからパス結合装置ｌ１
１０１１１１＠回路Ｓテ・に伝えられ、ＩＯ参照である
から、メモリ参照信号線ｓｌｌを論理値ＩＩ＠　　にＩ
ＯＩ、Ｄ命令は出力命令であるから書き込み信号線ｉｔ
ｓを論理値＠１”　Ｋして出力される。

これによ３２、ｌ０ＬＤ命令の第１０転送であるＤＭＡ
メタ−シアドレスはパスｓ１０上０ＩＯＣに、第４図で
云えばｃｐυ４（１１からｌ０Ｃ４１鵞に転送される。

次ＫＩＯＬＤ命令の第２番目Ｏ転送が、第３図の■Ｏフ
ォーマットでパス結合装置に送られてくる。　この場合
も前述したＤＭＡスターシアＹレスＯ転送と同様にアー
ドレヌ線Ｏ解釈が行なわれ、パス５００からパス５１Ｇ
に送られる。

ただしＤＭＡスタートアドレスの転送で唸デーー線にレ
ンジ値が貴重れて一為点で異なっている。　レンジは単
なるデー−であるＯで、データ線ｉｏｉ　ｏ内容は、レ
ジスタｓｎにセットされその出力５４７はセレクー回路
５６ＩＫ導びかれ、七レター回路ｓ６・線レジメ−５２
ｓ　ｏ出力Ｓ４’Ｆ儒漫偶Ｅ１ｍかれ、デーー紘パスＩ
Ｉ・ＯデーーーＢＩＢ　Ｋ出力される。　これによｌｌ
０ＬＤ命令Ｏ謔８番鵬Ｏ転送が行なわれ、ＣＰＵ４（Ｉ
Ｓからｌ０Ｃ４１３に対して０ＩＯＬＤ命令Ｏ転送が終
了し九ことになる。

次にＣＰＵａｏｌから転送パラメータの収容されている
メモリアドレスを受は取り九ｌ０Ｃ４１雪は１メ％９４
・４から転送パラメータであるＤＭＡスタートアドレス
とレンジの値を読与出す必要がある。

ζＯとＩＯ動作を引き続き説明すゐ。

ｌ０ＬＤ命令で与えられえアドレスが、ＤＭム転送開始
アドレスとレンジの収容されているメモリアドレスを与
えられたことは、ｌ０ＬＤ命令転送時におけるＦＣＯ値
でｌ０ＣＡ釉は認識する。

パス１１Ｇ上のＩＯＣは、メ毫り参照信号線５１１を論
理値”１”Ｋ％書き込み信号線＠１２を論理値１・＠に
してメ４９読み出し要求を行なう・ζＯとｔ＆へ本発＠
によって増設され九アドレス賓換要求信嗜−Ｉｌｌを論
理値ＪＩＫセットすゐ、１お、書き込み信号線ｓｌ！が
論理値曽・１の場合はメモリ読み出しまた紘ＸＯ入力を
意味する。

パス結合装置Ｉｌｌはパス＄１０のアドレス１１１８１
４の内容（すなわちメモリアドレス）を館！ｗＡ−６輛
で説明したハ＝９ｗスタＲＡＭＩＨｉ導（・メモリマス
タＲＡＭ０出力！！鶴が論理値１１″でアレば、パス！
４＠＠０メ４９参照であることを認識し、アドレス変換
要求信号線ｓ１３の値をツリツブフロップ（以下ｒｈ　
と略す）酊ｌにセットする。　アドレス線！！１４　ａ
セレターｚ＠４を過）アドレメ変換テーブル凰ムＭ　５
６８　Ｋ導びかれ、変換され九アＹレスがレジスタｌｓ
６・にセットされる。　　ｓｓ＠にセラ）畜れえアドレ
スはセレク−５２９を経由してパス５００のアドレス線
ｌ５０４に出力される。

パスｓ＠Ｏのメモリ参照信号線５６１、書き込拳信号線
２・Ｚａメ４９読み出し動作を行なうよう謬−ド化され
る。　このときパスー〇〇アドレス変換要求信号纏鴫３
線論瀾値１・１である。

メ４９のアクセス−イムを経たのち、パス關＠Ｏデー−
Ｉｓ！ｌ４ＩＫは、メモリデータが転送されてくる。　
メモνデ一一はレジスタＳ３３に七ツシされる。　ζＯ
ときアドレス変換要求信号線の内容を記憶しているｆｙ
　　５７１　Ｋ論理値＠１ｍがセットされているので、
制御回路ｓＯ３はセレタ−０４をレジスタ！Ｉ！ｓの出
力側に開きアドレス変換テーブル翼ムＭ　！１ｌｌｓに
導び（。

アドレス変換テーブルＲＡＭの出力５４！ａｄ、Ｖジス
−ｕａＫセットされ、レジメーｌｓ冨６の出力Ｓ４４は
セレタクｓｌを経由してパスＩ！１＠のデー、ｓ＠５ｕ
ｓＫ送）出される。　これＫよ）、アドレス変換されえ
メモリデーＩすなわちパス５１Ｇから見てＡスＳ・・上
のメモリを指定するアドレスがｌ０ＣＫ費は取られる。

次ＫＩＯＣは、レンジの値を読み出すぺ〈メモリ胱拳出
し要求をパスＩＩＧに送出する・前述しえＤＭムスーー
トアドレスの読み出しと同様な動作′？パス結合装置！
！Ｓ’ｓ　ＳＩＸは動作する。　えだししｙジの場合は
、単なるデー−であるＯでアドレス変換要求信号５ｘｓ
ａｑ論瑠値＠０１である。　バスｓＯＯ上のメモリから
読み出され九データは、レジスタＳ２３にセットされセ
レクタｓｅａ　を経由してパス５１Ｇのデータ纏８１１
に送シ出される・ なお、チャネル番号ＲＡＭ、メモリマスク８人Ｍ１アｙ
レス変換テーブルＲＡＭは、システムの初期化動作の際
マツピングされるが、その回路は説明が煩雑になる丸め
第Ｓ図では省略しである。

以上の説明から明らか表ように、アドレス置換要求信号
線を設けることによ〕−他のパス上Ｏメ４すからメ毫す
デー一としてアドレス情報を貌奉出しても、アドレス変
換機構か働き正しいアドレス情報を受妙堆ることができ
る。

本発明によるバス結合装置拡以上詳しく説明しえように
、パス上に定義し九アドレヌ蜜換要求信号によって、メ
モリ読み出しデー−をアドレス情報とみなしてアドレス
変換を行ない、その変換したアドレスを要求装置に返す
ことが可能であｉ、　したがって、ＣＣＷ形武でコマン
ドを受は取る入出力制御装置は本パス結合装置を介して
接続可能となシ、単一の共通パスによる二重パスクステ
ムはよ〉柔軟なものになる。

【図面の簡単な説明】

第１図は従来技１１による単一共通パスによる二重パス
システム構成を示す図、第２図は従来技術によるパス結
合装置のアドレス変換機能を示す閣、第３図拡ｌ０ＬＤ
命令におけるパス転送時のフォーマットを示す図、第４
図拡本発明によるパス結合装置を用いて構成し九二重パ
スシステムを示す図、第Ｓ図は木兄１１１１によるパス
結合装置〇−爽施例を示すプロッタ図である。 ２０１．２１６−パス１００　Ｋお砂るメ篭りマツプ２
・鵞、雪１１−パスｌｌ０Ｋおけるメモリマツプ！６ｍ
、ｌ１３ｍ、５！！％＠６２−・メモリｗＪり几ムｚｏ
ｎ、２１４−アドレス変換テーブル３０２．５ｏｓ−・
チャネル番号フィールド３０ｍ、３０７−ＦＣフィール
ド ３０４−　Ｄ　Ｍムスーートアドレス 鱒ｌ−レンジ値 ４６０、４１０％　Ｍｅ＠ｓ　　！！１Ｇ−単−共通パ
ー共通パス４ｏ１−中央処理装置 ４軸、４１ト・・入出力制御部 ４０１、４１３．５１５０％　！５ｉｔ−パス結合鋏置
４０４．４１４−主記憶装置 ！＄０１％　１ｓ１１−メモリ参照信号線ＳＯ鵞、５ｔ
ｚ−書き込み信号線 ｌｓ＠ｓ、５１！ｌ−アドレス変換要求信号−８０４，
５１４−・アドレス線 ＳＯ５，５１５−・デー−線 ５！１，５６１−４−Ｙネル番号ＲＡＭ５ｚｓ、ｓ２６
、ｓ２７、ｌ５６ｍ、５６６、ｓ＠７−レジスタ ｓ２４．５２８．５２９．５６４．８６ｇ、ｓ６・−セ
レクー回路 Ｏ２５、！１６ｓ−アトｖｘ変換テープ＃　ＲＡ　ＭＳ
ＳＯ％　５ｔｏ−制御回路 １５ｍ１、！＄７１−・・ツリツブフロップ５４１−チ
ャネル番号８ムＭ出力信号 ｌ４！−セレクタ５２４出力信号 ５４３−アドレス変換テーブルＲＡＭ出力信号５４４−
・レタス−５＝６０出力信号 ！１４ｓ−・・レジスタ５６フ出力信号５４・−制御部
間信号線 ５８雪−・メモリマスタＲＡＭ出力信号特許出願人　日
本電気株式金社 代理人弁理士　　井　ノ　ロ　　　　壽才ｊ図 才３図 才４図

Claims (1)

【特許請求の範囲】
1. 中央処理装置、主記憶装置、入出力制御部を並列Ｋｍ続
   する単一〇共通パスを鵞本相互に接続すゐパス結合装置
   であって、一方のバス上にある装置が他方のパス上にあ
   る主記憶装置を、アタセスするとき一方Ｏパス上におけ
   為メモリアドレスを他方ＯＡパス上メモリアドレスに変
   換し、さらに一方のパス上の装置から他方のパス上Ｏ装
   置に入出力命令でＤＭムー鍮テアドレス転送する１ｌｌ
   Ｋ４、アドレス変換を行なうアドレス変換テーブルを有
   するパス結合装置において、一方ＯＡス上０装置が前記
   単一の共通パメＫＷｋけ九アドレス変換要求信号線の信
   蓚を使用して他方のバスのメモリデータの読み出し要求
   を行なって１１大場合、前記絖み出しメモリデータをア
   ドレス情報とみなして、前記アドレス変換テーブルによ
   ってアドレス変換を行ない、そＯ変換アドレスを一方の
   バスへ転送するように構成したことを特徴とするバス結
   合装置。