JPS6290738A - デ−タ選択方式 - Google Patents
デ−タ選択方式Info
- Publication number
- JPS6290738A JPS6290738A JP60229056A JP22905685A JPS6290738A JP S6290738 A JPS6290738 A JP S6290738A JP 60229056 A JP60229056 A JP 60229056A JP 22905685 A JP22905685 A JP 22905685A JP S6290738 A JPS6290738 A JP S6290738A
- Authority
- JP
- Japan
- Prior art keywords
- data
- selection
- address
- memory table
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数のデータのうちいずれかデータを選択し
て送り出すデータ選択方式に関する。
て送り出すデータ選択方式に関する。
第5図は従来のデータ選択方式の構成図である。
第5図において、Iは4ビツトのデータAをランチする
レジスタ、2は4ビツトのデータBをランチするレジス
タ、3はデータBが8の値を示すとき選択信号線60を
ローレベルにし、データBが8以外の値を示すとき選択
信号線60をハイレベルにするデコード部、4はデコー
ド部3の選択信号線60の選択信号によりレジスタ1,
2の出力を選択するセレクタ、70はレジスタ1.2に
4ビツトのデータA、Bをラッチするためのデータラッ
チクロックを出力するラッチフロツタ信号線である。
レジスタ、2は4ビツトのデータBをランチするレジス
タ、3はデータBが8の値を示すとき選択信号線60を
ローレベルにし、データBが8以外の値を示すとき選択
信号線60をハイレベルにするデコード部、4はデコー
ド部3の選択信号線60の選択信号によりレジスタ1,
2の出力を選択するセレクタ、70はレジスタ1.2に
4ビツトのデータA、Bをラッチするためのデータラッ
チクロックを出力するラッチフロツタ信号線である。
次に動作について説明する。
4ピントのデータA及び4ビツトのデータBが信号線1
0.20を介してレジスタ1.2にそれぞれ入力される
と、う・ノチクロック信号線7oがら送られてくるデー
タラッチクロックによりレジスタ1,2にそれぞれデー
タA、Bがう1.チされる。
0.20を介してレジスタ1.2にそれぞれ入力される
と、う・ノチクロック信号線7oがら送られてくるデー
タラッチクロックによりレジスタ1,2にそれぞれデー
タA、Bがう1.チされる。
このときデータBの値が8ならばデコード部3はローレ
ベルの信号を選択信号としてセレクタ4に出力し、セレ
クタ4はこのローレベルの選択信号に基づき、データA
を選択データ線50に出力する。
ベルの信号を選択信号としてセレクタ4に出力し、セレ
クタ4はこのローレベルの選択信号に基づき、データA
を選択データ線50に出力する。
またデータBの値が8以外ならば、デコード部3はハイ
レベルの信号を選択信号としてセレクタ4に出力し、セ
レクタ4はこのハイレベルの選択信号に基づき、データ
Bを選択データ線50に出力する。
レベルの信号を選択信号としてセレクタ4に出力し、セ
レクタ4はこのハイレベルの選択信号に基づき、データ
Bを選択データ線50に出力する。
従来のデータ選択方式は、以上の方式で行われていたた
め、選択の条件が可変である場合、すべての選択の条件
についてデコード部を必要とし、回路が複雑になるなど
の問題点があった。
め、選択の条件が可変である場合、すべての選択の条件
についてデコード部を必要とし、回路が複雑になるなど
の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、選択の条件が可変であっても簡単な回路で
データの選択を実現することを目的とする。
れたもので、選択の条件が可変であっても簡単な回路で
データの選択を実現することを目的とする。
このためこの発明にかかるデータ選択方式は、データの
値に基づく選択条件に合わせて中央処理装置から各アド
レスに選択データを書き込んだ少なくとも上記データの
ビット数をアドレスビット数とするメモリテーブルを設
け、データによってアドレスが指定されたメモリテーブ
ルの番地から上記選択データを出力してデータの選択を
行うことを特徴とするものである。
値に基づく選択条件に合わせて中央処理装置から各アド
レスに選択データを書き込んだ少なくとも上記データの
ビット数をアドレスビット数とするメモリテーブルを設
け、データによってアドレスが指定されたメモリテーブ
ルの番地から上記選択データを出力してデータの選択を
行うことを特徴とするものである。
データ列の値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくとも上
記データ列のビット数をアドレスビット数とするメモリ
テーブルはデータ列によってアドレスが指定されると、
このアドレスが指定されたメモリテーブルの番地から上
記選択データを出力する。
から各アドレスに選択データを書き込んだ少なくとも上
記データ列のビット数をアドレスビット数とするメモリ
テーブルはデータ列によってアドレスが指定されると、
このアドレスが指定されたメモリテーブルの番地から上
記選択データを出力する。
以下図面に基づいて本発明の一実施例を説明する。
第1図において、1は4ビツトのデータAをラッチする
レジスタ、2は4ビツトのデータBをラッチするレジス
タ、4はレジスタ1,2から送られてくる4ビツトのデ
ータA、Bのうちいずれかのデータを選択して出力する
セレクタ、5は中央処理装置からアドレスバス80を介
して送られてくるアドレスと、信号線30を介して送ら
れてくるデータA及び信号線40を介して送られてくる
データBとの切り換えを行うアドレス切換器、6はデー
タA、Bの値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくともデ
ータA、Bのビット数をアドレスビット数とするメモリ
テーブルを有するRAM (、ランダムアクセスメモリ
)7は中央処理装置からデータバス100を介してRA
M6の各アドレスに選択データを書き込む際の選択デー
タを一時記憶しておくためのバッファである。
レジスタ、2は4ビツトのデータBをラッチするレジス
タ、4はレジスタ1,2から送られてくる4ビツトのデ
ータA、Bのうちいずれかのデータを選択して出力する
セレクタ、5は中央処理装置からアドレスバス80を介
して送られてくるアドレスと、信号線30を介して送ら
れてくるデータA及び信号線40を介して送られてくる
データBとの切り換えを行うアドレス切換器、6はデー
タA、Bの値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくともデ
ータA、Bのビット数をアドレスビット数とするメモリ
テーブルを有するRAM (、ランダムアクセスメモリ
)7は中央処理装置からデータバス100を介してRA
M6の各アドレスに選択データを書き込む際の選択デー
タを一時記憶しておくためのバッファである。
次にこのように構成されたデータ選択方式の動作を説明
する。
する。
中央処理装置からコントロール信号線90を介して書き
込み信号が出力されると、アドレス切換器5は中央処理
装置からアドレスバス80を介して送られてくるアドレ
ス信号を選択し、信号線110を介してRAM6に出力
する。
込み信号が出力されると、アドレス切換器5は中央処理
装置からアドレスバス80を介して送られてくるアドレ
ス信号を選択し、信号線110を介してRAM6に出力
する。
この書き込み信号が出力されたとき、RAM6は書き込
み可能の状態となっており、このため、バッファ7に一
時記憶されていた中央処理装置から送られてきた選択デ
ータがRAM6に書き込まれる。
み可能の状態となっており、このため、バッファ7に一
時記憶されていた中央処理装置から送られてきた選択デ
ータがRAM6に書き込まれる。
このようにしてRAM6にはデータA、Bの値に基づく
選択条件に従って選択データが書き込まれたメモリテー
ブルが設定される。
選択条件に従って選択データが書き込まれたメモリテー
ブルが設定される。
ここで中央処理装置からコントロール信号線90を介し
て読み出し信号が出力されると、アドレス切換器5は信
号線30.40を介して送られてくるデータA、Bを信
号線110を介してRAM6に出力するように切り換え
、RAM6を読み出し可能状態とする。
て読み出し信号が出力されると、アドレス切換器5は信
号線30.40を介して送られてくるデータA、Bを信
号線110を介してRAM6に出力するように切り換え
、RAM6を読み出し可能状態とする。
したがってデータA、Bが信号線10,20゜レジスタ
1,2、信号線30.40を介してRAM6に入力され
ると、データA、Bの値をアドレスとして、このアドレ
スによって指定されたメモリテーブルの番地に記憶され
ている選択データが選択信号線60に出力される。
1,2、信号線30.40を介してRAM6に入力され
ると、データA、Bの値をアドレスとして、このアドレ
スによって指定されたメモリテーブルの番地に記憶され
ている選択データが選択信号線60に出力される。
この選択データに基づいてセレクタ4はデータAまたは
データBを選択して選択データ線50に出力する。
データBを選択して選択データ線50に出力する。
次にRAM6に入力するアドレスの詳細を第2図に基づ
いて説明する。
いて説明する。
中央処理装置からコントロール信号線90を介して書き
込み信号が出力されると、RAM6のアドレス線110
a〜110hには中央処理装置からのアドレス信号がア
ドレスバス80a〜80hを介して入力される。
込み信号が出力されると、RAM6のアドレス線110
a〜110hには中央処理装置からのアドレス信号がア
ドレスバス80a〜80hを介して入力される。
またコントロール信号線90に出力されていた書き込み
信号がなくなって読み出し信号が出力されるとRAM6
のアドレス線110a 〜110hにはデータA、Bが
信号線30a〜30d。
信号がなくなって読み出し信号が出力されるとRAM6
のアドレス線110a 〜110hにはデータA、Bが
信号線30a〜30d。
40a〜40dを介して入力される。
ここでアドレス線80a〜80hに入力される中央処理
装置からのアドレス信号は記号順にアドレスのLSBか
らMSBに対応し、信号線30a〜30dは記号順にデ
ータAのLSBからMSBに対応し、信号線40a〜4
0dは記号順にデータBのLSBからMSBに対応して
いる。
装置からのアドレス信号は記号順にアドレスのLSBか
らMSBに対応し、信号線30a〜30dは記号順にデ
ータAのLSBからMSBに対応し、信号線40a〜4
0dは記号順にデータBのLSBからMSBに対応して
いる。
次に4ビツトのデータBが8以外の値ならばデータBを
選択し、4ビツトのデータBが8の値ならばデータAを
選択してセレクタ4から出力する場合について説明する
。
選択し、4ビツトのデータBが8の値ならばデータAを
選択してセレクタ4から出力する場合について説明する
。
第3図はこの場合のRAM6のメモリテーブルの構成図
である。
である。
第3図において、行アドレスにはデータBの値が、列ア
ドレスにはデータAの値が対応するようになっている。
ドレスにはデータAの値が対応するようになっている。
したがってデータBの値が0〜7.9〜15のいずれか
の値すなわち8以外の値であればデータAの値に関係な
く1、RAM6からハイレベルの信号が選択信号線60
を介してセレクタ4に出力され、セレクタ4はこのハイ
レベルの信号に従ってデータBを選択して選択データ線
50に出力する。
の値すなわち8以外の値であればデータAの値に関係な
く1、RAM6からハイレベルの信号が選択信号線60
を介してセレクタ4に出力され、セレクタ4はこのハイ
レベルの信号に従ってデータBを選択して選択データ線
50に出力する。
またデータBの値が8であればデータAの値に関係なく
RAM6からローレベルの信号が選択信号線60を介し
てセレクタ4に出力され、セレクタ4はこのローレベル
の信号に従ってデータAを選択して選択データ線5oに
出力する。
RAM6からローレベルの信号が選択信号線60を介し
てセレクタ4に出力され、セレクタ4はこのローレベル
の信号に従ってデータAを選択して選択データ線5oに
出力する。
次に4ビツトのデータAが7以外の値ならばデータAを
選択し、4ビツトのデータAが7の値ならばデータBを
選択してセレクタ4から出力する場合について説明する
。
選択し、4ビツトのデータAが7の値ならばデータBを
選択してセレクタ4から出力する場合について説明する
。
第4図はこの場合のRAM6のメモリテーブルの構成図
である。
である。
第4図において、行アドレスにはデータBの値が、列ア
ドレスにはデータAの値が対応するようになっている。
ドレスにはデータAの値が対応するようになっている。
したがってデータAの値が0〜6,8〜15のいずれか
の値すなわち7以外の値であればデータBの値に関係な
く、RAM6からローレベルの信号が選択信号線60を
介してセレクタ4に出力され、セレクタ4はこのローレ
ベルの信号に従ってデータAを選択して選択データ線5
0に出力する。
の値すなわち7以外の値であればデータBの値に関係な
く、RAM6からローレベルの信号が選択信号線60を
介してセレクタ4に出力され、セレクタ4はこのローレ
ベルの信号に従ってデータAを選択して選択データ線5
0に出力する。
またデータAの値が7であればデータBの値に関係なく
RAM6からハイレベルの信号が選択信号線60を介し
てセレクタ4に出力され、セレクタ4はこのハイレベル
の信号に従ってデータBを選択して選択データ線5oに
出力する。
RAM6からハイレベルの信号が選択信号線60を介し
てセレクタ4に出力され、セレクタ4はこのハイレベル
の信号に従ってデータBを選択して選択データ線5oに
出力する。
なお上記実施例では2種類のデータのうち1種類のデー
タを選択する場合を示したが、データの種類の数、各デ
ータのビット幅、選択されるデータの数はそれぞれ任意
でよく上記の方式により、同様の効果が得られる。
タを選択する場合を示したが、データの種類の数、各デ
ータのビット幅、選択されるデータの数はそれぞれ任意
でよく上記の方式により、同様の効果が得られる。
これについて簡単に説明する。データの種類をn([1
、各データビット幅をWt 、W2 、W3・・・・・
・Wo、選択されるデータの種類をm個、選択されたデ
ータをω1.ω2・・・・・・ωmとする。上記実施例
では2次元のメモリテーブルを設けたが、n種類データ
の場合であればn次元のメモリテーブルを設ける。また
各次元のアドレスにはW 1. W 2・・・・・・W
nのビット幅のアドレスを振り分ける。各テーブルには
lビット以上の選択情報を書き込む。
、各データビット幅をWt 、W2 、W3・・・・・
・Wo、選択されるデータの種類をm個、選択されたデ
ータをω1.ω2・・・・・・ωmとする。上記実施例
では2次元のメモリテーブルを設けたが、n種類データ
の場合であればn次元のメモリテーブルを設ける。また
各次元のアドレスにはW 1. W 2・・・・・・W
nのビット幅のアドレスを振り分ける。各テーブルには
lビット以上の選択情報を書き込む。
(ただしlは、m種類のデータの選択方法が組み合わせ
選択であれば’O1l (nCm)以上の最小整数と
なり順列選択であれば6og2 (n!/mj)以上の
最小整数となる。(ただしn>mである。) 〔発明の効果〕 以上述べたようにこの発明によれば、上記データの値に
基づく選択条件に合わせて中央処理装置から各アドレス
に選択データを書き込んだ少なくとも上記データのビッ
ト数をアドレスビット数とするメモリテーブルを設け、
データによってアドレスが指定されたメモリテーブルの
番地から上記選択データを出力してデータの選択を行う
ので、簡単な回路でデータの選択を行うことができ、し
かもデータの選択条件を変更することが容易にできる。
選択であれば’O1l (nCm)以上の最小整数と
なり順列選択であれば6og2 (n!/mj)以上の
最小整数となる。(ただしn>mである。) 〔発明の効果〕 以上述べたようにこの発明によれば、上記データの値に
基づく選択条件に合わせて中央処理装置から各アドレス
に選択データを書き込んだ少なくとも上記データのビッ
ト数をアドレスビット数とするメモリテーブルを設け、
データによってアドレスが指定されたメモリテーブルの
番地から上記選択データを出力してデータの選択を行う
ので、簡単な回路でデータの選択を行うことができ、し
かもデータの選択条件を変更することが容易にできる。
第1図はこの発明の一実施例を示す構成図、第2図はR
AMのアドレスを示す詳細図、第3図はRAMのメモリ
テーブルの第1の内容を示す構成図、第4図はRAMの
メモリテーブルの第2の内容を示す構成図、第5図は従
来のデータ選択方式を示す構成図である。 1.2・・・・・・レジスタ、4・・・・・・セレクタ
、5・・・・・・アドレス切換器、6・・・・・・バッ
ファ、7・・・・・・バッファ0 代理人 大音 増雄(はが2名) 手続補正書泪発 昭和 年 月 日 2、発明の名称 データ選択方式 3、補正をする者 5、補正の対象 発明の詳細な説明の欄。 6、 補正の内容 (1)明細書第5頁第101テ目「(ランダムアクセス
メモリ)」とあるのを「(ランダムアクセスメモリ)、
」と補正する。 (2)同書第5頁第12行目乃至第13行目「選択デー
ター−一−一−−−・バッファである。」とあるのを「
選択データを書き込む際にのみ、選択データをRAM6
に出力するためのバッファである。」と補正する。 (3)同書第6頁第2行目乃至第5行目「このため、−
−−−−一一書き込まれる。」とあるのを「これと同時
にバッファ7から選択データがRAM6に出力され、R
AM6にそのデータが書き込まれる。」シ桟”ニ1や。 以上
AMのアドレスを示す詳細図、第3図はRAMのメモリ
テーブルの第1の内容を示す構成図、第4図はRAMの
メモリテーブルの第2の内容を示す構成図、第5図は従
来のデータ選択方式を示す構成図である。 1.2・・・・・・レジスタ、4・・・・・・セレクタ
、5・・・・・・アドレス切換器、6・・・・・・バッ
ファ、7・・・・・・バッファ0 代理人 大音 増雄(はが2名) 手続補正書泪発 昭和 年 月 日 2、発明の名称 データ選択方式 3、補正をする者 5、補正の対象 発明の詳細な説明の欄。 6、 補正の内容 (1)明細書第5頁第101テ目「(ランダムアクセス
メモリ)」とあるのを「(ランダムアクセスメモリ)、
」と補正する。 (2)同書第5頁第12行目乃至第13行目「選択デー
ター−一−一−−−・バッファである。」とあるのを「
選択データを書き込む際にのみ、選択データをRAM6
に出力するためのバッファである。」と補正する。 (3)同書第6頁第2行目乃至第5行目「このため、−
−−−−一一書き込まれる。」とあるのを「これと同時
にバッファ7から選択データがRAM6に出力され、R
AM6にそのデータが書き込まれる。」シ桟”ニ1や。 以上
Claims (1)
- 複数のデータのうちいずれかのデータを選択して出力す
るデータ選択方式において、上記データの値に基づく選
択条件に合わせて中央処理装置から各アドレスに選択デ
ータを書き込んだ少なくとも上記データのビット数をア
ドレスビット数とするメモリテーブルを設け、データに
よってアドレスが指定されたメモリテーブルの番地から
上記選択データを出力してデータの選択を行うことを特
徴とするデータ選択方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229056A JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60229056A JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6290738A true JPS6290738A (ja) | 1987-04-25 |
Family
ID=16886049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60229056A Pending JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6290738A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819967A (ja) * | 1981-07-28 | 1983-02-05 | Nec Corp | バス結合装置 |
-
1985
- 1985-10-15 JP JP60229056A patent/JPS6290738A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819967A (ja) * | 1981-07-28 | 1983-02-05 | Nec Corp | バス結合装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1423397A (en) | Multi-dimensional access solid state memory | |
US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
JP2549601B2 (ja) | レジスタ制御回路 | |
JPS59178538A (ja) | シフタ回路のアレイ | |
JPS6290738A (ja) | デ−タ選択方式 | |
US5499383A (en) | DMA control device controlling sequential storage of data | |
JPH0328718B2 (ja) | ||
JP2624375B2 (ja) | Icメモリ | |
JP2679820B2 (ja) | ビット反転装置 | |
JP2969825B2 (ja) | デュアルポートメモリ | |
JPS6151237A (ja) | 信号発生器 | |
JPS6097454A (ja) | デ−タ処理装置 | |
JPS61235969A (ja) | メモリ装置 | |
JPH0520176A (ja) | 半導体記憶装置 | |
JPH02212952A (ja) | メモリアクセス制御方式 | |
JP3455828B2 (ja) | ビットシフト回路 | |
JP3251265B2 (ja) | メモリ出力制御回路 | |
JPH05289938A (ja) | メモリアクセス装置 | |
JPS6168636A (ja) | デ−タ処理装置 | |
JPH02113380A (ja) | パターンデータ発生回路 | |
JPS62249228A (ja) | シフト装置 | |
JPS59191184A (ja) | メモリ装置 | |
JPS63118965A (ja) | Dmaワ−ド転送方式 | |
JPH0464988A (ja) | Fifoメモリ | |
JPS6356730A (ja) | レジスタフアイル |