JPS6290738A - デ−タ選択方式 - Google Patents
デ−タ選択方式Info
- Publication number
- JPS6290738A JPS6290738A JP60229056A JP22905685A JPS6290738A JP S6290738 A JPS6290738 A JP S6290738A JP 60229056 A JP60229056 A JP 60229056A JP 22905685 A JP22905685 A JP 22905685A JP S6290738 A JPS6290738 A JP S6290738A
- Authority
- JP
- Japan
- Prior art keywords
- data
- selection
- address
- memory table
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数のデータのうちいずれかデータを選択し
て送り出すデータ選択方式に関する。
て送り出すデータ選択方式に関する。
第５図は従来のデータ選択方式の構成図である。
第５図において、Ｉは４ビツトのデータＡをランチする
レジスタ、２は４ビツトのデータＢをランチするレジス
タ、３はデータＢが８の値を示すとき選択信号線６０を
ローレベルにし、データＢが８以外の値を示すとき選択
信号線６０をハイレベルにするデコード部、４はデコー
ド部３の選択信号線６０の選択信号によりレジスタ１，
２の出力を選択するセレクタ、７０はレジスタ１．２に
４ビツトのデータＡ、Ｂをラッチするためのデータラッ
チクロックを出力するラッチフロツタ信号線である。
レジスタ、２は４ビツトのデータＢをランチするレジス
タ、３はデータＢが８の値を示すとき選択信号線６０を
ローレベルにし、データＢが８以外の値を示すとき選択
信号線６０をハイレベルにするデコード部、４はデコー
ド部３の選択信号線６０の選択信号によりレジスタ１，
２の出力を選択するセレクタ、７０はレジスタ１．２に
４ビツトのデータＡ、Ｂをラッチするためのデータラッ
チクロックを出力するラッチフロツタ信号線である。
次に動作について説明する。
４ピントのデータＡ及び４ビツトのデータＢが信号線１
０．２０を介してレジスタ１．２にそれぞれ入力される
と、う・ノチクロック信号線７ｏがら送られてくるデー
タラッチクロックによりレジスタ１，２にそれぞれデー
タＡ、Ｂがう１．チされる。
０．２０を介してレジスタ１．２にそれぞれ入力される
と、う・ノチクロック信号線７ｏがら送られてくるデー
タラッチクロックによりレジスタ１，２にそれぞれデー
タＡ、Ｂがう１．チされる。
このときデータＢの値が８ならばデコード部３はローレ
ベルの信号を選択信号としてセレクタ４に出力し、セレ
クタ４はこのローレベルの選択信号に基づき、データＡ
を選択データ線５０に出力する。
ベルの信号を選択信号としてセレクタ４に出力し、セレ
クタ４はこのローレベルの選択信号に基づき、データＡ
を選択データ線５０に出力する。
またデータＢの値が８以外ならば、デコード部３はハイ
レベルの信号を選択信号としてセレクタ４に出力し、セ
レクタ４はこのハイレベルの選択信号に基づき、データ
Ｂを選択データ線５０に出力する。
レベルの信号を選択信号としてセレクタ４に出力し、セ
レクタ４はこのハイレベルの選択信号に基づき、データ
Ｂを選択データ線５０に出力する。
従来のデータ選択方式は、以上の方式で行われていたた
め、選択の条件が可変である場合、すべての選択の条件
についてデコード部を必要とし、回路が複雑になるなど
の問題点があった。
め、選択の条件が可変である場合、すべての選択の条件
についてデコード部を必要とし、回路が複雑になるなど
の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、選択の条件が可変であっても簡単な回路で
データの選択を実現することを目的とする。
れたもので、選択の条件が可変であっても簡単な回路で
データの選択を実現することを目的とする。
このためこの発明にかかるデータ選択方式は、データの
値に基づく選択条件に合わせて中央処理装置から各アド
レスに選択データを書き込んだ少なくとも上記データの
ビット数をアドレスビット数とするメモリテーブルを設
け、データによってアドレスが指定されたメモリテーブ
ルの番地から上記選択データを出力してデータの選択を
行うことを特徴とするものである。
値に基づく選択条件に合わせて中央処理装置から各アド
レスに選択データを書き込んだ少なくとも上記データの
ビット数をアドレスビット数とするメモリテーブルを設
け、データによってアドレスが指定されたメモリテーブ
ルの番地から上記選択データを出力してデータの選択を
行うことを特徴とするものである。
データ列の値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくとも上
記データ列のビット数をアドレスビット数とするメモリ
テーブルはデータ列によってアドレスが指定されると、
このアドレスが指定されたメモリテーブルの番地から上
記選択データを出力する。
から各アドレスに選択データを書き込んだ少なくとも上
記データ列のビット数をアドレスビット数とするメモリ
テーブルはデータ列によってアドレスが指定されると、
このアドレスが指定されたメモリテーブルの番地から上
記選択データを出力する。
以下図面に基づいて本発明の一実施例を説明する。
第１図において、１は４ビツトのデータＡをラッチする
レジスタ、２は４ビツトのデータＢをラッチするレジス
タ、４はレジスタ１，２から送られてくる４ビツトのデ
ータＡ、Ｂのうちいずれかのデータを選択して出力する
セレクタ、５は中央処理装置からアドレスバス８０を介
して送られてくるアドレスと、信号線３０を介して送ら
れてくるデータＡ及び信号線４０を介して送られてくる
データＢとの切り換えを行うアドレス切換器、６はデー
タＡ、Ｂの値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくともデ
ータＡ、Ｂのビット数をアドレスビット数とするメモリ
テーブルを有するＲＡＭ （、ランダムアクセスメモリ
）７は中央処理装置からデータバス１００を介してＲＡ
Ｍ６の各アドレスに選択データを書き込む際の選択デー
タを一時記憶しておくためのバッファである。
レジスタ、２は４ビツトのデータＢをラッチするレジス
タ、４はレジスタ１，２から送られてくる４ビツトのデ
ータＡ、Ｂのうちいずれかのデータを選択して出力する
セレクタ、５は中央処理装置からアドレスバス８０を介
して送られてくるアドレスと、信号線３０を介して送ら
れてくるデータＡ及び信号線４０を介して送られてくる
データＢとの切り換えを行うアドレス切換器、６はデー
タＡ、Ｂの値に基づく選択条件に合わせて中央処理装置
から各アドレスに選択データを書き込んだ少なくともデ
ータＡ、Ｂのビット数をアドレスビット数とするメモリ
テーブルを有するＲＡＭ （、ランダムアクセスメモリ
）７は中央処理装置からデータバス１００を介してＲＡ
Ｍ６の各アドレスに選択データを書き込む際の選択デー
タを一時記憶しておくためのバッファである。
次にこのように構成されたデータ選択方式の動作を説明
する。
する。
中央処理装置からコントロール信号線９０を介して書き
込み信号が出力されると、アドレス切換器５は中央処理
装置からアドレスバス８０を介して送られてくるアドレ
ス信号を選択し、信号線１１０を介してＲＡＭ６に出力
する。
込み信号が出力されると、アドレス切換器５は中央処理
装置からアドレスバス８０を介して送られてくるアドレ
ス信号を選択し、信号線１１０を介してＲＡＭ６に出力
する。
この書き込み信号が出力されたとき、ＲＡＭ６は書き込
み可能の状態となっており、このため、バッファ７に一
時記憶されていた中央処理装置から送られてきた選択デ
ータがＲＡＭ６に書き込まれる。
み可能の状態となっており、このため、バッファ７に一
時記憶されていた中央処理装置から送られてきた選択デ
ータがＲＡＭ６に書き込まれる。
このようにしてＲＡＭ６にはデータＡ、Ｂの値に基づく
選択条件に従って選択データが書き込まれたメモリテー
ブルが設定される。
選択条件に従って選択データが書き込まれたメモリテー
ブルが設定される。
ここで中央処理装置からコントロール信号線９０を介し
て読み出し信号が出力されると、アドレス切換器５は信
号線３０．４０を介して送られてくるデータＡ、Ｂを信
号線１１０を介してＲＡＭ６に出力するように切り換え
、ＲＡＭ６を読み出し可能状態とする。
て読み出し信号が出力されると、アドレス切換器５は信
号線３０．４０を介して送られてくるデータＡ、Ｂを信
号線１１０を介してＲＡＭ６に出力するように切り換え
、ＲＡＭ６を読み出し可能状態とする。
したがってデータＡ、Ｂが信号線１０，２０゜レジスタ
１，２、信号線３０．４０を介してＲＡＭ６に入力され
ると、データＡ、Ｂの値をアドレスとして、このアドレ
スによって指定されたメモリテーブルの番地に記憶され
ている選択データが選択信号線６０に出力される。
１，２、信号線３０．４０を介してＲＡＭ６に入力され
ると、データＡ、Ｂの値をアドレスとして、このアドレ
スによって指定されたメモリテーブルの番地に記憶され
ている選択データが選択信号線６０に出力される。
この選択データに基づいてセレクタ４はデータＡまたは
データＢを選択して選択データ線５０に出力する。
データＢを選択して選択データ線５０に出力する。
次にＲＡＭ６に入力するアドレスの詳細を第２図に基づ
いて説明する。
いて説明する。
中央処理装置からコントロール信号線９０を介して書き
込み信号が出力されると、ＲＡＭ６のアドレス線１１０
ａ〜１１０ｈには中央処理装置からのアドレス信号がア
ドレスバス８０ａ〜８０ｈを介して入力される。
込み信号が出力されると、ＲＡＭ６のアドレス線１１０
ａ〜１１０ｈには中央処理装置からのアドレス信号がア
ドレスバス８０ａ〜８０ｈを介して入力される。
またコントロール信号線９０に出力されていた書き込み
信号がなくなって読み出し信号が出力されるとＲＡＭ６
のアドレス線１１０ａ 〜１１０ｈにはデータＡ、Ｂが
信号線３０ａ〜３０ｄ。
信号がなくなって読み出し信号が出力されるとＲＡＭ６
のアドレス線１１０ａ 〜１１０ｈにはデータＡ、Ｂが
信号線３０ａ〜３０ｄ。
４０ａ〜４０ｄを介して入力される。
ここでアドレス線８０ａ〜８０ｈに入力される中央処理
装置からのアドレス信号は記号順にアドレスのＬＳＢか
らＭＳＢに対応し、信号線３０ａ〜３０ｄは記号順にデ
ータＡのＬＳＢからＭＳＢに対応し、信号線４０ａ〜４
０ｄは記号順にデータＢのＬＳＢからＭＳＢに対応して
いる。
装置からのアドレス信号は記号順にアドレスのＬＳＢか
らＭＳＢに対応し、信号線３０ａ〜３０ｄは記号順にデ
ータＡのＬＳＢからＭＳＢに対応し、信号線４０ａ〜４
０ｄは記号順にデータＢのＬＳＢからＭＳＢに対応して
いる。
次に４ビツトのデータＢが８以外の値ならばデータＢを
選択し、４ビツトのデータＢが８の値ならばデータＡを
選択してセレクタ４から出力する場合について説明する
。
選択し、４ビツトのデータＢが８の値ならばデータＡを
選択してセレクタ４から出力する場合について説明する
。
第３図はこの場合のＲＡＭ６のメモリテーブルの構成図
である。
である。
第３図において、行アドレスにはデータＢの値が、列ア
ドレスにはデータＡの値が対応するようになっている。
ドレスにはデータＡの値が対応するようになっている。
したがってデータＢの値が０〜７．９〜１５のいずれか
の値すなわち８以外の値であればデータＡの値に関係な
く１、ＲＡＭ６からハイレベルの信号が選択信号線６０
を介してセレクタ４に出力され、セレクタ４はこのハイ
レベルの信号に従ってデータＢを選択して選択データ線
５０に出力する。
の値すなわち８以外の値であればデータＡの値に関係な
く１、ＲＡＭ６からハイレベルの信号が選択信号線６０
を介してセレクタ４に出力され、セレクタ４はこのハイ
レベルの信号に従ってデータＢを選択して選択データ線
５０に出力する。
またデータＢの値が８であればデータＡの値に関係なく
ＲＡＭ６からローレベルの信号が選択信号線６０を介し
てセレクタ４に出力され、セレクタ４はこのローレベル
の信号に従ってデータＡを選択して選択データ線５ｏに
出力する。
ＲＡＭ６からローレベルの信号が選択信号線６０を介し
てセレクタ４に出力され、セレクタ４はこのローレベル
の信号に従ってデータＡを選択して選択データ線５ｏに
出力する。
次に４ビツトのデータＡが７以外の値ならばデータＡを
選択し、４ビツトのデータＡが７の値ならばデータＢを
選択してセレクタ４から出力する場合について説明する
。
選択し、４ビツトのデータＡが７の値ならばデータＢを
選択してセレクタ４から出力する場合について説明する
。
第４図はこの場合のＲＡＭ６のメモリテーブルの構成図
である。
である。
第４図において、行アドレスにはデータＢの値が、列ア
ドレスにはデータＡの値が対応するようになっている。
ドレスにはデータＡの値が対応するようになっている。
したがってデータＡの値が０〜６，８〜１５のいずれか
の値すなわち７以外の値であればデータＢの値に関係な
く、ＲＡＭ６からローレベルの信号が選択信号線６０を
介してセレクタ４に出力され、セレクタ４はこのローレ
ベルの信号に従ってデータＡを選択して選択データ線５
０に出力する。
の値すなわち７以外の値であればデータＢの値に関係な
く、ＲＡＭ６からローレベルの信号が選択信号線６０を
介してセレクタ４に出力され、セレクタ４はこのローレ
ベルの信号に従ってデータＡを選択して選択データ線５
０に出力する。
またデータＡの値が７であればデータＢの値に関係なく
ＲＡＭ６からハイレベルの信号が選択信号線６０を介し
てセレクタ４に出力され、セレクタ４はこのハイレベル
の信号に従ってデータＢを選択して選択データ線５ｏに
出力する。
ＲＡＭ６からハイレベルの信号が選択信号線６０を介し
てセレクタ４に出力され、セレクタ４はこのハイレベル
の信号に従ってデータＢを選択して選択データ線５ｏに
出力する。
なお上記実施例では２種類のデータのうち１種類のデー
タを選択する場合を示したが、データの種類の数、各デ
ータのビット幅、選択されるデータの数はそれぞれ任意
でよく上記の方式により、同様の効果が得られる。
タを選択する場合を示したが、データの種類の数、各デ
ータのビット幅、選択されるデータの数はそれぞれ任意
でよく上記の方式により、同様の効果が得られる。
これについて簡単に説明する。データの種類をｎ（［１
、各データビット幅をＷｔ 、Ｗ２ 、Ｗ３・・・・・
・Ｗｏ、選択されるデータの種類をｍ個、選択されたデ
ータをω１．ω２・・・・・・ωｍとする。上記実施例
では２次元のメモリテーブルを設けたが、ｎ種類データ
の場合であればｎ次元のメモリテーブルを設ける。また
各次元のアドレスにはＷ １． Ｗ ２・・・・・・Ｗ
ｎのビット幅のアドレスを振り分ける。各テーブルには
ｌビット以上の選択情報を書き込む。
、各データビット幅をＷｔ 、Ｗ２ 、Ｗ３・・・・・
・Ｗｏ、選択されるデータの種類をｍ個、選択されたデ
ータをω１．ω２・・・・・・ωｍとする。上記実施例
では２次元のメモリテーブルを設けたが、ｎ種類データ
の場合であればｎ次元のメモリテーブルを設ける。また
各次元のアドレスにはＷ １． Ｗ ２・・・・・・Ｗ
ｎのビット幅のアドレスを振り分ける。各テーブルには
ｌビット以上の選択情報を書き込む。
（ただしｌは、ｍ種類のデータの選択方法が組み合わせ
選択であれば’Ｏ１ｌ （ｎＣｍ）以上の最小整数と
なり順列選択であれば６ｏｇ２ （ｎ！／ｍｊ）以上の
最小整数となる。（ただしｎ＞ｍである。） 〔発明の効果〕 以上述べたようにこの発明によれば、上記データの値に
基づく選択条件に合わせて中央処理装置から各アドレス
に選択データを書き込んだ少なくとも上記データのビッ
ト数をアドレスビット数とするメモリテーブルを設け、
データによってアドレスが指定されたメモリテーブルの
番地から上記選択データを出力してデータの選択を行う
ので、簡単な回路でデータの選択を行うことができ、し
かもデータの選択条件を変更することが容易にできる。
選択であれば’Ｏ１ｌ （ｎＣｍ）以上の最小整数と
なり順列選択であれば６ｏｇ２ （ｎ！／ｍｊ）以上の
最小整数となる。（ただしｎ＞ｍである。） 〔発明の効果〕 以上述べたようにこの発明によれば、上記データの値に
基づく選択条件に合わせて中央処理装置から各アドレス
に選択データを書き込んだ少なくとも上記データのビッ
ト数をアドレスビット数とするメモリテーブルを設け、
データによってアドレスが指定されたメモリテーブルの
番地から上記選択データを出力してデータの選択を行う
ので、簡単な回路でデータの選択を行うことができ、し
かもデータの選択条件を変更することが容易にできる。
第１図はこの発明の一実施例を示す構成図、第２図はＲ
ＡＭのアドレスを示す詳細図、第３図はＲＡＭのメモリ
テーブルの第１の内容を示す構成図、第４図はＲＡＭの
メモリテーブルの第２の内容を示す構成図、第５図は従
来のデータ選択方式を示す構成図である。 １．２・・・・・・レジスタ、４・・・・・・セレクタ
、５・・・・・・アドレス切換器、６・・・・・・バッ
ファ、７・・・・・・バッファ０ 代理人 大音 増雄（はが２名） 手続補正書泪発 昭和 年 月 日 ２、発明の名称 データ選択方式 ３、補正をする者 ５、補正の対象 発明の詳細な説明の欄。 ６、 補正の内容 （１）明細書第５頁第１０１テ目「（ランダムアクセス
メモリ）」とあるのを「（ランダムアクセスメモリ）、
」と補正する。 （２）同書第５頁第１２行目乃至第１３行目「選択デー
ター−一−一−−−・バッファである。」とあるのを「
選択データを書き込む際にのみ、選択データをＲＡＭ６
に出力するためのバッファである。」と補正する。 （３）同書第６頁第２行目乃至第５行目「このため、−
−−−−一一書き込まれる。」とあるのを「これと同時
にバッファ７から選択データがＲＡＭ６に出力され、Ｒ
ＡＭ６にそのデータが書き込まれる。」シ桟”ニ１や。 以上
ＡＭのアドレスを示す詳細図、第３図はＲＡＭのメモリ
テーブルの第１の内容を示す構成図、第４図はＲＡＭの
メモリテーブルの第２の内容を示す構成図、第５図は従
来のデータ選択方式を示す構成図である。 １．２・・・・・・レジスタ、４・・・・・・セレクタ
、５・・・・・・アドレス切換器、６・・・・・・バッ
ファ、７・・・・・・バッファ０ 代理人 大音 増雄（はが２名） 手続補正書泪発 昭和 年 月 日 ２、発明の名称 データ選択方式 ３、補正をする者 ５、補正の対象 発明の詳細な説明の欄。 ６、 補正の内容 （１）明細書第５頁第１０１テ目「（ランダムアクセス
メモリ）」とあるのを「（ランダムアクセスメモリ）、
」と補正する。 （２）同書第５頁第１２行目乃至第１３行目「選択デー
ター−一−一−−−・バッファである。」とあるのを「
選択データを書き込む際にのみ、選択データをＲＡＭ６
に出力するためのバッファである。」と補正する。 （３）同書第６頁第２行目乃至第５行目「このため、−
−−−−一一書き込まれる。」とあるのを「これと同時
にバッファ７から選択データがＲＡＭ６に出力され、Ｒ
ＡＭ６にそのデータが書き込まれる。」シ桟”ニ１や。 以上
Claims (1)
- 複数のデータのうちいずれかのデータを選択して出力す
るデータ選択方式において、上記データの値に基づく選
択条件に合わせて中央処理装置から各アドレスに選択デ
ータを書き込んだ少なくとも上記データのビット数をア
ドレスビット数とするメモリテーブルを設け、データに
よってアドレスが指定されたメモリテーブルの番地から
上記選択データを出力してデータの選択を行うことを特
徴とするデータ選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229056A JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229056A JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290738A true JPS6290738A (ja) | 1987-04-25 |
Family
ID=16886049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229056A Pending JPS6290738A (ja) | 1985-10-15 | 1985-10-15 | デ−タ選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290738A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819967A (ja) * | 1981-07-28 | 1983-02-05 | Nec Corp | バス結合装置 |
-
1985
- 1985-10-15 JP JP60229056A patent/JPS6290738A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819967A (ja) * | 1981-07-28 | 1983-02-05 | Nec Corp | バス結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1423397A (en) | Multi-dimensional access solid state memory | |
| US4800535A (en) | Interleaved memory addressing system and method using a parity signal | |
| JP2549601B2 (ja) | レジスタ制御回路 | |
| JPS59178538A (ja) | シフタ回路のアレイ | |
| JPS6290738A (ja) | デ−タ選択方式 | |
| US5499383A (en) | DMA control device controlling sequential storage of data | |
| JPH0328718B2 (ja) | ||
| JP2624375B2 (ja) | Ｉｃメモリ | |
| JP2679820B2 (ja) | ビット反転装置 | |
| JP2969825B2 (ja) | デュアルポートメモリ | |
| JPS6151237A (ja) | 信号発生器 | |
| JPS6097454A (ja) | デ−タ処理装置 | |
| JPS61235969A (ja) | メモリ装置 | |
| JPH0520176A (ja) | 半導体記憶装置 | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| JP3455828B2 (ja) | ビットシフト回路 | |
| JP3251265B2 (ja) | メモリ出力制御回路 | |
| JPH05289938A (ja) | メモリアクセス装置 | |
| JPS6168636A (ja) | デ−タ処理装置 | |
| JPH02113380A (ja) | パターンデータ発生回路 | |
| JPS62249228A (ja) | シフト装置 | |
| JPS59191184A (ja) | メモリ装置 | |
| JPS63118965A (ja) | Ｄｍａワ−ド転送方式 | |
| JPH0464988A (ja) | Ｆｉｆｏメモリ | |
| JPS6356730A (ja) | レジスタフアイル |