JPS6151237A - 信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｌに１１ この発明はディジタル信号発生器に関づるものであり、
特に、マスキング１ＩｉＩＪ御信号を発生するための発
生器に関するものである。

ディジタルコンピュータにおいて、ディジタルデータは
、１６ビツト、３２ビツトおよび６４ビットのように予
め定められた長さのワードでフォーマット化されている
。ビットＯは最下位ビットであり、ビット１はその次の
最下位ビットであり、ビット２はその次の最下位ビット
、などである。

これらのデータワードは、それらが選択的に検索される
メモリまたはレジスタのような種々の記憶手段に記憶さ
れ、かつプログラムの命令に応答して演算装置によって
作動され続ける。

しかしながら、しばしば、命令は、データワードの一部
のみが作動されるべきことを特定する。

たとえば、成る命令は、１個の１６−ピッドデータワー
ドのうち４ビツトないし第２ビツトのみを伯の１６−ピ
ッドデータワードの４ないし第２ビツトと比較するよう
に特定するかもしれない。このような場合、演埠オペレ
ーションにおいて無視されるべきデータワードのそれら
のビットをマスクする信号を発生する手段が必要とされ
る。上述゛　　　　　　の例においては、比較オペレー
ションを行なう前に、選択されたデータワードからビッ
トＯないし３および１３ないし１５をマスクするための
信号が必要とされる。

このようなマスキング信号を発生する１つの方法はリー
ドオンリメモリを用いることである。２個の連鎖された
アドレス（たとえば、コードＣＤ＃１およびコードＣＤ
＃２）がリードオンリメモリのアドレス入力端子へ送ら
れる。コードＣＤ＃１は、マスクされるべきでないワー
ドの最上位ビットを特定し、他方ＣＤ＃２はマスクされ
るべきでないワードの最下位ビットを特定する。コード
ＣＤ＃１およびコードＣＤＩ２の各連鎖はリードオンリ
メモリにおける１ワードをアドレス指定し、かつアドレ
ス指定されたワードのビットは所望のマスキングパター
ンにプリセットされる。

しかしながら、上−述し１＝リ一ドオンリメモリ信号発
生器に伴う問題は、その実現のために極めて多くのトラ
ンジスタが必要とされることである。

たとえば、マスクされるべきワードが６４ビツトを含め
ば、コードＣＤ＃１およびコードＣＤ　＃　２は共に、
６４−ビットロケーションのすべてを特定することがで
きるようにするために６ビツトを含よな１プればならな
い。また、リードオンリメモリの各ワードは６４ビツト
を含まなければならない。このように、（ＲＯＭにおけ
るビットの全数に等しい）ＲＯＭにおけるトランジスタ
の全数は、２６２．１４４個のトランジスタに等しい６
４Ｘ６４Ｘ６４である。また、マスクされるべきワード
のビット数は増大するので、トランジスタの数は急速に
大きくなる。

したがって、この発明の主たる目的は、データワードの
ビットを選択的にマスクするマスク信号を発生するため
の改良された信号発生器を提供することである。

この発明の他の目的は、その実現のためにトランジスタ
の数が実質的に少なくてもすむマスク信号光り器を提供
することである。

１１Ｌ１」 これらの目的および他の目的はこの発明の信号発生器に
よって達成される。この発明の信号発生器は、それぞれ
複数個の導体０ないしＮを備え、これらの導体の各々は
それぞれの抵抗手段を介して第１の電圧バスへ結合され
、第１の組のｉ−ランジスタの第１、第２、第３、・・
・グループはそれぞれ導体１ないしＮ、２ないしＮ、３
ないしＮ、・・・Ｎを第２の電圧バスへ結合し、第２の
組のトランジスタの第１、第２、第３、・・・グループ
のトランジスタはそれぞれ導体０，０ないし１，０ない
し２、・・・０ないしＮ−１を第２の電圧バスへ結合し
、かつデコーダは外部で発生されるコードＣＤ＃１およ
びＣＤ＃２に応答して第１の組の選択可能なグループお
よび第２の組の選択可能なグループのトランジスタをオ
ンにする。

“　　−の１Ｈな説明 さて、第１図を参照して、この発明に従って構成される
信号発生器の好ましい実施例を説明する。

この実施例は、Ｃｏ、Ｃ１，０２，・、Ｃ１５，！：し
て符号を付した１６個の導体を含む。各導体はそれぞれ
の抵抗手段Ｒを介して、電圧十Ｖ１を持つ電圧バスＢ１
へ結合される。最適には、各抵抗手段Ｒは、接地された
ゲートを有するＰ−チャネルＭＯＳトランジスタからな
る。

トランジスタグループＧ１ないしＧ１５に配列される第
１の相のＮ−チャネルトランジスタは導体Ｃ１ないしＣ
１５を第２の電圧バスＢ２へ結合する。グループＧ１は
接地電位を有する電圧バスＢ２へ導体Ｃ１，−Ｃ１５を
結合する１５個のトランジスタを含み、グループＧ２は
導体Ｃ２−Ｃｌ３を電圧バスＢ２へ結合する１４個のト
ランジスタを含み、グループＧ３は導体Ｃ４，−０１５
を電圧バスＢ２へ結合する１３個のトランジスタを含み
、・・・などである。

トランジスタグループ０１′ないしＧ１５−に配列され
る第２の組のＮ−チャネルトランジスタは導体ＣＯない
しＣ１４を電圧バスＢ２へ結合する。グループＧ１”は
導体ＣＯを伝達バスＢ２へ結合する１個のトランジスタ
を含み、グループＧ２−は導体Ｃｏ−Ｃｌを電圧バスＢ
２へ結合する２個のトランジスタを含み、グループＧ３
′は導ペ ベ　　　　体Ｃｏ−０２を電圧バスＢ２へ結合する３個
のトランジスタを含み、・・・、などである。

第１図の実施例にはまた、１対のデコーダＤ１およびＤ
２が含まれる。デコーダＤ１は、グループＧ１．Ｇ２．
・・・、Ｇ１５におけるトランジスタのゲートへそれぞ
れ結合する多出力ラインＬＯ。

Ｌｌ、・・・Ｌｌ４を有する。比較的には、デコーダＤ
２は、グループａ１′、Ｇ２−、・・・、Ｇ１５−にお
けるトランジスタのゲートへそれぞれ結合する多出力ラ
インＬ１．Ｌ２．・・・、Ｌ１５を有する。

これらの結合の詳細を第１Ａ図に示寸。

デコーダＤ１およびデコーダＤ２はそれぞれの２進コー
ドを受けるための入力端子Ｉを有する。

受信したコードに応答して、各デコーダは、そのコード
と同じ数を有するその出力ラインに信号を発生する。次
に、その信号は、それが結合されるトランジスタのグル
ープをオンにする。たとえば、デコーダＤ１がＯのコー
ドを受けると、それは、グループ１のトランジスタのす
べてをオンにするその出力ライン１０に信号を発生する
。同様に、デコーダＤ２が８のコードを受けると、それ
は、グループＧ８−のすべてのトランジスタをオンにす
る出力ラインＬ８に信号を発生する。

コードは、１対のマルチプレクサＭ１およびＭ２、減算
回路８１．および加算回路Ａ１．および比較回路ＣＭＰ
によってデコーダＤ１およびＤ２の入力端子■へ供給さ
れる。回路Ａ１は、１を、外部で発生されたコードＣＤ
＃１へ加算し、他方回路Ｓ１は他の外部で発生されたコ
ードＣＤ＃２から１を減算する。マルチプレクサＭ１は
それぞれコードＣＤ＃１およびコードＣＤ＃２マイナス
１を受ける１対の入力端子を有する。同様に、マルチプ
レクサＭ２は、それぞれコードＣＤ＃２およびコードＣ
Ｄ＃２およびコードＣＤ＃１プラス１を受ける１対の入
力端子を有する。

比較器ＣＭＰはコードＣＤ＃１およびＣＯＨ２を比較し
、かつ応じて、それはマルチプレクサＭ１およびＭ２の
ための５ＥＬＥＣＴ信号を発生する。コードＣＤ＃１が
コードＣＤ＃２よりも大きいかまたは等しくプれば、５
ＥＬＥＣＴは真であり、ＣＯＨ２およびＣＯＨ２は、そ
れぞれ、マルチプレクサＭ１およびＭ２を介してデコー
ダＤ１およびＤ２へ至る。逆に、コードＣＤ＃１がコー
ドＣＤ＃２よりも小さければ、５ＥＬＥＣＴは偽であり
、ＣＤ＃２マイナス１がマルチプレクサＭ１を介してデ
コーダＤ１へ至り、他方、コードＣＤ廿１プラス１はマ
ルチプレクサＭ２を介してデコーダＤ２へ至る。

反転マルチプレクサＭ３もまた第１図の回路に含まれる
。マルチプレクサＭ３はそれぞれ導体ＣＯないしＣ１５
へ結合する複数個の入力端子を有する。マルチプレクサ
Ｍ３はまた、５ＥＬＥＣ下信号を受けるように結合され
る制御入力端子を有する。５ＥＬＥＣＴが真であれば、
導体Ｃ０−Ｃｌ３上の信号は直接マルチプレク＋ＪＭ３
を介して信号５ｏ−８１５として通過する。逆に、５Ｅ
ＬＥＣＴが偽であれば、導体Ｇｏ−０１５上の信号はマ
ルチプレクサＭ３により反転されかつ信号５Ｏ−８１５
として出力端子上に発生される。

第２図は、コードＣＤ＃１およびＣＯＨ２が出力信号を
発生するためいかにして第１図の発生器によって作動さ
れるかを示す。第２図の欄１の例において、コードＣＤ
＃１は２進１ｏであり、かつコードＣＤ廿２は２進３で
ある。比較器ＣＭＰはこれらのコードを比較し、かつ応
じて、それは５ＥＬＥＣＴを真に強制する、なぜならば
コードＣＤ＃１はコードＣＤ＃２よりも大きいからであ
る。

マルチプレクサＭ１は５ＥＬＥＣＴ信号を受（プ、かつ
応じて、デコーダＤ１の入力端子ＩヘコードＣＤ＃１を
通過さゼる。次に、デコーダＤ１は、グループＧ１１に
おけるトランジスタのすべてをオンにするイの出カライ
ンＬＩＯ上の信号を発生することによって、その入力端
子の２進１０に応答する。これらのオンにされたトラン
ジスタは、次に、導体Ｃ１１−Ｃｌ３をバスＢ２の接地
へ結合する。

マルチプレクサＭ２もまた５ＥＬＥＣＴ信号を受け、か
つその真値状態に応答して、マルチプレクサＢはコード
ＣＤ＃２をデコーダＤ２の入力端２　　　　　　子■”
通過さする・０−ドＣＤ＃２が２進３Ｔ″あり、かつし
たがって、デコーダＤ２は、グループＧ３−の１〜ラン
ジスタのすべてをオンにする出力ラインＬ３に信号を発
生する。これらのオンにされたトランジスタは、次に、
導体Ｃ０−０２をバスＢ２の接地へ結合する。

上述の例において、導体Ｃ１０−０３へ結合するトラン
ジスタはオフのままである。したがって、バスＢ１上の
＋■１Ｎ圧は抵抗Ｒを介してこれらの導体へ至る。導体
Ｃ１０−Ｂ３の＋Ｖ１信号のすべては次にマルチプレク
リ°Ｍ３へ送られ、かつ５ＥＬＥＣＴ信号の真値状態に
応答して、それらは出力信号８１０−８３としてマルチ
プレクサＭ３により再度発生される。

第２図の欄２は、コードＣＤ１１がコードＣＤ＃２より
も大きい第１図の発生器の動作の他の例を示す。この例
において、コードＣＤ＃１は２進第２であり、コードＣ
Ｄ＃２は２進８である。、ＣＤ＃１はＣＤ＃２よりも大
きいので、５ＥＬＥＣＴ信号は真であり、したがって、
コードＣＤ＃１およびＣＤ＃２はそれぞれデコーダＤ１
およびＢ２へ至る。

デコーダ第２は、グループＧ１３のトランジスタをオン
にづる出力ライン１第２に信号を発生することによって
２進第２に応答し、かつこれらのターンオンしたトラン
ジスタは導体Ｃ１５−０１３を接地へ結合する。デコー
ダ０２はグループ０８′のトランシタをオンにする出力
ラインＬ８に信号を発生づることによって、２進８に応
答し、かつこれらのオンにされたトランジスタは導体Ｃ
７−Ｇｏを接地へ結合する。

この例において、導体ＣＩ　２−０８へ結合するトラン
ジスタのすへてはオフのままである。それゆえに、これ
らの導体上の信号は電圧子Ｖ１に留まり、かつそれらは
、出力信号８第２−８８として５ＥＬＥＣＴ信号の真状
態に応答してマルチプレクサＭ３を通される。

欄３の例において、コードＣＤ＃１およびコードＣＤ＃
２は共に２進６に等しい。これによって、信号発生器１
Ｊ出力信号Ｓ６のみを発生する。コードＣＤＩ’ｌおよ
びコードＣＤ＃２は互いに等しいので、比較器ＣＭＰは
５ＥＬＥＣＴ信号を真に強制する１、シたがって、デコ
ーダＤ１およびＢ２は、それぞれ、コードＣＤ＃１およ
びＣＯ＃２を受ける。

コードＣＤ＃１の２進６に応答して、デコーダＤ１は、
グループＧ７のトランジスタをオンにする出力ラインＬ
６に信号を発生する。同様に、その入力端子の２進６に
応答して、デコーダＤ２は、グループ０６′のトランジ
スタをオンにする信号をその出力ラインＬ６に発生する
。これらのオンにされたトランジスタは導体Ｃ１５−０
７およびＢ３−Ｃｏを接地へ結合し、他方、導体Ｃ６は
電圧子Ｖ１に留まる。導体Ｃ６のその＋１電圧は、次い
で、５ＥＬＥＣＴ信号の真値状態に応答して信号＄６と
してマルチプレクサＭ３を通過する。

欄４の例において、コードＣＤ＃１は２進３であり、コ
ードＣＤ＃２は２１第２である。コードＣＤＩ、２はコ
ードＣＤ＃１よりも大きいので、回路ＣＭＰは５ＥＬＥ
ＣＴ信号を偽に強！１ｉｌＪ　する。したがって、マル
チプレクサＭ１はコードＣＤ＃２マイナス１（これは２
進１１）をデコーダ０１の入力端子へ通す。その２進１
１に応答して、デコ−ダＤ１は、グループＧ第２のトラ
ンジスタのすべてをオンにする信号を出力ライン１１１
に発生ずる。これらのオンにされたトランジスタは、次
に、導体ＣＩ　５、−　ＣＩ　２を接地へ結合する。

また、Ｓ　Ｅ　Ｌ　Ｅ　ＣＴ信号の偽状態に応答して、
マルヂプレク＋１Ｍ２はコードＣＤ＃１プラス１（これ
は２進４）をデコーダＤ２へ結合する。その２進４に応
箔して、デコーダＤ２は、グループＧ４−のトランジス
タのすべてをオンにする信号をイの出力う、イン１−４
に発生する。これらのオンにされたトランジスタは導体
Ｃ３−Ｇｏを接地へ結合する。

導体Ｃ１５−ＣＩ　２およびＣ３−Ｃｏ上の接地信号の
すべてはマルチプレクサＭ３へ送られ、そこで、それら
は５ＥＬＥＣＴ信号の偽状態に応答して反転される。マ
ルチプレクサＭ３におけるこの反転は出力信号８３−８
ｏおよび３１５−８１１　　　２を発生ず６・ コードＣＤ＃１がコードＣＤ＃２よりも小さい他の例が
欄５に与えられている。ここでは、コードＣＤ１１は２
進４であり、コードＣＤ＃２は２進１０である。これら
のコードに応答して、２進９はデコーダＤ１へ送られ、
２進５はデコーダＤ２へ送られ、グループＧ１０および
Ｇ５−のトランジスタはオンにされて、導体Ｃ１５−Ｃ
１０およびＣ４−Ｃｏを接地へ強制し、かつ接地された
導体上の信号はマルチプレクサＭ３によって反転されて
出力信号３４−８ｏおよび８１５−８１０を発生する。

さて、第３図ないし第８図を参照して、第１図の発生器
の種々のモジュールのための詳細な回路を説明する。第
３図から始めると、第３図はデコーダＤ１およびＤ２の
ための回路を示し、この回路はエンハンスメントモード
トランジスタ２０゜デプリーションモードトランジスタ
２１およびインバータ２２を含む。動作において、入力
信号がその回路の左側で受けられ、そこで、それらは反
転されかつ選択的にトランジスタ２０へ送られる。

最も左列のトランジスタ２０のすべては、入力信号が２
進０のときにオンになり、次の列のトランジスタ２０の
づべては入力信号が２進１のときにオンになり、・・・
などである。特定の列のトランジスタのすべてがオンに
なるとき、出力ラインに信号を発生することによって応
答するインバータ２２へ、これらのオンにされたトラン
ジスタを介して接地電位が送られる。

第４図は加算器モジュールＡ１のための回路を示づ”。

この回路はＥＸＣＬｔＪＳ　Ｉ　ＶＥ−ＯＲゲート３０
、インバータ３１、およびＡＮＤゲート３２を含み、こ
れらのずべては図解されているように相互接続されてい
る。動作において、コードＣＤ＃１が回路の右側で受け
られ、そこで、ビット０が反転される。ビット１はビッ
ト０が１である場合のみ反転され、ビット２はビット０
およびビット１が共に１である場合のみ反転され、など
である。実際、これは２進１をコードＣＤ＃１に加える
。

第５図は減算回路Ｓ１の詳細を示す。この回路はＥＸＣ
ＬＵＳ　ＩＶＥ−ＯＲ’Ｆ−−１−４０、インバータ４
１およびＮＯＲゲート４２を含む。動作において、最下
位ビットが反転される。ヒツト１は、ビット０がＯの場
合反転され、ビット２はビット０よりビット１が共に０
０場合反私され、などである。事実、これは２進１をコ
ードＣＤ＃２から減算する。

第６図はマルチプレクサＭ１およびマルチプレクサＭ２
のための回路の詳細を示す。この回路は１組のトランジ
スタ５０．他の組のトランジスタ５１、インバータ５２
およびバッファ５３を含む。

動作において、Ｓ　Ｅ　Ｌ　Ｅ　ＣＴ信号がトランジス
タ５０へ送られかつ５ＥＬＥＣＴ信号の反転がトランジ
スタ５１へ送られる。５ＥＬＥＣＴが真であれば、トラ
ンジスタ５０はオンになり、それらのソース（すなわち
ＣＤ＃１）上にある信倉を、バッファ５３を介して出力
端子へ通す。逆に、５ＥＬＥＣＴが偽であれば、トラン
ジスタ５１がオンになり、それらのソース（すなわち、
ＣＤ＃２マイナス１）上の信号をバッファ５３を介して
出力端子へ通す。

第７図は反転マルチプレクサＭ３の詳細回路図を示す。

これはインバータ６０１１組のトランジスタ６１、他の
組のトランジスタ６２を含み、これらのすべては図解の
ように相互接続されている。

５ＥＬＥＣＴ信号が真であれば、トランジスタ６１がオ
ンになり、それにより出力信号３１５−８Ｏとして、２
重反転くずなわち、正味は反転していない）して導体Ｃ
１５−ＧＯに信号を通過させる。逆に、５ＥＬＥＣＴ信
号が偽であれば、トランジスタ６２がオンになり、それ
により出力信号５１５−８ｏとして１回の反転でコンダ
クタＣ１５−Ｇｏに信号を通過させる。

第８図は比較器モジュールＣＭＰの詳細論理図を示す。

これはインバータ７０およびＮＯＲゲート７１を含み、
これらのすべては図面に示されるように相互接続される
。コードＣＤ＃１およびコードＣＤ＃２はその左側で第
７図の比較器によって受けられる。コードＣＤ＃１がコ
ードＣＤ＃２グ　　−　　　に等しいかそれよりも大き
ければ、論理ゲート７０および７１は真のＳ　Ｅ　Ｌ　
Ｅ　ＣＴ信号を発生するように作動し、それに対し、コ
ードＣＤ＃２がコードＣＤ＃１よりも小さければ、論理
ゲート７０および７１は偽の５ＥＬＥＣＴ信号を発生す
るように作動する。

この発明の好ましい実施例を詳細に説明してきた。しか
しながら、さらに、多数の変形および修正が、この発明
の性質および精神から逸脱することなくこの実施例にお
いてなされることができる。

たとえば、第１図の実施例は１６個のみの導体Ｃｏ−０
１５を含むが、その数は容易に、任意のさらに大きな数
Ｎまで拡大されてもよい。Ｎ個の導体の各々はそれぞれ
の抵抗手段Ｒを介して電圧バスＢ１へ結合されるであろ
う。デコーダＤ１はＮ個の出力ラインＬＯ，Ｌ１．・・
・ｌ−Ｎ　−１を有し、これらのラインには、能動信号
が、それぞれ、０゜１．２．・・・、Ｎ−１の２進入力
コードに応答して発生される。トランジスタグループＧ
１は導体Ｃ１ないしＯＮを、デコーダＤ１の出力ライン
Ｌ１上の能動信号に応答して、電圧バスＢ２へ結合し、
トランジスタグループＧ２は導体Ｃ２ないしＯＮを、デ
コーダＤ１の出力ラインＬ１の能動信号に応答して、電
圧バスＢ２へ結合し、などである。

デコーダＤ２はＮ個の出力ライン１１．第２．・・・Ｌ
Ｎを右し、これらのラインには、１，２．・・・。

Ｎの２進入力コードに応答して発生される。トランジス
タグループＧ１−は、デコーダＤ２の出力ラインＬ１の
能動信号に応答して、導体ＣＯを電圧バスＢ２へ結合し
、トランジスタグループＧ２−は、デコーダＤ２の出力
ラインＬ２上の能動信号に応答して導体Ｃ１ないしＣＯ
＠電圧バスＢ２へ結合する、などである。モジュールＭ
１．Ｍ２゜８１、ＡＩ、およびＣＭＰは第３図ないし第
８図の回路と対称であるが、コードＣＤ＃１およびＣＤ
＃２のための付加的なビットを処理するように拡大され
るであろう。マルチプレクサＭ３もまた付加的な導体を
処理するために拡大されるであろう。

さて、６４個の出力信号ＳＯないし８６３が発生される
場合のための第１図の発生器の導体へ結合されるトラン
ジスタの数を考察しよう。そ−の場合、６４個の導体Ｃ
ＯないしＣ６３がある。導体の各グループ（たとえばＧ
ｌ）およびそのコンプリメンタリグループ（たとえば、
Ｇ”Ｍ）は共に６４個のトランジスタからなり、かつそ
のようなグループ対の全数は６３であろう。したがって
、トランジスタの全数は６４Ｘ６３すなわち４．０２２
であろう。これは、リードオンリメモリで６４−ビット
マスク信号発生器を実現するのに必要とされる２６２，
１４４よりも実質的に小さな数である。

他の修正として、第１図の各抵抗手段Ｒは、そのゲート
がそのソースへ接続されたディプリーションＮ−チャネ
ルトランジスタからなる。他の変更として、パイボーラ
トランンジスタが第１Ａ図に用いられてもよい。ＮＰＮ
ｔ−ランジスタを用いて、トランジスタのコレクタが導
体ＣＯへ接続し、トランジスタのベースが出力ライン１
−第２へ接続し、かつトランジスタのエミッタが電圧バ
スＢ２へ接続する。

したがって、この発明は前述した詳細に限られるもので
はなく、前掲の特許請求の範囲によって規定されるべき
ことを理解されたい。

【図面の簡単な説明】

第１図はこの発明に従って構成される信号発生器の好ま
しい一実施例を示す。 第２図は第１図の信号発生器の動作を示すエントリを有
する図である。 第３図は第１図の信号発生器における２個のデコーダＤ
１およびＢ２の一部の詳細回路図である。 第４図は第１図の信号発生器における加算器Ａ１の詳細
論理図である。 第５図は第１図の信号発生器における減算器Ｓ１の詳細
論理図である。 第６図は第１図の信号発生器における２個のマルチプレ
クサＭ１およびＭ２の一部の詳細論理図である。 第７図は第１図の信号発生器のマルチプレクサＭ３の一
部の詳細論理図である。 （第８図は第１図の信号発生器の比較器ＣＭＰの詳細論
理図である。 図において、Ｇ１ないしＧ１５はトランジスタグループ
、Ｃ１ないしＣ１５は導体、Ｂ１およびＢ２は電圧バス
、ＤｌおよびＢ２はデコーダ、ＭｌおよびＭ２はマルチ
プレクサ、Ｒは抵抗を示づ。 図面のイル−（内容に変更なし） ＦＩＧ、３゜ し０ＬＬＬＺＬ５Ｌ４Ｌ）Ｌｔｉ ＦＩＧ、７゜ 手続補正書（方式） ％式％ 発明の名称 号発生器 補正をする右 件との関係　特許出願人 所　　アメリカ合宿Ｌｆ１、ミシガン州、デ１−［］イ
ト６、補正の対象 明細書の４、図面の簡単な説明の欄、図面全図７、補正
の内容 （１）　明細書第２７頁第４行と第５行の間に下記の文
を挿入致します。 記 第１Ａ図は第１図の点線の丸印の部分の詳細を示す図で
ある。 （２）　澄墨で描いた図面企図を別紙のどおり補充致し
ます。なお内容についての変更はありまけん。 以上

Claims (10)

【特許請求の範囲】
1. （１）それぞれ、複数個の導体ＯないしＮを備え、 前記複数の導体の各々はそれぞれの抵抗手段を介して第
   １の電圧バスへ結合され、 前記導体１ないしＮ、２ないしＮ、３ないしＮ、・・・
   、Ｎを第２の電圧バスへそれぞれ結合する第１の組の第
   １、第２、第３、・・・グループのトランジスタと、 前記導体Ｏ、Ｏないし１、０ないし２、・・・、０ない
   しＮ−１をそれぞれ前記第２の電圧バスへ結合する第２
   の組の第１、第２、第３、・・・グループのトランジス
   タと、 前記第１の相の選択可能なグループと、前記第２の組の
   選択可能なグループとの前記トランジスタをオンにする
   ための手段をさらに備えた、信号発生器。
2. （２）前記トランジスタをオンにするための前記手段は
   、 第１および第２のデコーダ手段を含み、その各々は多出
   力ラインを有し、 前記第１のデコーダ手段の前記出力ラインは、それぞれ
   、前記第１の組の前記第１、第２、第３、・・・グルー
   プのトランジスタへ結合され、かつ前記第２のデコーダ
   手段の前記出力ラインは、それぞれ、前記第２の組の前
   記第１、第２、第３、・・・グループのトランジスタへ
   結合され、 前記デコーダ手段の各々はコードを受けかつ前記トラン
   ジスタのグループをオンにする前記コードにより選択さ
   れるその出力ラインのうちの１つに信号を発生するため
   の手段を含み、前記１つの出力ラインは前記トランジス
   タのグループへ結合される、特許請求の範囲第１項に記
   載の信号発生器。
3. （３）前記第１のコードが前記第２のコードに等しいか
   それよりも大きければ、第１および第２のコードを、そ
   れぞれ、前記第１および第２のデコーダ手段へ送るため
   の手段と、 もしも前記第１のコードが前記第２のコードよりも小さ
   ければ、前記第１のコードプラス１を、前記第２のデコ
   ーダ手段へかつ第２のコードマイナス１を前記第１のデ
   コーダ手段へ送るための手段と、 前記第１のコードが前記第２のコードよりも小さければ
   前記複数個の導体の電圧を反転させるための手段とをさ
   らに備えた、特許請求の範囲第２項記載の信号発生器。
4. （４）前記トランジスタは電界効果トランジスタである
   、特許請求の範囲第２項記載の信号発生器。
5. （５）前記トランジスタはバイポーラトランジスタであ
   る、特許請求の範囲第２項記載の信号発生器。
6. （６）それぞれ多数の導体０ないしＮと、 第１の電圧をそれぞれの抵抗手段を介して前記導体のす
   べてに結合するための手段と、 第２の電圧を、前記導体１ないしＮ、２ないしＮ、３な
   いしＮ、・・・、Ｎの任意の１つのグループ上へ選択的
   に切換えるための第１のスイッチング手段と、 前記第２の電圧を、前記導体０、０ないし１、０ないし
   ２、・・・、０ないしＮ−１の任意の１つのグループへ
   選択的に切換えるための第２のスイッチング手段とを備
   えた、信号発生器。
7. （７）前記第１のスイッチング手段は、それぞれ、前記
   導体１ないしＮ、２ないしＮ、３ないしＮ、・・・を前
   記第２の電圧へ結合するトランジスタの第１、第２、第
   ３、・・・グループを含み、かつ前記第２のスイッチン
   グ手段は、それぞれ前記導体０、０ないし１、０ないし
   ２、・・・を前記第２の電圧へ結合するトランジスタの
   第１、第２、第３、・・・グループを含む、特許請求の
   範囲第６項記載の信号発生器。
8. （８）前記第１のスイッチング手段の前記トランジスタ
   の選択可能なグループおよび前記第２のスイッチング手
   段の前記トランジスタの選択可能なグループをオンにす
   るための手段をさらに備えた、特許請求の範囲第７項記
   載の信号発生器。
9. （９）前記トランジスタをオンにする前記手段は、 第１および第２のコードを受けるための手段と、前記第
   １のコードが前記第２のコードと等しいかまたはそれよ
   りも大きい場合、前記第１のコードにより選択された前
   記第１のスイッチング手段におけるトランジスタの１グ
   ループをオンにし、かつ前記第２のコードにより選択さ
   れた前記第２のスイッチング手段の或るグループのトラ
   ンジスタをオンにするための手段と、 前記第１のコードが前記第２コードよりも小さければ、
   前記第２のコードマイナス１により選択される前記第１
   のスイッチング手段における或るグループのトランジス
   タをオンにしかつ前記第１のコードプラス１により選ば
   れる前記第２のスイッチング手段のグループのトランジ
   スタをオンにするための手段とを備えた、特許請求の範
   囲第８項記載の信号発生器。
10. （１０）それぞれ複数個の導体０ないしＮを備え、 前記複数個の導体の各々はそれぞれの抵抗手段を介して
    第１の電圧バスへ結合され、 前記導体の各々はそれぞれの複数個のＮ−１トランジス
    タを介して並列に第２の電圧バスへ結合され、かつ 任意のグループの２つのトランジスタは同じ導体へ結合
    しないように、かつそれぞれのグループのトランジスタ
    が結合する導体は１ないしＮ、２ないしＮ、・・・、Ｎ
    、および０ないしＮ−１、０ないしＮ−２、・・・、０
    であるように、それぞれのグループにおける前記トラン
    ジスタを選択的にオンにするための手段をさらに備えた
    、信号発生器。