JPH0246974B2 - - Google Patents
Info
- Publication number
- JPH0246974B2 JPH0246974B2 JP59198419A JP19841984A JPH0246974B2 JP H0246974 B2 JPH0246974 B2 JP H0246974B2 JP 59198419 A JP59198419 A JP 59198419A JP 19841984 A JP19841984 A JP 19841984A JP H0246974 B2 JPH0246974 B2 JP H0246974B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- signal
- communication path
- data
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Description
（産業上の利用分野）
この発明はデジタルコンピユータのアーキテク
チヤに関し、特にデジタルコンピユータシステム
においてプロセツサ、メモリ（主メモリ）及びマ
スストレージ（デイスク、テープ等）、コンソー
ルターミナル、プリンタ、その他のＩ／Ｏ機器等
異つた装置を相互間での交信のため相互に接続す
る手段に関する。 本発明は、特に、ある特定の条件のもとでデジ
タルコンピユータシステムにおける通信路の制御
を解放するための改良された手段に関するもので
ある。 （従来技術） デジタルコンピユータシステムとそれら構成部
品の価値が下がり続けるにつれ、ますます異つた
種類のデータ取扱装置がそれらシステムへ相互接
続されるようになつている。そうした装置は速度
（データの送受可能な速度）、必要な制御情報、デ
ータフオーマツト、その他において広範囲に異る
特性を有するにもかかわらず、相互に交信しなけ
ればならない。例えば、プロセツサはしばしば主
メモリと（超高速で）、デイスクメモリ等のマス
ストレージ装置と（高速で）、更にプリンタ等の
出力装置と（超低速で）それぞれ交信しなければ
ならない。相互接続手段の重要な特徴は、相互に
交信したがつている各装置の競合要求を調停する
能力にある。調停は１つの要求の通信路へのアク
セスを許容するように実施されねばならず、従つ
て調停プロセスは効率的なことが重要である。さ
もないと、コンピユータシステムのリソース中過
度の部分が使われてしまう。更に、調停プロセス
は交信路を要求装置間に割当てる点である程度の
柔軟性を与えることが一般に望ましい。広範囲の
各種装置を交信路へ接続可能とする場合、特に多
数のプロセツサの交信路への追加接続を必要とす
る場合には、調停機構に加わる競合要求がシステ
ムの動作と柔軟性に望ましくない制約をしばしば
もたらす。 相互接続手段の別の重要な特徴は、割込みの助
長にある。これら割込みの成される方法が、交信
路への装置接続で達成可能な柔軟性にしばしば顕
著な制限を課す。 単一の中央プロセツサへ接続された装置間での
交信を与える他、それら装置と１つ以上の別のプ
ロセツサ間、更には幾つかのプロセツサ同士間で
のアクセスを与えることが時折望ましい。このプ
ロセツサ間での交信要求は、調整動作を保証する
必要があるため、相互接続の問題に尚いつそうの
複雑さを加える。特別の注意を必要とするプロセ
ツサ間交信の一特徴は、１つ以上のプロセツサの
キヤシユ利用によつて生じる問題である。キヤシ
ユは、キヤシユデータが“有効”なとき、つまり
キヤシユされて以降主メモリ内で変更されてない
ときのみキヤシユへのアクセスが許容されること
を確かめる適当な措置が取られないと、処理エラ
ーを引き起す。キヤシユ制御が効率的に行われな
いと、システム全体の性能が著しく低下してしま
う。 （発明の目的） 従つて本発明の目的は、デジタルコンピユータ
システムにおいて各種異つた装置を相互接続する
ための改良手段を提供することにある。 更に本発明の目的は、広範囲の各種装置を最小
の制約で接続可能とする、デジタルコンピユータ
システムにおいて異つた装置を相互接続するため
の改良手段を提供することにある。 本発明のさらに別の目的は、トランザクシヨン
の終了を効率的な仕方で許すように装置を相互接
続するための改良された手段を提供することであ
る。 本発明のさらに別の目的は、所定の時間内に要
求された応答を与えることができないインターロ
ツクされる型の路における装置がトランザクシヨ
ンを終了することができるようにデジタルコンピ
ユータシステムにおける装置を相互接続するため
の手段を提供することである。 発明の概要 本発明は、相互接続手段のいくつかの関連した
特徴のうちの１つである。 本件は、同時に出願された５つの関連した出願
のうちの１つであり、他の４つの出願、即ち、 フランク・シ・ボンバ（FrankC.Bomba）、ウ
イリアム・デ・ストレツカ（WilliamD.
Strecker）、及びステフアン・アール・ジエンキ
ンス（StephenR.Jenkins）によつて1983年９月
22日に出願された米国特許出願第534829号（米国
特許第4787033号）の「デジタルコンピユータシ
ステムにおける通信路の制御を割り当てるための
裁定機構」、 フランク・シ・ボンバ（FrankC.Bomba）及
びステフアン・アール・ジエンキンス
（StephenR.Jenkins）によつて1983年９月22日に
出願された米国特許出願第534829号（米国特許第
4769768号）の「マルチプロセツサシステムのた
めのメツセイジ向けの割込み機構」、 フランク・シ・ボンバ（FrankC.Bomba）、デ
リープ・ピ・ブハンダーカ（DileepP.
Bhandarkar）、ジエイ・ジエイ・グラデイ（J.J.
Grady）、スタンレス・エア・ラツキイ・ジユニ
ア（StanleyA.Lackey，Jr）、ジエフリイ・ダブ
リユ・ミツチエル（JeffreyW.Mitchell）、及びラ
インハルド・シユーマン（Reinhard
Schumann）によつて1983年９月22日に出願され
た米国特許出願第534782号（米国特許第4648030
号）の「マルチプロセツサシステムのためのキヤ
ツシ無効化機構」、 フランク・シ・ボンバ（FrankC.Bomba）、ス
テフアン・アール・ジエンキンス（StephenR.
Jenkins）、ラインハルド・シユーマン
（Reinhard・Schumann）、及びポール・バイン
ダ（PaulBinder）によつて1983年９月22日に出
願された米国特許出願番号第534781号（米国特許
第4661905号）の「マルチプロセツサシステムの
ための制御機構」、 の内容はここに盛り込まれている。 詳細には、本発明は、トランザクシヨンに応答
できない装置があるとその瞬間にそのトランザク
シヨンを終了させ、他のトランザクシヨンのため
にそれらの通信路を自由にすることのできる手段
に向けられている。システム全体の各特徴の間に
相互に関連性があるので、先ずシステム全体の構
成について説明し、次に本発明に特有の特徴につ
いてさらに詳細に説明する。本明細書の特許請求
の範囲の記載は、本発明のその特徴を限定してい
る。 １ 相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続され
るべき各装置に付属しており、好ましくはその一
部を形成している。その手段は、各装置を相互接
続する交信路（例えば並列ワイアドバス）上にお
ける信号の送信及び受信を制御する。又相互接続
手段は、交信路によつて相互接続された装置間に
おける交信の一様な制御を与える。これら装置は
交信路へ並列に接続され、それらの動作は交信路
上の物理的に位置と無関係である。交信路へ接続
された各装置には、後述する多くの目的に使われ
る識別番号（“ID”）が与えられている。相互接
続手段の一実施例において、上記の番号付与は装
置へ挿入される物理的プラグとワイヤによつて成
され、識別番号を指定する。この物理的プログラ
ムはスロツトからスロツトへ移動されるので、装
置とプラグが存在するスロツト間に理論的な依存
性は存在しない。識別番号はシステムの初期化中
に制御レジスタ内へ格納され、その後装置によつ
て使われる。 相互接続手段は、装置間で効率的な交信を与え
る特定の一組のコマンドを実行する。これらのコ
マンドは、多数の異つた動作（以下“トランザク
シヨン”と呼ぶ）で実行され、伝送される。各ト
ランザクシヨンは次のものを含む多くのサイクル
へ細分割される；特定トランザクシヨン（読取
り、書込み、割込み等））用の動作コードが、そ
こへコマンドが差し向けられるか又はコマンドに
関連した情報が与えられる装置を識別する情報と
共に、バスを介して別の装置へ伝送されるコマン
ド／アドレスサイクル；交信路へのアクセスが次
に許容される装置を識別するための埋込み調停サ
イクル；及びユーザデータ（処理の最終的目的）
又はその他の情報が伝送される１つ以上のデータ
サイクル。トランザクシヨン信号は交信路を通
じ、ここでは情報伝達クラスライン、応答クラス
ライン、制御クラスライン及びパワークラスライ
ンと称する異つたグループのラインを介して伝送
される。時間／位相信号（後述）を除き、これら
の信号は１つ以上の相互接続手段がそれらを主張
する毎に、主張されものとして検出される。情報
伝達クラスラインは、情報、データ及びパリテイ
ラインとトランザクシヨンで使われる伝送コマン
ド、データ状態及びその他一定の情報から成る。 応答クラスラインは、エラーフリー受信の確実
な確認と、トランザクシヨンを制御又は変更する
ための追加の応答を与える。このエラーモニタリ
ングは、システムの信頼性に大きく貢献し、追加
のバンド巾をほとんど全く必要とせず、応答装置
がトランザクシヨンの平常進行を変更するのを可
能とし、システムの柔軟性に大きく貢献する。例
えば、指し向けられたコマンドに応答するのに、
そのコマンドによつて通常与えられる時間を越え
た追加の時間を必要とする装置は、応答準備が整
うまでトランザクシヨンの実行を（所定の限界内
で）遅らせる１つ以上の応答信号を利用するか、
又はその時点で応答不能なことを装置に通知し
て、交信路を別のトランザクシヨン用にフリーと
する。 １つの装置から別の装置へ交信路へのアクセス
の効率的且つ秩序立つた伝達を与えるため、各装
置中の相互接続手段によつて一組の制御信号が発
生され、利用される。更に、各装置は共通のシス
テムクロツクからローカルタイミング信号を発生
し、同期動作を保証する。これらの信号及びテス
ト制御信号も、バスを介し別々のライン上を伝送
される。又装置はシステム内のAC及びDC電源の
状態をモニターし、必要に応に適切な措置が取ら
れるように、これら電源の状態を示す信号を与え
る。 ここに記す相互接続手段は、極めて効果的で多
様性があり、現在利用可能な大規模集積技術によ
つて容易に経済的に製造できる。これは、上記ラ
イン間での効率的な機能の選択と分配に基き、コ
マンド、制御、情報及びデータ信号を各装置間で
伝送するのに必要な物理的に別々なワイヤの数が
比較的限定されていることによる。それにもかか
わらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上何の制約も課さない。更
に本相互接続手段は、広範囲の各種装置の相互接
続を可能とし、単一プロセツサと多重プロセツサ
の両構成に効率的に適合する。 ２ ここに記す特定発明の一般的説明 本願で詳細に示す発明によれば、マスター装置
−すなわち、通信路の制御権を獲得した装置−
は、通信路に信号を送り、意図したトランザクシ
ヨンを明確にしそしてそのトランザクシヨンを行
う装置を指定する。一般的に、指定された装置
は、コマンドを受信し、そして通信路上に肯定応
答（ACK）信号と命名された特定の応答信号を
送ることによつてそのコマンドを遂行することが
できる。このマスター装置は、このACK信号を
検出しそしてそのトランザクシヨンの段階を開始
する。対照的に、指定された装置が、ある理由
で、そのコマンドを受信しないか又は存在してい
なくてそのコマンドを受信しないならば、非肯定
応答（NO ACK）信号と命名された別の信号が
通信路上に送られ、そしてマスター装置は、その
トランザクシヨンの段階を開始しない。 本発明の改良は、マスター装置にトランザクシ
ヨンを中止させ、そして後にそのトランザクシヨ
ンを開始させるリトライ信号というタイプの信号
を与えていることである。NO ACK信号に対し
てマスター装置の応答を考慮するときに認識され
るように、この改良によつてこのタイプのシステ
ムの柔軟性が増加する。NO ACK信号は、エラ
ーが発生していてマスター装置がトランザクシヨ
ンを試みた装置は、信号を誤つて受信しているか
又はその信号に適切に応答しそこなつているとい
う指示を通常表示する。従つて、マスター装置が
その特定の装置に対しトランザクシヨンの遂行を
試み続けることは非効率的である。しかし、本発
明のリトライ機構がなくて、ACK信号のない理
由は、装置がそのトランザクシヨンを行う要求を
受信したが、トランザクシヨンの遂行が許容時間
内に可能である状態になかつた事であろう。従つ
て、マスター装置がそのトランザクシヨンを再び
試みないことは、不適当であろう。それ故に、何
がNO ACK信号を生じさせたかを判断するため
に、相対的に周到な段階を採用する必要があるだ
ろう。そうすれば、この方法によつてシステムの
速度が減少するだろう。それ故に、本発明の改良
なくしては、通信路における柔軟性が欠如する。
その使用は、トランザクシヨンが要求されたと
き、トランザクシヨンを行う準備を常にしている
装置に制限されなければならないか、又はNO
ACK信号の理由を同定するようにある手段を採
用しなければならない。 本発明によれば、通信路の柔軟性が改善され
る、なぜならばトランザクシヨンを行う状態にあ
る時はなつており、そしてある時はなつていない
スレーブ装置は、リトライ信号に応答することが
でき、トランザクシヨンの遂行が現在望ましくな
いけれども、マスター装置は後に再びそのトラン
ザクシヨンの実行を試みるべきであるという事を
示す。このように、マスター装置は、後に完遂す
ることができるようなトランザクシヨンと完遂で
きないようなトランザクシヨンとを区別すること
ができる。この方法によつて通信路の柔軟性が大
いに増加する。 本発明の上記及びその他の目的と特徴は、添付
の図面から参照した本発明に関する以下の詳細な
説明から容易に理解されよう。 （発明の実施例） １ 相互接続手段の詳細な説明 第１Ａ図は、ここに記す相互接続手段を小型で
比間的安価なコンピユータシステムの一般的構成
へ適用した例を示している。図示のごとく、プロ
セツサ１０、メモリ１２、端末１４及びマススト
レージ装置（デイスク）１６が相互接続手段１８
と交信路２０を介し互いに接続されている。プロ
セツサ１０とメモリ１２の場合、相互接続手段１
８は装置内に一体的に位置して、装置の交信イン
ターフエイスを与えるのが好ましい。端末１４と
ストレージ装置１６の場合には、多数の端末又は
ストレージ装置を単一の相互接続手段１８へ接続
可能とするため、中間アダプタ２２，２４がそれ
ぞれ設けられる。アダプタは、交信路２０を相互
の残部へインターフエイスする役割を果す。ここ
で用いているように、“装置”という用語は共通
の相互接続手段で交信路へ接続される１以上の実
在物を指している。従つて第１Ａ図において、端
末１４とアダプタ２２は単一の装置２６を構成し
ている；同じく、プロセツサ１０と主メモリ１２
はそれぞれが装置である。第１Ｂ図では、プロセ
ツサ３２とメモリ３４がアダプタ４０と合わさつ
て単一の装置を構成している。 第１Ａ図において、プロセツサ１０は交信路２
０に接続された別の装置とメモリ１２を共有して
いる。これはシステムのコスト減をもたらすが、
交信路２０を共有する必要からシステムの速度に
制限を課す。第２Ｂ図では、プロセツサ３２とメ
モリ３４の間に別のメモリ路３０を設けること
で、上記の問題が解決されている。この場合プロ
セツサとメモリは、アダプタ４０、交信路４２、
アダプタ４６，４８を介して端末３６及びストレ
ージ装置３８と接続される。アダプタ４０がそれ
と一体でアダプタを交信路４２へ接続する相互接
続手段１８を有する。同様に、アダプタ４６，４
８もそれらと一体で各アダプタを交信路４２へ接
続する相互接続手段１８をそれぞれ有する。この
種のシステムは高性能を与えるが、高コストであ
る。しかしそれでも、ここに記す相互接続手段と
充分コンパテイブルである。 更に第１Ｃ図では、マルチプロセツサシステム
に装置の相互接続手段を用いた例を示している。
同図において、プロセツサ５０，５２はそれぞれ
メモリ路５８，６０を介して主メモリ５４，５６
へ接続されている。一方、プロセツサ／メモリ対
は、一体的に組込まれ交信路６８で相互に接続さ
れた相互接続手段１８を有するアダプタ６２，６
４を介してシステムの残部とそれぞれ接続されて
いる。キヤシユメモリ１９０は、プロセツサの１
つ例えばプロセツサ５２に付属している。残りの
システムは第１Ｂ図の例とほぼ同じで、１つ以上
の端末７０が相互接続手段１８を内部に有するア
ダプタ７２を介して交信路６８へ接続され、又マ
スストレージ装置７４が相互接続手段１８を有す
るアダプタ７６を介して交信路６８へ接続されて
いる。この構成では、各プロセツサがシステム中
の各システムと交信できるだけでなく、プロセツ
サ同士も直接交信できる。更にキヤシユメモリ１
９０も効率的に収容されている。同一システム内
に含まれたこの装置混合体によつて、異つた性質
と複雑さのレベルが課せられるにもかかわらず、
ここに記す相互接続手段は全ての交信を実質上同
じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によつ
て発生され、利用される信号の各種カテゴリー
が、主な機能クラスに従つて要約してある。各グ
ループ内で、更に別々のサブ機能によつて分類さ
れるている。又以下の議論を解り易くするため、
それらの信号を１つの装置から別の装置へ運び線
（つまり交信路）７８の特定線毎のグループ分け
も示してある。ラインは、そのラインに接続され
たいずれかの装置が専用を送出すれば、専用され
たと見なされる。どの装置も専用を送出しないと
きだけ、そのラインは専用されない。図示の目的
上、それぞれＡとＢで示し、交信を制御すべき対
応する装置と一体の２個別々の相互接続手段が、
それらによつて使われる信号で概略的に示してあ
ると共に、信号交換の目的で相互接続されたもの
として交信路７８で示してある。但し、カレント
マスターによつて選択された装置だけが実際には
トランザクシヨンへ参加するが、交信路７８は一
般に２個より多い装置を一時に結合する。残りの
装置は、交信路と物理的に接続した状態にとどま
るが、トランザクシヨンには参加しない。 第２図に示すように、相互接続手段によつて使
われる信号には４種の大クラスがある；つまり情
報伝達クラス信号、応答クラス信号、制御クラス
信号及びパワークラス信号。“情報伝達”クラス
信号はＩ〔３：０〕で示した情報フイールドを含
み、これは交信路７８のうち４本の別々なライン
８０を介して送受信される。情報フイールドは、
コマンドコード、トランザクシヨンを開始する装
置（“カレントマスター”）を識別するコード、サ
イクル中に送信されるデータの状態を指示する情
報、その他等の情報を伝送する。第２図中Ｄ
〔31：０〕で示したライン８２を通じて送信され
る32ビツトのデータワードがトランザクシヨンで
必要な一定の情報、例えば生じるべきデータ伝送
の長さ（読取り用及び書込み用トランザクシヨン
で使われる）；トランザクシヨンに参加すべく選
ばれた装置の識別；データ伝送用にアクセスされ
るべきメモリ位置のアドレス；及び伝送されるべ
きデータ等を与える。このワードは32本の別々な
ライン８２を介して送受信される。２本のライン
８４，８６、つまり情報及びデータラインのパリ
テイを示すのに使われる“PO”で示したライン
と、エラー状態を信号化するのに使われるBAD
で示したラインも設けられている。 “応答”クラス信号は、CNF〔２：０〕で示し
ライン８８を介して送信される３ビツトフイール
ドから成り、これは装置へ送られた各種情報に対
する応答を与えると共に、後で詳述するようにト
ランザクシヨンの進行を装置で変更することを可
能にする。 “制御”クラス信号は、８本のライン９０〜１
０４を介して送信される。これらのうち最初の
NO ARBが、調停プロセスを制御する。第２の
BSYは、ある装置によつて交信路が現在制御さ
れていることを示す。これら両信号は相互に連動
して使われ、交信路の制御を求めている装置にお
ける制御の秩序だつたトランザクシヨンを与え
る。 制御クラスの残りの信号中、時間（＋）と時間
（−）の信号に交信路７８に接続された信号源に
よつて発生されそれぞれライン９４，９６を介し
て送られる波形を有し、同じく信号源によつて発
生されそれぞれライン９８，１００を介して送ら
れる位相（＋）と位相（−）の波形と組合せて使
われ、各装置における相互接続手段動作用のロー
カルタイミング標準を形成する。すなわち、交信
路７８へ接続された各装置の相互接続手段は、時
間及び位相の信号からローカルの送受信クロツク
信号TCLK及びPCLKをそれぞれ発生する。更
に、ライン１０２を介して送られるSTF信号は
後述するごとくローカル装置の“フアーストセル
フテスト”を可能にするのに使われ、又ライン１
０４を介して送られるRESET信号は、交信路に
接続された装置を初期化（既知の状態へ設定）す
る手段を与える。 “パワー”信号クラスのうち、AC LO及びDC
LOはそれぞれライン１０４，１０６を介して送
られ、システム内におけるAC及びDCの電源の状
態を求めるため各装置でモニターされる。スペア
ライン１１０は将来の拡張を可能とする。 ここに記す相互接続手段は、実施すべき交信の
種類に固有な一連の動作を実行することによつ
て、所定装置間での交信を確立するという機能を
果す。各動作は一連のサイクルから成り、この間
交信路に接続された別の装置との所望の交信を有
効とするために、各種の情報エレメントが交信路
上へ置かれ、又そこから受信される。これらサイ
クルは、時間（＋）と時間（−）クロツク信号
120，122及び位相（＋）と位相（−）信号124，
126をそれぞれ示した第３Ａ図を参照すれば明ら
かなように、時間／位相クロツクによつて定義さ
れる。これらの信号は、交信路に接続された１つ
のマスタークロツクによつて発生される。信号は
各装置の相互接続手段によつて受信され、それら
による情報の送信と受信を制御するローカルな
TCLK，PCLK信号128，130をそれぞれ発生する
のに使われる。 第３Ｂ図に示すごとく、上記のラインを介し情
報を送受信するように、多数の装置１４０，１４
２等が交信路へ並列に接続されている。これらの
装置は、プリンタ、デイスプレイ端末等の入／出
力（Ｉ／Ｏ）装置又はプロセツサ等の装置から成
る。交信路上における装置の物理的配置は重要で
ない。同じく交信路に接続されたマスタークロツ
ク１４４が時間／位相信号を発生し、これら信号
はライン９４〜１００を介して各装置へ送られ
る。各相互接続手段は、ローカル送受信クロツク
TCLK，PCLKをそれぞれ発生するタイミング回
路を有する。例えば、装置１４０はフリツプフロ
ツプ１４６を含み、そのＱ出力がTCLKを生ず
る。フリツプフロツプ１４８からセツトされ、ラ
イン９４からの時間（＋）信号によつてクロツク
される。ゲート１４８はライン９８とＱ出力によ
つて動作可能となる。同様に、ローカルスレーブ
受信クロツクが、受信した時間（＋）及び位相
（−）信号から発生される。 第３Ｃ図に示すごとく、連続するTCLK信号間
の時間が１サイクルを限定する。所望の情報交換
を行うのに使われる一連の連続サイクルを、ここ
で“トランザクシヨン”と呼ぶ。各トランザクシ
ヨンの詳細な特性はそれによつて実施される動作
に従つて変るが、各トランザクシヨンは一般に次
のサイクルから成る；コマンド／アドレスサイク
ル；埋込み調停サイクル；及び通常“データ“サ
イクルと称される１つ以上の追加サイクル。図示
する目的としてのみ、２つのデータサイクルを第
３Ｃ図に示す。一般に、情報はTCLKの先端で交
信路７８上に置かれ、同一サイクルのRCLK中に
装置の相互接続手段へラツチされる。 各相互接続手段によつて実施される調停機能の
状態ダイアグラムを第３Ｄ図に示す。装置中のあ
るエレメントがその装置に第３Ｄ図中REQで示
したトランザクシヨンを開始せしめようとするま
で、調停機能はアドレス状態１５０にとどまる。
開始せしめると、NO ARBラインを調べること
によつて、交信路７８への調停信号を自由に送出
できるかどうかを相互接続手段が決定する。NO
ARBが送出されている間、調停機能はアイドル
状態にとどまつていなければならない。しかし、
NO ARBが取消されるや否や、REQが依然送出
されているとして、装置は次のサイクルで調停を
行う。こうした条件下で装置は調停装置１５２へ
入り、そこで交信路へのアクセスを求めている別
の装置との調停が成される。調停の方法を次に詳
しく説明する。 調停で敗けた装置はアイドル状態１５０へ戻
り、REQが送出されている限り、その状態から
再び調停を求められる。一方、調停に勝つた装置
はカレントマスター状態（BSYが取消されてい
る場合）又はペンデイングマスター状態（BSY
が主張されている場合）へ入る。ペンデイングマ
スターはBSYが送出されている間そのままにと
どまり、BSYの取消しでカレントマスターとな
る。 相互接続によつて与えられる各トランザクシヨ
ンの一連動作を説明する前に、制御、応答及び情
報伝達クラス信号自体についてもつとも理解を深
める方が役に立つであろう。これらの信号は実質
上、全てのトランザクシヨンに共通だからであ
る。 制御信号：NO ARB，BSY NO ARB信号が、調停の目的によるデータラ
インへのアクセスを制御する。各装置は、NO
ARBが前のサイクルで取消されているサイクル
でのみ、交信路の使用に関する調停を行える。相
互接続の制御に入つた装置（“カレントマスタ
ー”）は、第１サイクルと最後と見込まれるデー
タサイクルを除き、トランザクシヨン全体を通し
てNO ARBを主張する。トランザクシヨン中の
最後と見込まれるデータサイクルは通常実際に最
後のデータサイクルである；但し後述するよう
に、装置は一定の条件下でトランザクシヨンの終
了を遅延できる。遅延すると、最後のデータサイ
クルと見込まれていたサイクルがもはやそうでな
くなり、全てのデータが伝送される前に次のサイ
クルが続く。ペンデイングマスターによつても、
それがカレントマスターとなるまでNO ARBは
送出されない。任意の一時において、最大限１個
のカレントマスターと１個のペンデイングマスタ
ーが存在する。 全ての調停装置による調停サイクルの間も、
NO ARBは送出されない。埋込み調停サイクル
中には、その旨の送出がNO ARBの送出に加え
てカレントマスターから成される。アイドル調停
サイクルの間、現在調停中の装置の１つがカレン
トマスターとなるまで、調停装置によるNO
ARBの送出が次の調停を排除する。 NO ARBは更に、スレーブがSTALLを送出
している全サイクル中及び最後を除く全てのデー
タサイクル中、スレーブ装置（カレントマスター
によつて選ばれた装置）によつて送出される。又
NO ARBは、相互接続手段がその装置自身での
処理に使われている特別モードの間も、その装置
により（BSYの主張と合せて）送出される。こ
れら特別モードの場合、その装置はBSYとNO
ARB以外の交信路用ラインを使用しない。スレ
ーブとして選ばれる可能性があるため、装置はコ
マンド／アドレスサイクル中特別モードへ入るこ
とが防止される。装置が特別モードで動作するの
は、例えば、交信路の情報伝達クラスラインを用
いる必要なく、相互接続手段中のレジスタへアク
セスするためである。又、カレントマスターがそ
の通常の終了サイクルを越えてNO ARBの送出
を続けられるようにし、交信路の制御を放棄せず
に一連のトランザクシヨンを行えるようにするの
が望ましい。この点は、拡張された情報伝達サイ
クルを可能とし、従つて装置の利用可能なバンド
巾を有効に増大できるため、高速装置にとつて特
に有用である。 BSYは、トランザクシヨンが進行中であるこ
とを示す。BSYはカレントマスターによつて、
最後と見込まれるデータサイクルの間を除き、ト
ランザクシヨン全体を通じて送出される。又これ
は、トランザクシヨンの進行を遅らす必要のある
スレーブ装置（特定のメモリ位置へアクセスする
のに追加の時間を必要とするメモリ装置等）によ
つても送出される；この遅延は、STALL応答コ
ード（後述）と一緒にBSYとNO ARBを送出す
ることによつて実行される。更に、最後を除く全
データサイクル中もBSYが送出される。次のト
ランザクシヨンのスタートを遅らせるため、又は
上記の特別モードで動作しているとき、装置は
BSYの送出を延長することもできる。 BSYは各サイクルの終りに装置によつて調べ
られ、取消されると、ペンデイングマスターが今
度はそれを送出して、カレントマスターとしての
制御を行う。 第３Ｅ図は、本実施例で生じ得るBSY及びNO
ARB制御ラインのシーケンスを示す状態ダイア
グラムである。この図は、これらの信号を総合的
に観測することによつて、通信路上における装置
から装置への情報交換が効率的に制御される方法
を説明するために使用される。 電源が投入されると、全ての装置がNO ARB
を送出し（状態“Ａ”）、いずれの装置によるアク
セスを効果的に妨げそして全装置がラインを放棄
し（状態“Ｂ”）、その時通信路がアイドル
（IDLE）状態に入る。これは全ての装置に、必要
に応じ電源投入時の初期化シーケンスを完了する
時間を与える。NO ARBが取消されて、状態
“Ｂ”に入ると、各装置は交信路の制御を求めて
自由に競合できるようになる。ある装置がいつた
ん調停に入ると、状態“Ａ”へ再び戻り、“勝つ
た”装置がコマンド／アドレス状態“Ｃ”に入
る。このコマンド／アドレスサイクルは、取消状
態から送出状態へのBSYの送出によつてだけで
なく、先のサイクルにおけるNO ARBの送出と
も関連して、全ての装置により認識されることに
特に注目されたい。NO ARBの監視は、特別の
モード状態をコマンド／アドレスとして無視する
装置にとつて必要である。 コマンド／アドレス状態から状態“Ｄ”へ最初
に入ることは、トランザクシヨンの埋込調停サイ
クルを意味している。各装置がコード化マスター
IDを監視して（“デユアル・ラウンド・ロビン”
モードの場合に）、それらのダイナミツク優先順
位を更新するのがこのサイクルである。トランザ
クシヨンのデータ長に応じ、制御は以後のサイク
ルでもその状態にとどまることができる。調停が
生じないと、マスター及びスレーブは最終的に交
信路の制御を放棄し、フローは再び状態“Ｂ”へ
戻つて、両制御信号が取消される。しかし、もし
ペンデイングマスターが存在すると、続いて状態
Ｆに入り、NO ARBを送出する装置がこのサイ
クルでBSYの取消しを通知し、別の装置による
調停を排除する決定（図中“バーストモード”と
示してある）がマスターよつてなされているかど
うかに応じ、コマンド／アドレス状態“Ｃ”又は
“Ｇ”へ進む。状態“Ｇ”では、状態“Ｃ”と異
なりNO ARBとBSYが共に送出されていること
を、コマンド／アドレス制御信号が示すことに注
意されたい。 先行トランザクシヨンがBSYの送出によつて
延長され、且つペンデイングマスターが存在しな
いと、制御は状態“Ｄ”から“Ｅ“へ進み、必要
に応じ１以上のサイクル中状態“Ｅ”にとどま
る。BSYの送出が認められると、制御は１以上
のサイクル中この状態にとどまり、次いでアイド
ル状態“Ｂ”へ戻つて、その後の伝送のために交
信路を放棄する。 上記のごとく、１つの特定装置が別の装置によ
りスレーブとして選ばれるのを望んでいないと、
動作の特別モードがその代りとして制御を１以上
のサイクルの間状態“Ｄ“へ戻らせる。BSYと
NO ARBの同時取消しが再び制御を状態“Ｂ”、
つまりアイドル状態へ戻す。 従つて図面は、NO ARBとBSYの共同動作が
交信路上における制御交換及び情報伝達の秩序だ
つた流れを調整することを示している。 応答信号：ACK、NO ACK、STALL、
RETRY システムの信頼度は、情報及びデータラインを
介した送信に対する応答を求めることによつて大
巾に向上される。一般に、応答は所定送信の正し
く２サイクル後に見込まれる。各装置用の応答コ
ードが第６図に示してあり、図中“０”ビツトは
主張（低レベル）、“１”ビツトは“取消し”（高
レベル）を示している。 ACK応答は、送信が目的とした受信者による
問題のない受信完了を意味する。全てのトランザ
クシヨンについて、トランザクシヨンの最初デー
タサイクル中におけるACKの送出は、その２サ
イクル前に送られたコマンド／アドレス情報の正
しい受信（つまりパリテイエラーなし）を確認し
ている。又、読取及びアイデント用トランザクシ
ヨン中の最初のデータサイクルとその後のデータ
サイクルにおけるACKは、読取又はベクトルデ
ータがスレーブによつて送出されていることも示
す一方、書込み用トランザクシヨン中のACKは、
スレーブの書込みデータを受取る準備が整つてい
ることも示す。 NO ACKは、送受信における不良か、又はス
レーブが選ばれてないことを意味している。
ACK、NO ACKどちらもコマンドトランザクシ
ヨン及びデータ送信に対する応答として可能であ
る；後者の場合、応答は最後のデータサイクルに
続く２サイクルで生じ、こられ２サイクルが次の
トランザクシヨンと同時に生じてもそうである。
NO ACKは、応答ラインの欠陥状態を示す。こ
れは、何らか別のコードがそれに重複している場
合に定義される。 STALLは、データサイクル中スレーブ装置に
よつて送出可能である。これは例えば、読取アク
セス用の時間を延長するか、あるいはトランザク
シヨン中にリフレツシユ又はエラー修正サイクル
用の時間を入れるメモリによつて使われる。又こ
れは、メモリの書込バツフアが一杯の場合にマス
ターからのデータ送信を遅らせるメモリによつて
も使われる。別の交信路へ同期化する装置も、
STALLを用いる。装置が自らをスレーブと認識
しているかどうかのACK又はNO ACKコマンド
のの確認を遅らせるのにも、１つ以上のSTALL
が使われる。 RETRYは、トランザクシヨンに対し即応答で
きないスレーブ装置によつて送出される。例えば
これは、長い内部初期化シーケンスを必要とする
装置；別の交信路へのアクセスを待つている装
置；及び後述するインターロツク読取コマンドで
ロツクされたメモリ；によつて使われる。カレン
トマスターは、トランザクシヨンを終了すること
によつて、スレーブのRETRY応答に答える。本
実施例において、トランザクシヨンの最初のデー
タサイクル後RETRYは使われない。これは、相
互接続のロジツクを簡単化する。１つ以上の
STALLがRETRYの送出に先行し得る。 装置が交信路を独占するのを防ぐため、
STALL、RETRY、BSY及びNO ARBの延長
又は連続的送出には制限が加えられる。 システムアーキテクチヤ：特定のトランザクシヨ
ンシーケンス 第４Ａ〜Ｈ図は、相互接続手段によつて与えら
れるトランザクシヨンの固有な特性を詳しく示し
ている。特に、データを読書きするためのトラン
ザクシヨン（“読取り”、“キヤシユ意図を持つ読
取り”、“キヤシユ意図を持つインターロツク読取
り”、“書込み”、“キヤシユ意図を持つ書込み”、
“キヤシユ意図を持つ書込みマスク”、及び“キヤ
シユ意図を持つアンロツク書込みマスク”）；古く
キヤシユされたデータを無効にするトランザクシ
ヨン（“無効化”）、割込みを扱うトランザクシヨ
ン（“割込み”、“プロセツサ間割込み”、“識
別”）；装置によるトランザクシヨン発生を停止す
るトランザクシヨン（“ストツプ”）；及び多数の
装置へ同時に情報を速るトランザクシヨン（“ブ
ロードカスト”）；が詳しく示してある。各図にお
いて、許容可能なCNF応答の範囲が表わしてあ
り、図示の特定応答には点（・）が付してある。
又図示する目的としてのみ、２サイクルのデータ
伝送だけを含むものとして示してあるが、それよ
り少い又は多い数のサイクルも使用可能である。 ここに記すコマンドは、２種類に大別される；
つまり単一応答者コマンド（読取り用、書込み用
コマンド及び“識別”）とマルチ応答者コマンド
（“ストツプ”、“無効化”、“割込み”、“プロセス
間
割込み”及び“ブロードカスト”）。多数の応答が
同一ライン上に送出されている場合に応答の唯一
の認識を保証するために、マルチ応答者コマンド
に対する可能な応答はACKとNO ACKに限定さ
れる。 読取用トランザクシヨン 第４Ａ図を参照すると、読取用トランザクシヨ
ンの特性が詳しく示してある。このトランザクシ
ヨンは、“読取り”コマンドだけでなく“キヤシ
ユ意図を持つ読取り”及び“キヤシユ意図を持つ
インターロツク読取り”の両コマンドも含む。こ
れらコマンドの４ビツトコードが、装置に相互接
続手段によつて使われる別のコマンド用コードと
共に第５Ａ図に示してある。同図中ダツシユ
（−）で示されているように、追加のコードを遂
次加えられる。このトランザクシヨンは、多数の
連続サイクルから成る；つまり、コマンド／アド
レスサイクル１８０、埋込み調停サイクル１８２
及び多数のデータサイクル。図示の目的としての
み、トランザクシヨンは２つのデータサイクル１
８４，１８６を含むものとして示してある。情報
が送られる主ライン（第２図参照）はそれらの機
能的名称、すなわち情報ラインはＩ〔３：０〕、デ
ータラインＤ〔31：０〕、確認ラインはCNF〔３：
０〕、他のNO ARB、BSY及びＰ（パリテイ）に
よつてそれぞれ示されている。図面を解り易する
ため、残りのライン（つまり時間、位相、STF、
RETRY、ACLO、DCLO、BAD及SPARE）
は、トランザクシヨンの動作を理解するのに重要
でないので、第４図中省いてある。 第４ａ図に示すごとく、読取用トランザクシヨ
ンのコマンド／アドレスサイクル中に、４ビツト
のコマンドコードが情報ラインＩ〔３：０〕上に
置かれる。そのコマンドに関連して必要な追加の
データは、データラインＤ〔31：０〕上に置かれ
る。すなわち、生ずべき伝送の長さを特定する２
ビツトのデータ長コードが相互接続手段によつて
データラインＤ〔31：30〕へ与えられる一方、伝
送を行うべき装置の“アドレス”がデータライン
Ｄ〔29：０〕へ与えられる。これらの信号が現在
相互接続を制御している装置（“カレントマスタ
ー”）によつて該当ライン上へ送出されている事
実は、第４Ａ図の該当ブロツク中“Ｍ”で示され
ている。所定の１ライン又は１組のラインへのス
レーブ装置による情報の送出は、第４Ａ図中
“Ｓ”で示してある。同様に“AD”、“AAD”、
“APS”、“PM”（つまりそれぞれ“全装置”、“全
調停装置”、“全潜在的スレーブ”、“ペンデイング
マスター”）は、特定サイクル中に交信路の所定
ラインへ信号を送出できる他の各種装置を示して
いる。 アドレスは、読取り用または書込み用トランザ
クシヨンが生ずべき特定のストレージ位置を指示
する１つの30ビツトワードから成る。アドレスの
別々の１ブロツクが各装置に割当てられる。ブロ
ツクの位置は、対応装置の識別番号に基く。 コマンド／アドレスサイクルの間、カレントマ
スターが第４Ａ図１５８で示すようにNO ARB
を取消す。（ここでの議論の目的上、信号は低レ
ベルで“送出”、高レベルで“取消し”と見なさ
れる）。NO ARBの取消しは、交信路の制御を望
んでいる別の装置が次のサイクルでそのアクセス
について調停に入るのを可能とする。同時に、そ
の装置はBSYを送出して、現行トランザクシヨ
ンが進行中、別の装置が交信路の制御を行うのを
防ぐ。この時点で、カレントマスターからは何の
信号もCNFラインも与えられない。但し、一連
のトランザクシヨンの進行中、カレントマスター
によるトランザクシヨンの間１つ以上の応答信号
を別の装置によつてCNFラインへ加えることが
できる。 同トランザクシヨンの第２サイクルは調停サイ
クルから成る。これはトランザクシヨン内に含ま
れているので、“埋込み”調停サイクルを称する。
トランザクシヨン外で生じる調停は、“アイドル”
調停サイクルと称する。第４Ａ図の埋込み調停サ
イクル中、カレントマスターがその識別番号
（ID）を情報ラインＩ〔３：０〕上に置く。この
コードは前述のごとく、各自の調停優先順位を更
新するため、全ての装置によつて使われる。 又この時点で、交信路の使用を求めている装置
が、低優先順位レベルラインＤ〔31：16〕又は高
優先順位レベルラインＤ〔15：０〕へ各自の識別
番号に応じた１ビツト信号を送出する。例えば、
装置１１は高優先順位での調停ならラインＤ〔11〕
へ、低優先順位での調停ならラインＤ〔27〕へ信
号を送出する。 装置が調停するレベルは、その調停モード及び
先行マスターのIDによつて決められる。本実施
例において、調停モードを特定装置の制御及び状
態レジスタ、つまりCSR〔５：４〕（第７Ｃ図参
照）のビツト４，５によつて定義される。ここで
実施されているように、４つのモード、つまり固
定高優先順位、固定低優先順位、“デユアル・ラ
ウンド・ロビン”および調停不能が設けられてい
る。相互接続手段は、調停モードのビツトSCR
〔５：４〕を適切に設定することによつて、これ
らのモードを任意に混合させる。 高又は低いずれかの固定優先順位モードにおけ
る調停の場合、優先順位はトランザクシヨンによ
つて変更しない。一方、“デユアル・ラウンド・
ロビン”の場合、装置の優先順位は上述のごとく
トランザクシヨン毎に変化する。特に、“デユア
ル・ラウンド・ロビン調停”モードにおいて、所
定のトランザクシヨン中装置は、そのID番号が
直前のトランザクシヨンにおけるマスターのID
番号以下の場合、低優先順位レジスタ（つまりラ
インＤ〔31：16〕上）で調停され、さもなければ
高優先順位レジスタ（つまりラインＤ〔15：０〕）
で調停に入る。 第４Ａ図のトランザクシヨンについて更に見る
と、埋込み調停サイクルの終りで、このサイクル
中に調停に入りその調停で勝つた装置がペンデイ
ングマスターとなり、第４Ａ図中点線で示すよう
に、それがカレントマスターとなるまでNO
ARBを送出する。これによつて、ペンデイング
マスターが交信路の制御を行うようになる以前
に、別の装置が引続いて交信路をめぐる調停に入
り、ことによつてその制御を支配するのを防ぐ。 調停サイクルの後に、１つ以上のデータサイク
ルが続く。図示の目的上、第４Ａ図は２つのデー
タサイクルだけを示している。前述のごとく、各
トランザクシヨンで伝送されるべきデータの実際
値、つまりトランザクシヨンによつて利用される
データサイクルの数は、コマンド／アドレスサイ
クル中でビツトＤ〔31：30〕によつて指定される。
第４図に示した実施例において、データの１〜４
サイクル（ここで各サイクル毎に38ビツト）が１
トランザクシヨンで送れる。勿論、データ長の指
定でもつと少いか多いビツトを与えれば、より小
又は大のデータサイクル数、従つてトランザクシ
ヨンのサイクル数を与えることができる。 第４Ａ図に示すごとく読取り用トランザクシヨ
ンの場合、トランザクシヨンによつて要求された
データはそのトランザクシヨンがアドレスされた
スレーブによつて供給される。このスレーブ装置
は、メモリ装置又は入／出力端末等その他の装置
となる。別の場合、選択された装置によつては、
そのデータをデータサイクル中にデータラインＤ
〔31：０〕上に送出する。この時装置は、データ
の状態を指示するコードもラインＩ〔３：１〕上
に送出する。例えばメモリ標準の場合、上記コー
ドはそのデータが、修正アルゴリズムを使わずに
検索されたデータ（“読取りデータ”と称す）か、
データライン上へ送出される前に修正されたデー
タ（“修正済読取りデータ”）と称す）か、又は何
らかの理由で信頼できないデータ（“読取りデー
タ代用”）のいずれであるかを示せる。又状態コ
ードは、それらデータカテゴリーのそれぞれにつ
いて、データがキヤシユ可能かどうかも示す。
“キヤシユ無用”機器の使用は、システムによつ
て性能を大きく高める。これらのコードを第５Ｂ
図に示す。 第１のデータサイクル中、スレーブはマスター
へラインCNF〔２：０〕を介して確認コードを戻
し、これがマスターからのコマンド／アドレス情
報の受信を確認すると共に、スレーブの応答につ
いて更なる情報をマスターへ送る。従つて、現行
トランザクシヨンにおける確認信号の最初の送出
は第１のデータサイクル中に、つまりトランザク
シヨンが始まつたコマンド／アドレスサイクルか
ら２サイクル後に成される。第４Ａ図に示した読
取りトランザクシヨンの場合、第１のデータサイ
クルで可能な応答はACK（“アクノレジ”）、NO
ACK（“アクノレジ無し”）、STALL及びRETRY
である。これらは全トランザクシヨンにほぼ共通
している。但し、特定のトランザクシヨンに関連
して後述する幾つかの例外を除く。 一般に、第１データサイクル中におけるACK
の送出は、スレーブが要求された措置を取る能力
つまり読取りデータを戻す能力を持つことと共
に、コマンド／アドレス情報が正しく受信された
ことを示す。一方、NO ACKの送出は、コマン
ド送信でのエラー又はスレーブが応答する上での
何らかの不能を示す。STALLの送出は、スレー
ブが自からを調整しマスターによつて要求された
読取りデータを与えるためにトランザクシヨンを
延長するのを可能とし、一方RETRYの送出は、
コマンドに応答するのが現在不能なことを示し、
その後にマスターが再びトライする要求を伴う。
RETRYは、スレーブの延長応答時間が長すぎ、
一般のSTALL応答を送出することによつてトラ
ンザクシヨンを過剰なサイクル数へ延長するのが
望ましくないときに、適切に使われる。 第４Ａ図には、ACK応答（応答前は点（・）
で表わす）が示してある。応答がNO ACKなら、
マスターによつて取られる措置がACKに対して
取られるのと異り、マスターは例えば限定された
固数でトランザクシヨンを繰り返したり、割込み
を要求したりする。STALL応答はACK応答と同
様たが、要求データが戻される前に、トランザク
シヨンが１以上の“ブランク”サイクル（データ
ライン上に有効データが存在しないサイクル）だ
け延長される。 第４Ａ図の第２つまり最後後のデータサイクル
は先行するデータサイクルと似ており、スレーブ
は要求データをラインＤ〔31：０〕上に送出する
と共に、データの状態を示すコードをラインＩ
〔３：０〕へ送出する。同時に、CNF〔２：０〕
上に確認信号を送出する。しかし、第１データサ
イクルに対するスレーブの応答と異り、スレーブ
はACK、NO ACK又はSTALLによつてのみ応
答でき、RETRYは送出しない。又、第２データ
サイクルは第４Ａ図におけるトランザクシヨンの
最後のデータサイクルであるため、スレーブは
NO ARBとBSYの両方を送出する。読取データ
のリターンが次のサイクルへ延ばされるように、
スレーブがSTALLを送出してトランザクシヨン
を延長する場合は、最後のデータサイクルが実際
に生じるまで、スレーブがNO ARBとBSYの送
出を続ける。次いでスレーブは、最後のデータサ
イクル中にNO ARBとBSYを取消す。前述のご
とく、BSYの取消しは次のサイクルでペンデイ
ングマスターが交信路に制御を支配するのを可能
とし、一方スレーブによるNO ARBの取消しは
次の調停が交信路へのアクセスをめぐつて生ずる
のを可能とする。 第２つまり最後のデータサイクルが完了する
と、第４Ａ図のトランザクシヨンにおける主な情
報伝達機能は終了する。しかし、データの正しい
受信を確認することが尚必要である。これは最後
のデータサイクルに続く２サイクルの間に実施さ
れ、この間マスターがデータの受信に該当した確
認信号をCNF〔２：０〕に送出する。図示のごと
く、該当する確認はACKかNO ACKである。確
認は最後のデータサイクルを越えて延長し、次の
トランザクシヨンのコマンド／アドレス及び埋込
み調停サイクルと重複し得ることに注意。次のト
ランザクシヨンにおいてその最初の２サイクル中
確認エラーは使われないので、エラーは生じな
い。 コマンド／アドレスサイクルの間、パリテイが
カレントマスターによつてラインＩ〔３：０〕、Ｄ
〔31：０〕上へ発生され、全装置によつてチエツ
クされる。埋込み調停サイクルの間は、ラインＩ
〔３：０〕にだけマスターからパリテイが発生さ
れ、全装置によつてチエツクされる。データサイ
クルの間、パリテイはスレーブからライン
〔３：０〕、Ｄ〔31：０〕へ発生され、カレントマ
スターによつてチエツクされる。パリテイエラー
という特定の結果は、エラーが生じた時のサイク
ル中に伝送されていた情報の性質に依存する。コ
マンド／アドレスサイクル中にパリテイエラーを
検知する装置は選択に応答すべきでない；又それ
ら装置は、エラーフラグを立てることによつてパ
リテイエラーを示し、割込み又はその他の措置を
開始できる。 前述のごとく、“キヤシユ意図を持つ読取り”
コマンドは読取りトランザクシヨンと同じフオー
マツトを有する。このコマンドはキヤシユを備え
た装置により、要求読取データがマスターのキヤ
シユに配置可能なことをスレーブに指示する。こ
のコマンドが後述の“無効化”データと組合せて
使われると、キヤシユ装置を含むシステムで顕著
な性能向上をもたらす。 インターロツク読取りトランザクシヨンも、読
取りトランザクシヨンと同じ同じフオーマツトを
有する。このトランザクシヨンは共用データ構成
で使われ、プロセツサ及びその他のインテリジエ
ント装置によるデータへの専用アクセスを与え
る。“インターロツク読取り”コマンドを発する
スレーブは、指定されたストレージ位置に対応す
る１つ以上のインターロツクビツトを有する。
“インターロツク読取り”コマンドによつてアク
セスされると、スレーブはアドレスされた位置に
対応する該当ビツトをセツトする。これによつ
て、そのビツトがリセツトされ所定位置をアンロ
ツクするまで、以後の“インターロツク読取り”
コマンドがその位置へアクセスするのを防がれ
る。上記ビツトは、後述する“キヤシユ意図を持
つ書込マスクアンロツク”コマンドによつて一般
にリセツトされる。“インターロツク読取り”コ
マンドは特に、読取り−変更−書込み動作を与え
るプロセツサを備えたシステムにおいて、“イン
ターロツク読取り”コマンドを用いる調停装置が
上記動作の開始後だが終了前にデータへのアクセ
スから排除されることを保証する点で有用であ
る。インターロツクされている間に、“インター
ロツク読取り”によつてアドレスされたスレーブ
が、RETRYを発する。尚インターロツクビツト
は、“インターロツク読取り”トランザクシヨン
が有効なとき、つまりマスターがスレーブの読取
データの正しい受信を確認したときにのみセツト
される。 書込み用トランザクシヨン 次に第４Ｂ図を参照すると、書込み用トランザ
クシヨン（“書込み”、“キヤシユ意図を持つ書込
み”、“キヤシユ意図を持つ書込みマスク”及び
“キヤシユ意図を持つ書込みマスクアンロツク”
として実行される）が詳しく示してある。コマン
ド／アドレスサイクルから始まり、カレントマス
ターがコマンド用の該当する４ビツトコードを情
報ラインＩ〔３：０〕上へ；データ伝送長を示す
２ビツトコードをデータラインＤ〔31：30〕上
へ；アドレスをデータラインＤ〔29：０〕上へそ
れぞれ置く。同時にカレントマスターは、BSY
を送出して交信バスの占拠状態を示し、又NO
ARBを取消して直後のサイクル中調停のために
データラインを利用可能なことを知らせる。 第２のサイクル中、カレントマスターはその
IDを情報ラインＩ〔３：０〕上に置く。以後のト
ランザクシヨンについて交信路の制御を求めてい
る装置が、その時データライン上にある各自の
IDと対応する１ビツトを送出する。前述のケー
スと同じく、送出は低優先順位レベルにおける調
停の場合低優先順位レベルラインＤ〔31：16〕の
一つで行われ、高優先順位レベルにおける調停の
場合高優先順位レベルラインＤ〔15：０〕で行わ
れる。この時マスターはBSYを送出し続け、又
同時にマスターと調停に参加している装置はNO
ARBを送出する。 第４Ｂ図に示した例では、第３，４サイクルが
データサイクルである。２つのデータサイクルを
図示したが、コマンド／アドレスサイクルでライ
ンＤ〔31：30〕に指示された伝送長に基き、それ
より小または大のサイクルも使える。これらのサ
イクル中、マスターによつて書込まれているデー
タがデータラインＤ〔29：０〕へ与えられる。情
報ラインＩ〔３：０〕は、トランザクシヨン中に
書込まれるべき所定のバイトを指示するためデー
タサイクル中に書込みマスクを運ぶか（“書込み
マスク”トランザクシヨンの場合）、又は“定義
されない”（“書込み”及び“キヤシユ意図を持つ
書込み”両トランザクシヨンの場合）。ラインＩ
〔３：０〕の“定義されない”状態は、それらの
ライン上のどんな情報もトランザクシヨンの目的
上各装置によつて無視されるべきことを意味して
いる。 第１データサイクルの間、カレントマスターは
BSYとNO ARBを送出し続ける。カレントマス
ターが最後のデータサイクルと見込む第４データ
サイクルの間、カレントマスターはBSYとNO
ARBの両方を取消し、交信路制御の秩序立つた
移行の準備を整える。 トランザクシヨンを延長するスレーブの能力を
示すため、第４サイクル（データ２）はスレーブ
によるSTALLの送出により遅らされたものとし
て示してある。これは例えば、その時点でスレー
ブが第２のデータワードを受入れ不能なときに行
われる。このサイクル中、スレーブはBSYとNO
ARBの両方を送出する。このトランザクシヨン
における最終データサイクルはサイクル５であ
る。このサイクルの間、マスターはデータ２を再
送信することによつて、STALLの送出に応答す
る。スレーブはCNFラインへACKを送出する一
方、BSYとNO ARBの両方を取消す。最後のデ
ータサイクルに続く２サイクルにおいて、スレー
ブはACKを送出し続け、書込データの正しい受
信を確認する。 書込み用トランザクシヨンが交信路で生じる
と、回路に接続され且つ内部キヤシユメモリを有
する装置は、書込みコマンドのアドレス範囲内の
いかなるキヤシユデータも無効化する。“キヤシ
ユ意図を持つ読取り”コマンドの場合と同じく、
“キヤシユ意図を持つ書込み”コマンドは、“無効
化”コマンドと共に使われると、一定のシステム
において性能上の顕著な利点をもたらす。 書込みマスクは、１つ以上の４ビツト位置に送
出されたビツトの存在によつて、書込むべき対応
する８ビツトバイトの選択を示す４ビツトコード
である。つまりコード1001は、４バイト（32ビツ
ト）のうち（それぞれＤ〔７：０〕とＤ〔31：24〕
と対応する）第１及び第４バイトだけが書込まれ
るべきことを示している。 “キヤシユ意図を持つ書込みマスクアンロツ
ク”コマンドは“インターロツク読取り”コマン
ドと一緒に使われ、読取り−変更−書込み動作等
不可分の動作を実行する。 第４Ｂ図から明らかなごとく、書込み用トラン
ザクシヨンの間、パリテイがそのトランザクシヨ
ンの全サイクル中マスターによつて発生される。
パリテイは、コマンド／アドレス及び埋込み調停
サイクルの間は全装置で、データサイクルの間は
スレーブでチエツクされる。 無効化トランザクシヨン 無効化トランザクシヨンは、付属のキヤシユメ
モリを有するシステムによつて使われる。これは
一定条件下の装置によつて、別の装置のキヤシユ
中に存在する古いデータが使われないことを保証
するために発せられる。第４Ｃ図に示すごとく、
このトランザクシヨンのコマンド／アドレスサイ
クルで、カレントマスターは無効化コマンドを情
報ラインＩ〔３：０〕へ、又無効にされるべきデ
ータのスタートコマンドをデータラインＤ〔29：
０〕へ送出する。無効にすべきキヤシユメモリ中
の連続位置の数は、ラインＤ〔31：30〕上のデー
タ長コードによつて指示される。コマンド／アド
レスサイクルの後に、通常の埋込み調停サイクル
と、情報が一切送られないデータサイクルとが続
く。他のマルチ応答者コマンドと同じく、指定さ
れた可能な応答はACKとNO ACKである。 割込み及び識別トランザクシヨン 割込みトランザクシヨンを第４Ｄ図に示す。こ
のトランザクシヨンの目的は、別の措置を行うた
め現在の活動を中断する必要のあることを他の装
置（一般にはプロセツサ）へ知らせることにあ
る。割込まれた装置はIDENTコマンドに応答
し、割込みベクトルを求める。このベクトルは、
必要な措置を与えるメモリ中に格納された割込み
ルーチンのアドレスに対するポインターとなる。 割込みトランザクシヨンは、コマンド／アドレ
スサイクル、埋込み調停サイクル、及び情報が一
切送られないデータサイクルから成る。コマン
ド／アドレスサイクルの間、割込みを求めている
装置によつて、割込みコマンドコードが情報ライ
ンＩ〔３：０〕へ送出される。このサイクル中、
割込みする装置も１つ以上の割込み優先順位レベ
ルをラインＤ〔19：16〕へ送出し、要求されてい
る処理の緊急度を確認する。又割込む装置も、割
込み目的マスクをデータラインＤ〔15：０〕へ置
く。このマスクが、割込みの設けられるべき装置
を指定する。交信路上の全装置がそのマスクを受
信する。マスク中に送出されたビツトが装置のデ
コード化IDに対応していると、その装置が選択
される。この装置は後に、識別トランザクシヨン
で応答する。 割込みで選ばれた装置は、コマンド／アドレス
サイクルから２サイクル後にACK信号を送るこ
とによつて応答する。他の全てのマルチ応答者コ
マンドと同じく、ACKとNO ACKだけが許容さ
れた応答である。 割込み用に選ばれた装置は、割込みプロセスを
完遂するため、次のトランザクシヨンで割込み要
求装置と交信することが見込まれる。従つて、各
応答装置は各割込みレベルに関するレコードを保
持し、割込みが対応レベルで受入れられたかどう
かを示す。一般にこの“レコード”は、フリツプ
フロツプ（以下割込みペンデイングフリツプフロ
ツプと呼ぶ）のフラグビツトから成る。対応する
割込みの処理が終るまで、各ビツトはセツト状態
にとどまる。 第２，３サイクルは、前述した通常の埋込み調
停サイクルと、情報は何ら送られないデータサイ
クルから成る。確認は、マルチ応答者コマンドに
とつて可能な確認コードの１つ、つまりACKか
らNO ACKによつて成される。 第４図は識別トランザクシヨンを示している。
このトランザクシヨンは、割込みトランザクシヨ
ンに応答して生ずる。コマンド／アドレスサイク
ルの間、カレントマスターが、識別コマンドコー
ドを情報ラインＩ〔３：０〕へ、又処理されるべ
き１つ以上の割込みレベルに対応したコードをデ
ータラインＤ〔19：16〕へ送出する。又、BSYも
送出して、NO ARBを取消す。その次のサイク
ルは、通常の埋込み調停サイクルである。 次のサイクルで、カレントマスターはこの時点
でデコード化された形の自らのID番号をデータ
ラインＤ〔31：16〕へ再送出する。コマンド／ア
ドレスサイクルで指定された割込みレベルで処理
を要求する各装置は、デコード化マスターIDと
先に送られていた割込み目的マスクと比較し、自
らが識別コマンドの向けられるべき装置の１つで
あるかどうかを決定する。そうと決定されると、
装置はその状態を、割込み調停サイクルに参加し
ている潜在的スレーブとして明示する。デコード
化マスター及び割込み調停両サイクルの間、中断
しているスレーブもBSYとNO ARBを送出す
る。又割込み調停サイクルの間、割込みベクトル
を送るために調停中の装置は、各自のデコード化
ID番号をデータラインＤ〔31：36〕のうち該当す
る一方へ送出する。調停は前述の方法で生じる。
つまり、最高優先順位（最低ID番号）を持つ装
置が調停に“勝ち”、スレーブとなる。次いでこ
のスレーブが、割込ベクトルをデータラインへ送
出する。このベクトルが、割込み処理ルーチンの
スタートを識別する別のベクトルを含むメモリ中
の位置を指し示す。同時に、スレーブは情報ライ
ンＩ〔３：０〕上へ、読取りトランザクシヨン中
にこれらライン上にデータ状態を読取データの状
態として示したのとほとんど同じ方法でベクトル
の状態を示すベクトル状態コードを送る。 前述のトランザクシヨンにおけるのと同様、第
１サイクルから最終見込みサイクルへのトランザ
クシヨン中BSY信号がマスターから送出される
一方、埋込み調停サイクルから最終見込みサイク
ルまでの間NO ARBが送出される。 ACK、NO ACK、STALL及びRETRYが、
識別コマンドに応答してスレーブから送出し得
る。この応答は、他の全てのトランザクシヨンよ
り２サイクル後のサイクル５で生ずる。ベクトル
サイクルに続く２サイクルの間、マスターが
ACK確認コードを送出し、トランザクシヨンの
好首尾な完了を指示する。識別コマンドのスレー
ブからのアクノレジメントを受信すると、マスタ
ーは割込みみベクトルが送られた割込みレベルに
対応する割込みペンデイングフリツプフロツプを
リツトする。スレーブが割込みベクトルの送信に
対するマスターのアクノレジメントを受取らない
とスレーブは割込みトランザクシヨンを再送信す
る。 コマンド／アドレス又はデコード化マスター
IDサイクルでパリテイエラーを検知すると、そ
の装置は割込み調停サイクルに加わらない。 割込み調停サイクル中に調停に入つたが調停で
負けた装置は、割込みコマンドを再び発する必要
がある。これによつて、先に成された割込みのロ
スを防ぐ。 プロセツサ間割込みトランザクシヨン １プロセツサが１以上のプロセツサへの割込み
を求めていると、単純化した形の割込みがマルチ
プロセツサ用に与えられる。第４Ｆ図に示すプロ
セツサ間割込みトランザクシヨンは、コマンド／
アドレスサイクル、埋込み調停サイクル、及び情
報が何ら送られないデータサイクルから成る。 本相互接続手段を示すための特定の実施例にお
いて、このトランザクシヨンは次の３レジスタを
使用する：つまりプロセツサ間割込みマスク、宛
先及び発信地の各レジスタ２１２，２１４，２１
６である。マスクレジスタは、プロセツサ間割込
みコマンドがそこから受取られるプロセツサを識
別するフイールドを含む。宛先レジスタは、プロ
セツサ間割込みコマンドがそこへ指し向けられる
べきプロセツサを識別するフイールドを含む。発
信地レジスタは、プロセツサによつて受信される
プロセツサ間割込みトランザクシヨンの発信地を
識別するフイールドを含む。 コマンド／アドレスサイクルの間、割込むプロ
セツサがプロセツサ間割込みコマンドコードを情
報ラインＩ〔３：０〕に送出する。同時に、その
デコード化マスターIDをラインＤ〔31：16〕へ、
宛先コードをデータラインＤ〔15：０〕へ（プロ
セツサ間割込み宛先レジスタ等から）それぞれ送
出する。次に埋込み調停サイクル中、割込むプロ
セツサがそのIDを情報ラインＩ〔３：０〕へ送出
し、調停が通常通り進行する。 第３サイクルの間、コマンド／アドレスサイク
ルで送出された宛先コードでアドレスされた装置
が、デコード化マスターIDをマスクレジスター
内のマスクと比較し、マスターが応答してよい装
置であるかどうかを決定する。そうなら、割込み
装置の識別を維持するため、デコード化マスター
IDはプロセツサ間割込み発信地レジスター内に
格納されるのが好ましい。これは後にプロセツサ
が、割込みトランザクシヨンで成された割込みベ
クナルを捜す際のオーバヘツドを節約する。許容
されるスレーブの確認データは、他のマルチ応答
者コマンドと同じくACKとNO ACKである。 ストツプトランザクシヨン ストツプトランザクシヨンを第４Ｇ図に示す。
これは、所定装置がスレーブとして応答し続ける
のを許容しながら、それら装置によるトランザク
シヨンのそれ以上の発生を停止することによつ
て、故障システムの診断を容易化する。ストツプ
トランザクシヨンで選ばれた装置は、すべてのペ
ンデイングマスター状態を中断し、NO ARBを
取消さねばならない。エラー診断を容易化するた
め、かかる装置はストツプトランザクシヨンの時
点で存在するエラー状態に関連した一定の最小情
報を少くとも維持するのが好ましい。例えば、交
信路エラーレジスタ２０４（第７Ｄ図）に含まれ
た情報は、その後の解析用に維持されるのが望ま
しい。 コマンド／アドレスサイクルの間、ストツプト
ランザクシヨンを行うカレントマスターが該当コ
マンドを情報ラインＩ〔３：０〕へ、宛先マスク
をデータラインＤ〔31：０〕へ送出する。マスク
は、セツトされると停止されるべき装置を識別す
る多数のビツトから成る。コマンド／アドレスサ
イクルの後に、通常の埋込み調停サイクルと、情
報が何ら送られないデータサイクルが続く。コマ
ンド／アドレスサイクル中に送られた情報は、ス
トツプトランザクシヨンで選ばれた全装置によつ
て２サイクル後に確認される。 ブロードカストトランザクシヨン 第４Ｈ図に示すブロードカストトランザクシヨ
ンは、割込みトランザクシヨンのオーバヘツドコ
ストを避けながら、交信路上の各装置へ重大な出
来事を広く通知する便利な手段を与える。このト
ランザクシヨンのコマンド／アドレスサイクル
中、ブロードカストトランザクシヨンを開始する
カレントマスターが該当コードを情報ラインＩ
〔３：０〕へ、２ビツトのデータ長コードをデー
タラインＤ〔31：30〕へ送出する。同時に、宛先
マスクをデータラインＤ〔15：０〕上へ置く。こ
のマスクが同トランザクシヨンで選ばれる装置を
指定する。例えば、データライン２，３，５，
９，１２，１３及び１４に送出された“１”ビツ
トは、ブロードカストの受信のため装置２，３，
５，９，１２，１３及び１４を選ぶ。コマンド／
アドレスサイクルの後に通常の埋込み調停サイク
ルが続き、更にその後に１つ以上のデータサイク
ルが続く。図示の目的としてのみ、２つのデータ
サイクルが示してある。データ自体は、マスター
によつてデータラインＤ〔31：０〕へ送出される。
書込み用トランザクシヨンの場合と同じく、スレ
ーブは２サイクル後にACK又はNO ACKを発す
る。 レジスター補足 第７Ａ図は、相互接続手段の本実施例に含まれ
るレジスタフアイルを示している。このフアイル
は、装置型式レジスタ２００、制御／状態レジス
タ２０２、バスエラーレジスタ２０４、エラー割
込み制御レジスタ２０６、エラーベクトルレジス
タ２０８、割込み宛先レジスタ２１０、プロセツ
サ間割込みマスクレジスタ２１２、プロセツサ間
割込み宛先レジスタ２１４、及びプロセツサ間割
込み発信元レジスタ２１６を含む。これらレジス
タは、32ビツトのレジスタ２００，２０４等と16
ビツトのレジスタ２０２，２０６，２０８，２１
０，２１２，２１４，２１６等から成る。 装置型式レジスタ２００（第７Ｂ図）におい
て、装置型式用コードがレジスタの下位半分
（DTR〔15：０〕）に格納されている。装置型式
は、システムの電源投入時か又はその後のシステ
ム初期化時にこのレジスタへ格納される。最適
化、動的な再配置及びシステム構成の目的上どん
な装置がシステムに接続されているかを求めるた
め、このレジスタはシステム中の別のエレメント
からも問合せできる。修正コードフイールド
（DTR〔31：16〕）が、装置型式レジスタの上位半
分に設けられている。 制御／状態レジスタ２０２は、装置及びそれに
取付けられた相互接続手段内における各種条件の
状態を示す多数のビツトを含む。又同レジスタ
は、交信路の制御調停で使われる情報も格納して
いる。つまり、ビツトCSR〔３：０〕はコード化
された形の装置IDを格納しており、これも電源
投入時又はその後の初期化時にレジスタへ格納さ
れる。 ビツトCSR〔５：４〕は、装置が調停に入る調
停モードを推定する。前述のごとくこのモード
は、“デユアル・ラウンド・ロビン”、固定高、固
定低及び調停不能の各モードから成る。電源投入
又はその後の初期化時に、調停モードが“デユア
ル・ラウンド・ロビン”に設定される。但しこの
モードは、システムの動作中これらビツトへ書込
むことによつて変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハードエ
ラー割込み可能ビツトとソフトエラー割込み可能
ビツトである。これらはセツトされると、ハード
エラーサマリビツトCSR〔15〕又はソフトエラー
サマリビツトCSR〔14〕がそれぞれセツトされて
いれば必ず、装置が割込みトランザクシヨン（以
後エラー割込みトランザクシヨンと称す）を発生
するのを可能とする。上記後者の各ビビツトは、
ハード又はソフトエラーがそれぞれ検知されると
セツトされる。“ハード”エラーとは、システム
内のデータの完全性に影響するエラーのことで、
例えば、データ伝送中にデータラインで検知され
るパリテイエラーがそうでそう。一方“ソフト”
エラーとは、システム内のデータの完全性に影響
しないエラーのことで、例えば、埋込み調停サイ
クルの間に識別ラインＩ〔３：０〕上で検知され
たパリテイエラーは装置による誤つた演算を生ず
るか、交信路上のデータの完全性は損わない。従
つて、これはソフトエラーである。 書込みペンデイングアンロツクビツトCSR
〔８〕は、インターロツク読取りトランザクシヨ
ンが装置によつて首尾よく送られたが、その後の
“キヤシユ意図も持つた書込みマスクアンロツク”
コマンドがまだ送られてないことを示す。スター
トセルフテストビツトCSR〔10〕は、それがセツ
トされると、相互接続ロジツクの動作をチエツク
するするセルフテストを開始する。セルフテスト
状態ビツトCSR〔11〕は、STSビツトがセツトさ
れてテストの支障ない完了を示す時点まで、つま
りセルフテストが支障なく完了するまで、リセツ
ト状態にとどまつている。ブローグビツトCSR
〔12〕は、装置がそのセルフテストで不良を生じ
たときセツトされる。 初期化ビツト装置〔13〕は、システムの初期化
に合わせて使われる。例えばこれは、装置が初期
化を行つている間の状態インジケータとして使わ
れる。CSR〔23：16〕は、相互接続手段の特定の
設計を指定する。ビツトCSR〔31：24〕はここで
使われない。 バスエラーレジスタ２０４は、システムの動作
中に各種のエラー状態を記録する。ゼロパリテイ
エラービツトBER
チヤに関し、特にデジタルコンピユータシステム
においてプロセツサ、メモリ（主メモリ）及びマ
スストレージ（デイスク、テープ等）、コンソー
ルターミナル、プリンタ、その他のＩ／Ｏ機器等
異つた装置を相互間での交信のため相互に接続す
る手段に関する。 本発明は、特に、ある特定の条件のもとでデジ
タルコンピユータシステムにおける通信路の制御
を解放するための改良された手段に関するもので
ある。 （従来技術） デジタルコンピユータシステムとそれら構成部
品の価値が下がり続けるにつれ、ますます異つた
種類のデータ取扱装置がそれらシステムへ相互接
続されるようになつている。そうした装置は速度
（データの送受可能な速度）、必要な制御情報、デ
ータフオーマツト、その他において広範囲に異る
特性を有するにもかかわらず、相互に交信しなけ
ればならない。例えば、プロセツサはしばしば主
メモリと（超高速で）、デイスクメモリ等のマス
ストレージ装置と（高速で）、更にプリンタ等の
出力装置と（超低速で）それぞれ交信しなければ
ならない。相互接続手段の重要な特徴は、相互に
交信したがつている各装置の競合要求を調停する
能力にある。調停は１つの要求の通信路へのアク
セスを許容するように実施されねばならず、従つ
て調停プロセスは効率的なことが重要である。さ
もないと、コンピユータシステムのリソース中過
度の部分が使われてしまう。更に、調停プロセス
は交信路を要求装置間に割当てる点である程度の
柔軟性を与えることが一般に望ましい。広範囲の
各種装置を交信路へ接続可能とする場合、特に多
数のプロセツサの交信路への追加接続を必要とす
る場合には、調停機構に加わる競合要求がシステ
ムの動作と柔軟性に望ましくない制約をしばしば
もたらす。 相互接続手段の別の重要な特徴は、割込みの助
長にある。これら割込みの成される方法が、交信
路への装置接続で達成可能な柔軟性にしばしば顕
著な制限を課す。 単一の中央プロセツサへ接続された装置間での
交信を与える他、それら装置と１つ以上の別のプ
ロセツサ間、更には幾つかのプロセツサ同士間で
のアクセスを与えることが時折望ましい。このプ
ロセツサ間での交信要求は、調整動作を保証する
必要があるため、相互接続の問題に尚いつそうの
複雑さを加える。特別の注意を必要とするプロセ
ツサ間交信の一特徴は、１つ以上のプロセツサの
キヤシユ利用によつて生じる問題である。キヤシ
ユは、キヤシユデータが“有効”なとき、つまり
キヤシユされて以降主メモリ内で変更されてない
ときのみキヤシユへのアクセスが許容されること
を確かめる適当な措置が取られないと、処理エラ
ーを引き起す。キヤシユ制御が効率的に行われな
いと、システム全体の性能が著しく低下してしま
う。 （発明の目的） 従つて本発明の目的は、デジタルコンピユータ
システムにおいて各種異つた装置を相互接続する
ための改良手段を提供することにある。 更に本発明の目的は、広範囲の各種装置を最小
の制約で接続可能とする、デジタルコンピユータ
システムにおいて異つた装置を相互接続するため
の改良手段を提供することにある。 本発明のさらに別の目的は、トランザクシヨン
の終了を効率的な仕方で許すように装置を相互接
続するための改良された手段を提供することであ
る。 本発明のさらに別の目的は、所定の時間内に要
求された応答を与えることができないインターロ
ツクされる型の路における装置がトランザクシヨ
ンを終了することができるようにデジタルコンピ
ユータシステムにおける装置を相互接続するため
の手段を提供することである。 発明の概要 本発明は、相互接続手段のいくつかの関連した
特徴のうちの１つである。 本件は、同時に出願された５つの関連した出願
のうちの１つであり、他の４つの出願、即ち、 フランク・シ・ボンバ（FrankC.Bomba）、ウ
イリアム・デ・ストレツカ（WilliamD.
Strecker）、及びステフアン・アール・ジエンキ
ンス（StephenR.Jenkins）によつて1983年９月
22日に出願された米国特許出願第534829号（米国
特許第4787033号）の「デジタルコンピユータシ
ステムにおける通信路の制御を割り当てるための
裁定機構」、 フランク・シ・ボンバ（FrankC.Bomba）及
びステフアン・アール・ジエンキンス
（StephenR.Jenkins）によつて1983年９月22日に
出願された米国特許出願第534829号（米国特許第
4769768号）の「マルチプロセツサシステムのた
めのメツセイジ向けの割込み機構」、 フランク・シ・ボンバ（FrankC.Bomba）、デ
リープ・ピ・ブハンダーカ（DileepP.
Bhandarkar）、ジエイ・ジエイ・グラデイ（J.J.
Grady）、スタンレス・エア・ラツキイ・ジユニ
ア（StanleyA.Lackey，Jr）、ジエフリイ・ダブ
リユ・ミツチエル（JeffreyW.Mitchell）、及びラ
インハルド・シユーマン（Reinhard
Schumann）によつて1983年９月22日に出願され
た米国特許出願第534782号（米国特許第4648030
号）の「マルチプロセツサシステムのためのキヤ
ツシ無効化機構」、 フランク・シ・ボンバ（FrankC.Bomba）、ス
テフアン・アール・ジエンキンス（StephenR.
Jenkins）、ラインハルド・シユーマン
（Reinhard・Schumann）、及びポール・バイン
ダ（PaulBinder）によつて1983年９月22日に出
願された米国特許出願番号第534781号（米国特許
第4661905号）の「マルチプロセツサシステムの
ための制御機構」、 の内容はここに盛り込まれている。 詳細には、本発明は、トランザクシヨンに応答
できない装置があるとその瞬間にそのトランザク
シヨンを終了させ、他のトランザクシヨンのため
にそれらの通信路を自由にすることのできる手段
に向けられている。システム全体の各特徴の間に
相互に関連性があるので、先ずシステム全体の構
成について説明し、次に本発明に特有の特徴につ
いてさらに詳細に説明する。本明細書の特許請求
の範囲の記載は、本発明のその特徴を限定してい
る。 １ 相互接続手段の一般的説明 ここに説明する相互接続手段は、相互接続され
るべき各装置に付属しており、好ましくはその一
部を形成している。その手段は、各装置を相互接
続する交信路（例えば並列ワイアドバス）上にお
ける信号の送信及び受信を制御する。又相互接続
手段は、交信路によつて相互接続された装置間に
おける交信の一様な制御を与える。これら装置は
交信路へ並列に接続され、それらの動作は交信路
上の物理的に位置と無関係である。交信路へ接続
された各装置には、後述する多くの目的に使われ
る識別番号（“ID”）が与えられている。相互接
続手段の一実施例において、上記の番号付与は装
置へ挿入される物理的プラグとワイヤによつて成
され、識別番号を指定する。この物理的プログラ
ムはスロツトからスロツトへ移動されるので、装
置とプラグが存在するスロツト間に理論的な依存
性は存在しない。識別番号はシステムの初期化中
に制御レジスタ内へ格納され、その後装置によつ
て使われる。 相互接続手段は、装置間で効率的な交信を与え
る特定の一組のコマンドを実行する。これらのコ
マンドは、多数の異つた動作（以下“トランザク
シヨン”と呼ぶ）で実行され、伝送される。各ト
ランザクシヨンは次のものを含む多くのサイクル
へ細分割される；特定トランザクシヨン（読取
り、書込み、割込み等））用の動作コードが、そ
こへコマンドが差し向けられるか又はコマンドに
関連した情報が与えられる装置を識別する情報と
共に、バスを介して別の装置へ伝送されるコマン
ド／アドレスサイクル；交信路へのアクセスが次
に許容される装置を識別するための埋込み調停サ
イクル；及びユーザデータ（処理の最終的目的）
又はその他の情報が伝送される１つ以上のデータ
サイクル。トランザクシヨン信号は交信路を通
じ、ここでは情報伝達クラスライン、応答クラス
ライン、制御クラスライン及びパワークラスライ
ンと称する異つたグループのラインを介して伝送
される。時間／位相信号（後述）を除き、これら
の信号は１つ以上の相互接続手段がそれらを主張
する毎に、主張されものとして検出される。情報
伝達クラスラインは、情報、データ及びパリテイ
ラインとトランザクシヨンで使われる伝送コマン
ド、データ状態及びその他一定の情報から成る。 応答クラスラインは、エラーフリー受信の確実
な確認と、トランザクシヨンを制御又は変更する
ための追加の応答を与える。このエラーモニタリ
ングは、システムの信頼性に大きく貢献し、追加
のバンド巾をほとんど全く必要とせず、応答装置
がトランザクシヨンの平常進行を変更するのを可
能とし、システムの柔軟性に大きく貢献する。例
えば、指し向けられたコマンドに応答するのに、
そのコマンドによつて通常与えられる時間を越え
た追加の時間を必要とする装置は、応答準備が整
うまでトランザクシヨンの実行を（所定の限界内
で）遅らせる１つ以上の応答信号を利用するか、
又はその時点で応答不能なことを装置に通知し
て、交信路を別のトランザクシヨン用にフリーと
する。 １つの装置から別の装置へ交信路へのアクセス
の効率的且つ秩序立つた伝達を与えるため、各装
置中の相互接続手段によつて一組の制御信号が発
生され、利用される。更に、各装置は共通のシス
テムクロツクからローカルタイミング信号を発生
し、同期動作を保証する。これらの信号及びテス
ト制御信号も、バスを介し別々のライン上を伝送
される。又装置はシステム内のAC及びDC電源の
状態をモニターし、必要に応に適切な措置が取ら
れるように、これら電源の状態を示す信号を与え
る。 ここに記す相互接続手段は、極めて効果的で多
様性があり、現在利用可能な大規模集積技術によ
つて容易に経済的に製造できる。これは、上記ラ
イン間での効率的な機能の選択と分配に基き、コ
マンド、制御、情報及びデータ信号を各装置間で
伝送するのに必要な物理的に別々なワイヤの数が
比較的限定されていることによる。それにもかか
わらず、相互接続手段はそれに接続される装置の
物理的配置に関し実質上何の制約も課さない。更
に本相互接続手段は、広範囲の各種装置の相互接
続を可能とし、単一プロセツサと多重プロセツサ
の両構成に効率的に適合する。 ２ ここに記す特定発明の一般的説明 本願で詳細に示す発明によれば、マスター装置
−すなわち、通信路の制御権を獲得した装置−
は、通信路に信号を送り、意図したトランザクシ
ヨンを明確にしそしてそのトランザクシヨンを行
う装置を指定する。一般的に、指定された装置
は、コマンドを受信し、そして通信路上に肯定応
答（ACK）信号と命名された特定の応答信号を
送ることによつてそのコマンドを遂行することが
できる。このマスター装置は、このACK信号を
検出しそしてそのトランザクシヨンの段階を開始
する。対照的に、指定された装置が、ある理由
で、そのコマンドを受信しないか又は存在してい
なくてそのコマンドを受信しないならば、非肯定
応答（NO ACK）信号と命名された別の信号が
通信路上に送られ、そしてマスター装置は、その
トランザクシヨンの段階を開始しない。 本発明の改良は、マスター装置にトランザクシ
ヨンを中止させ、そして後にそのトランザクシヨ
ンを開始させるリトライ信号というタイプの信号
を与えていることである。NO ACK信号に対し
てマスター装置の応答を考慮するときに認識され
るように、この改良によつてこのタイプのシステ
ムの柔軟性が増加する。NO ACK信号は、エラ
ーが発生していてマスター装置がトランザクシヨ
ンを試みた装置は、信号を誤つて受信しているか
又はその信号に適切に応答しそこなつているとい
う指示を通常表示する。従つて、マスター装置が
その特定の装置に対しトランザクシヨンの遂行を
試み続けることは非効率的である。しかし、本発
明のリトライ機構がなくて、ACK信号のない理
由は、装置がそのトランザクシヨンを行う要求を
受信したが、トランザクシヨンの遂行が許容時間
内に可能である状態になかつた事であろう。従つ
て、マスター装置がそのトランザクシヨンを再び
試みないことは、不適当であろう。それ故に、何
がNO ACK信号を生じさせたかを判断するため
に、相対的に周到な段階を採用する必要があるだ
ろう。そうすれば、この方法によつてシステムの
速度が減少するだろう。それ故に、本発明の改良
なくしては、通信路における柔軟性が欠如する。
その使用は、トランザクシヨンが要求されたと
き、トランザクシヨンを行う準備を常にしている
装置に制限されなければならないか、又はNO
ACK信号の理由を同定するようにある手段を採
用しなければならない。 本発明によれば、通信路の柔軟性が改善され
る、なぜならばトランザクシヨンを行う状態にあ
る時はなつており、そしてある時はなつていない
スレーブ装置は、リトライ信号に応答することが
でき、トランザクシヨンの遂行が現在望ましくな
いけれども、マスター装置は後に再びそのトラン
ザクシヨンの実行を試みるべきであるという事を
示す。このように、マスター装置は、後に完遂す
ることができるようなトランザクシヨンと完遂で
きないようなトランザクシヨンとを区別すること
ができる。この方法によつて通信路の柔軟性が大
いに増加する。 本発明の上記及びその他の目的と特徴は、添付
の図面から参照した本発明に関する以下の詳細な
説明から容易に理解されよう。 （発明の実施例） １ 相互接続手段の詳細な説明 第１Ａ図は、ここに記す相互接続手段を小型で
比間的安価なコンピユータシステムの一般的構成
へ適用した例を示している。図示のごとく、プロ
セツサ１０、メモリ１２、端末１４及びマススト
レージ装置（デイスク）１６が相互接続手段１８
と交信路２０を介し互いに接続されている。プロ
セツサ１０とメモリ１２の場合、相互接続手段１
８は装置内に一体的に位置して、装置の交信イン
ターフエイスを与えるのが好ましい。端末１４と
ストレージ装置１６の場合には、多数の端末又は
ストレージ装置を単一の相互接続手段１８へ接続
可能とするため、中間アダプタ２２，２４がそれ
ぞれ設けられる。アダプタは、交信路２０を相互
の残部へインターフエイスする役割を果す。ここ
で用いているように、“装置”という用語は共通
の相互接続手段で交信路へ接続される１以上の実
在物を指している。従つて第１Ａ図において、端
末１４とアダプタ２２は単一の装置２６を構成し
ている；同じく、プロセツサ１０と主メモリ１２
はそれぞれが装置である。第１Ｂ図では、プロセ
ツサ３２とメモリ３４がアダプタ４０と合わさつ
て単一の装置を構成している。 第１Ａ図において、プロセツサ１０は交信路２
０に接続された別の装置とメモリ１２を共有して
いる。これはシステムのコスト減をもたらすが、
交信路２０を共有する必要からシステムの速度に
制限を課す。第２Ｂ図では、プロセツサ３２とメ
モリ３４の間に別のメモリ路３０を設けること
で、上記の問題が解決されている。この場合プロ
セツサとメモリは、アダプタ４０、交信路４２、
アダプタ４６，４８を介して端末３６及びストレ
ージ装置３８と接続される。アダプタ４０がそれ
と一体でアダプタを交信路４２へ接続する相互接
続手段１８を有する。同様に、アダプタ４６，４
８もそれらと一体で各アダプタを交信路４２へ接
続する相互接続手段１８をそれぞれ有する。この
種のシステムは高性能を与えるが、高コストであ
る。しかしそれでも、ここに記す相互接続手段と
充分コンパテイブルである。 更に第１Ｃ図では、マルチプロセツサシステム
に装置の相互接続手段を用いた例を示している。
同図において、プロセツサ５０，５２はそれぞれ
メモリ路５８，６０を介して主メモリ５４，５６
へ接続されている。一方、プロセツサ／メモリ対
は、一体的に組込まれ交信路６８で相互に接続さ
れた相互接続手段１８を有するアダプタ６２，６
４を介してシステムの残部とそれぞれ接続されて
いる。キヤシユメモリ１９０は、プロセツサの１
つ例えばプロセツサ５２に付属している。残りの
システムは第１Ｂ図の例とほぼ同じで、１つ以上
の端末７０が相互接続手段１８を内部に有するア
ダプタ７２を介して交信路６８へ接続され、又マ
スストレージ装置７４が相互接続手段１８を有す
るアダプタ７６を介して交信路６８へ接続されて
いる。この構成では、各プロセツサがシステム中
の各システムと交信できるだけでなく、プロセツ
サ同士も直接交信できる。更にキヤシユメモリ１
９０も効率的に収容されている。同一システム内
に含まれたこの装置混合体によつて、異つた性質
と複雑さのレベルが課せられるにもかかわらず、
ここに記す相互接続手段は全ての交信を実質上同
じ方法で効率的に制御できる。 次に第２図を参照すると、相互接続手段によつ
て発生され、利用される信号の各種カテゴリー
が、主な機能クラスに従つて要約してある。各グ
ループ内で、更に別々のサブ機能によつて分類さ
れるている。又以下の議論を解り易くするため、
それらの信号を１つの装置から別の装置へ運び線
（つまり交信路）７８の特定線毎のグループ分け
も示してある。ラインは、そのラインに接続され
たいずれかの装置が専用を送出すれば、専用され
たと見なされる。どの装置も専用を送出しないと
きだけ、そのラインは専用されない。図示の目的
上、それぞれＡとＢで示し、交信を制御すべき対
応する装置と一体の２個別々の相互接続手段が、
それらによつて使われる信号で概略的に示してあ
ると共に、信号交換の目的で相互接続されたもの
として交信路７８で示してある。但し、カレント
マスターによつて選択された装置だけが実際には
トランザクシヨンへ参加するが、交信路７８は一
般に２個より多い装置を一時に結合する。残りの
装置は、交信路と物理的に接続した状態にとどま
るが、トランザクシヨンには参加しない。 第２図に示すように、相互接続手段によつて使
われる信号には４種の大クラスがある；つまり情
報伝達クラス信号、応答クラス信号、制御クラス
信号及びパワークラス信号。“情報伝達”クラス
信号はＩ〔３：０〕で示した情報フイールドを含
み、これは交信路７８のうち４本の別々なライン
８０を介して送受信される。情報フイールドは、
コマンドコード、トランザクシヨンを開始する装
置（“カレントマスター”）を識別するコード、サ
イクル中に送信されるデータの状態を指示する情
報、その他等の情報を伝送する。第２図中Ｄ
〔31：０〕で示したライン８２を通じて送信され
る32ビツトのデータワードがトランザクシヨンで
必要な一定の情報、例えば生じるべきデータ伝送
の長さ（読取り用及び書込み用トランザクシヨン
で使われる）；トランザクシヨンに参加すべく選
ばれた装置の識別；データ伝送用にアクセスされ
るべきメモリ位置のアドレス；及び伝送されるべ
きデータ等を与える。このワードは32本の別々な
ライン８２を介して送受信される。２本のライン
８４，８６、つまり情報及びデータラインのパリ
テイを示すのに使われる“PO”で示したライン
と、エラー状態を信号化するのに使われるBAD
で示したラインも設けられている。 “応答”クラス信号は、CNF〔２：０〕で示し
ライン８８を介して送信される３ビツトフイール
ドから成り、これは装置へ送られた各種情報に対
する応答を与えると共に、後で詳述するようにト
ランザクシヨンの進行を装置で変更することを可
能にする。 “制御”クラス信号は、８本のライン９０〜１
０４を介して送信される。これらのうち最初の
NO ARBが、調停プロセスを制御する。第２の
BSYは、ある装置によつて交信路が現在制御さ
れていることを示す。これら両信号は相互に連動
して使われ、交信路の制御を求めている装置にお
ける制御の秩序だつたトランザクシヨンを与え
る。 制御クラスの残りの信号中、時間（＋）と時間
（−）の信号に交信路７８に接続された信号源に
よつて発生されそれぞれライン９４，９６を介し
て送られる波形を有し、同じく信号源によつて発
生されそれぞれライン９８，１００を介して送ら
れる位相（＋）と位相（−）の波形と組合せて使
われ、各装置における相互接続手段動作用のロー
カルタイミング標準を形成する。すなわち、交信
路７８へ接続された各装置の相互接続手段は、時
間及び位相の信号からローカルの送受信クロツク
信号TCLK及びPCLKをそれぞれ発生する。更
に、ライン１０２を介して送られるSTF信号は
後述するごとくローカル装置の“フアーストセル
フテスト”を可能にするのに使われ、又ライン１
０４を介して送られるRESET信号は、交信路に
接続された装置を初期化（既知の状態へ設定）す
る手段を与える。 “パワー”信号クラスのうち、AC LO及びDC
LOはそれぞれライン１０４，１０６を介して送
られ、システム内におけるAC及びDCの電源の状
態を求めるため各装置でモニターされる。スペア
ライン１１０は将来の拡張を可能とする。 ここに記す相互接続手段は、実施すべき交信の
種類に固有な一連の動作を実行することによつ
て、所定装置間での交信を確立するという機能を
果す。各動作は一連のサイクルから成り、この間
交信路に接続された別の装置との所望の交信を有
効とするために、各種の情報エレメントが交信路
上へ置かれ、又そこから受信される。これらサイ
クルは、時間（＋）と時間（−）クロツク信号
120，122及び位相（＋）と位相（−）信号124，
126をそれぞれ示した第３Ａ図を参照すれば明ら
かなように、時間／位相クロツクによつて定義さ
れる。これらの信号は、交信路に接続された１つ
のマスタークロツクによつて発生される。信号は
各装置の相互接続手段によつて受信され、それら
による情報の送信と受信を制御するローカルな
TCLK，PCLK信号128，130をそれぞれ発生する
のに使われる。 第３Ｂ図に示すごとく、上記のラインを介し情
報を送受信するように、多数の装置１４０，１４
２等が交信路へ並列に接続されている。これらの
装置は、プリンタ、デイスプレイ端末等の入／出
力（Ｉ／Ｏ）装置又はプロセツサ等の装置から成
る。交信路上における装置の物理的配置は重要で
ない。同じく交信路に接続されたマスタークロツ
ク１４４が時間／位相信号を発生し、これら信号
はライン９４〜１００を介して各装置へ送られ
る。各相互接続手段は、ローカル送受信クロツク
TCLK，PCLKをそれぞれ発生するタイミング回
路を有する。例えば、装置１４０はフリツプフロ
ツプ１４６を含み、そのＱ出力がTCLKを生ず
る。フリツプフロツプ１４８からセツトされ、ラ
イン９４からの時間（＋）信号によつてクロツク
される。ゲート１４８はライン９８とＱ出力によ
つて動作可能となる。同様に、ローカルスレーブ
受信クロツクが、受信した時間（＋）及び位相
（−）信号から発生される。 第３Ｃ図に示すごとく、連続するTCLK信号間
の時間が１サイクルを限定する。所望の情報交換
を行うのに使われる一連の連続サイクルを、ここ
で“トランザクシヨン”と呼ぶ。各トランザクシ
ヨンの詳細な特性はそれによつて実施される動作
に従つて変るが、各トランザクシヨンは一般に次
のサイクルから成る；コマンド／アドレスサイク
ル；埋込み調停サイクル；及び通常“データ“サ
イクルと称される１つ以上の追加サイクル。図示
する目的としてのみ、２つのデータサイクルを第
３Ｃ図に示す。一般に、情報はTCLKの先端で交
信路７８上に置かれ、同一サイクルのRCLK中に
装置の相互接続手段へラツチされる。 各相互接続手段によつて実施される調停機能の
状態ダイアグラムを第３Ｄ図に示す。装置中のあ
るエレメントがその装置に第３Ｄ図中REQで示
したトランザクシヨンを開始せしめようとするま
で、調停機能はアドレス状態１５０にとどまる。
開始せしめると、NO ARBラインを調べること
によつて、交信路７８への調停信号を自由に送出
できるかどうかを相互接続手段が決定する。NO
ARBが送出されている間、調停機能はアイドル
状態にとどまつていなければならない。しかし、
NO ARBが取消されるや否や、REQが依然送出
されているとして、装置は次のサイクルで調停を
行う。こうした条件下で装置は調停装置１５２へ
入り、そこで交信路へのアクセスを求めている別
の装置との調停が成される。調停の方法を次に詳
しく説明する。 調停で敗けた装置はアイドル状態１５０へ戻
り、REQが送出されている限り、その状態から
再び調停を求められる。一方、調停に勝つた装置
はカレントマスター状態（BSYが取消されてい
る場合）又はペンデイングマスター状態（BSY
が主張されている場合）へ入る。ペンデイングマ
スターはBSYが送出されている間そのままにと
どまり、BSYの取消しでカレントマスターとな
る。 相互接続によつて与えられる各トランザクシヨ
ンの一連動作を説明する前に、制御、応答及び情
報伝達クラス信号自体についてもつとも理解を深
める方が役に立つであろう。これらの信号は実質
上、全てのトランザクシヨンに共通だからであ
る。 制御信号：NO ARB，BSY NO ARB信号が、調停の目的によるデータラ
インへのアクセスを制御する。各装置は、NO
ARBが前のサイクルで取消されているサイクル
でのみ、交信路の使用に関する調停を行える。相
互接続の制御に入つた装置（“カレントマスタ
ー”）は、第１サイクルと最後と見込まれるデー
タサイクルを除き、トランザクシヨン全体を通し
てNO ARBを主張する。トランザクシヨン中の
最後と見込まれるデータサイクルは通常実際に最
後のデータサイクルである；但し後述するよう
に、装置は一定の条件下でトランザクシヨンの終
了を遅延できる。遅延すると、最後のデータサイ
クルと見込まれていたサイクルがもはやそうでな
くなり、全てのデータが伝送される前に次のサイ
クルが続く。ペンデイングマスターによつても、
それがカレントマスターとなるまでNO ARBは
送出されない。任意の一時において、最大限１個
のカレントマスターと１個のペンデイングマスタ
ーが存在する。 全ての調停装置による調停サイクルの間も、
NO ARBは送出されない。埋込み調停サイクル
中には、その旨の送出がNO ARBの送出に加え
てカレントマスターから成される。アイドル調停
サイクルの間、現在調停中の装置の１つがカレン
トマスターとなるまで、調停装置によるNO
ARBの送出が次の調停を排除する。 NO ARBは更に、スレーブがSTALLを送出
している全サイクル中及び最後を除く全てのデー
タサイクル中、スレーブ装置（カレントマスター
によつて選ばれた装置）によつて送出される。又
NO ARBは、相互接続手段がその装置自身での
処理に使われている特別モードの間も、その装置
により（BSYの主張と合せて）送出される。こ
れら特別モードの場合、その装置はBSYとNO
ARB以外の交信路用ラインを使用しない。スレ
ーブとして選ばれる可能性があるため、装置はコ
マンド／アドレスサイクル中特別モードへ入るこ
とが防止される。装置が特別モードで動作するの
は、例えば、交信路の情報伝達クラスラインを用
いる必要なく、相互接続手段中のレジスタへアク
セスするためである。又、カレントマスターがそ
の通常の終了サイクルを越えてNO ARBの送出
を続けられるようにし、交信路の制御を放棄せず
に一連のトランザクシヨンを行えるようにするの
が望ましい。この点は、拡張された情報伝達サイ
クルを可能とし、従つて装置の利用可能なバンド
巾を有効に増大できるため、高速装置にとつて特
に有用である。 BSYは、トランザクシヨンが進行中であるこ
とを示す。BSYはカレントマスターによつて、
最後と見込まれるデータサイクルの間を除き、ト
ランザクシヨン全体を通じて送出される。又これ
は、トランザクシヨンの進行を遅らす必要のある
スレーブ装置（特定のメモリ位置へアクセスする
のに追加の時間を必要とするメモリ装置等）によ
つても送出される；この遅延は、STALL応答コ
ード（後述）と一緒にBSYとNO ARBを送出す
ることによつて実行される。更に、最後を除く全
データサイクル中もBSYが送出される。次のト
ランザクシヨンのスタートを遅らせるため、又は
上記の特別モードで動作しているとき、装置は
BSYの送出を延長することもできる。 BSYは各サイクルの終りに装置によつて調べ
られ、取消されると、ペンデイングマスターが今
度はそれを送出して、カレントマスターとしての
制御を行う。 第３Ｅ図は、本実施例で生じ得るBSY及びNO
ARB制御ラインのシーケンスを示す状態ダイア
グラムである。この図は、これらの信号を総合的
に観測することによつて、通信路上における装置
から装置への情報交換が効率的に制御される方法
を説明するために使用される。 電源が投入されると、全ての装置がNO ARB
を送出し（状態“Ａ”）、いずれの装置によるアク
セスを効果的に妨げそして全装置がラインを放棄
し（状態“Ｂ”）、その時通信路がアイドル
（IDLE）状態に入る。これは全ての装置に、必要
に応じ電源投入時の初期化シーケンスを完了する
時間を与える。NO ARBが取消されて、状態
“Ｂ”に入ると、各装置は交信路の制御を求めて
自由に競合できるようになる。ある装置がいつた
ん調停に入ると、状態“Ａ”へ再び戻り、“勝つ
た”装置がコマンド／アドレス状態“Ｃ”に入
る。このコマンド／アドレスサイクルは、取消状
態から送出状態へのBSYの送出によつてだけで
なく、先のサイクルにおけるNO ARBの送出と
も関連して、全ての装置により認識されることに
特に注目されたい。NO ARBの監視は、特別の
モード状態をコマンド／アドレスとして無視する
装置にとつて必要である。 コマンド／アドレス状態から状態“Ｄ”へ最初
に入ることは、トランザクシヨンの埋込調停サイ
クルを意味している。各装置がコード化マスター
IDを監視して（“デユアル・ラウンド・ロビン”
モードの場合に）、それらのダイナミツク優先順
位を更新するのがこのサイクルである。トランザ
クシヨンのデータ長に応じ、制御は以後のサイク
ルでもその状態にとどまることができる。調停が
生じないと、マスター及びスレーブは最終的に交
信路の制御を放棄し、フローは再び状態“Ｂ”へ
戻つて、両制御信号が取消される。しかし、もし
ペンデイングマスターが存在すると、続いて状態
Ｆに入り、NO ARBを送出する装置がこのサイ
クルでBSYの取消しを通知し、別の装置による
調停を排除する決定（図中“バーストモード”と
示してある）がマスターよつてなされているかど
うかに応じ、コマンド／アドレス状態“Ｃ”又は
“Ｇ”へ進む。状態“Ｇ”では、状態“Ｃ”と異
なりNO ARBとBSYが共に送出されていること
を、コマンド／アドレス制御信号が示すことに注
意されたい。 先行トランザクシヨンがBSYの送出によつて
延長され、且つペンデイングマスターが存在しな
いと、制御は状態“Ｄ”から“Ｅ“へ進み、必要
に応じ１以上のサイクル中状態“Ｅ”にとどま
る。BSYの送出が認められると、制御は１以上
のサイクル中この状態にとどまり、次いでアイド
ル状態“Ｂ”へ戻つて、その後の伝送のために交
信路を放棄する。 上記のごとく、１つの特定装置が別の装置によ
りスレーブとして選ばれるのを望んでいないと、
動作の特別モードがその代りとして制御を１以上
のサイクルの間状態“Ｄ“へ戻らせる。BSYと
NO ARBの同時取消しが再び制御を状態“Ｂ”、
つまりアイドル状態へ戻す。 従つて図面は、NO ARBとBSYの共同動作が
交信路上における制御交換及び情報伝達の秩序だ
つた流れを調整することを示している。 応答信号：ACK、NO ACK、STALL、
RETRY システムの信頼度は、情報及びデータラインを
介した送信に対する応答を求めることによつて大
巾に向上される。一般に、応答は所定送信の正し
く２サイクル後に見込まれる。各装置用の応答コ
ードが第６図に示してあり、図中“０”ビツトは
主張（低レベル）、“１”ビツトは“取消し”（高
レベル）を示している。 ACK応答は、送信が目的とした受信者による
問題のない受信完了を意味する。全てのトランザ
クシヨンについて、トランザクシヨンの最初デー
タサイクル中におけるACKの送出は、その２サ
イクル前に送られたコマンド／アドレス情報の正
しい受信（つまりパリテイエラーなし）を確認し
ている。又、読取及びアイデント用トランザクシ
ヨン中の最初のデータサイクルとその後のデータ
サイクルにおけるACKは、読取又はベクトルデ
ータがスレーブによつて送出されていることも示
す一方、書込み用トランザクシヨン中のACKは、
スレーブの書込みデータを受取る準備が整つてい
ることも示す。 NO ACKは、送受信における不良か、又はス
レーブが選ばれてないことを意味している。
ACK、NO ACKどちらもコマンドトランザクシ
ヨン及びデータ送信に対する応答として可能であ
る；後者の場合、応答は最後のデータサイクルに
続く２サイクルで生じ、こられ２サイクルが次の
トランザクシヨンと同時に生じてもそうである。
NO ACKは、応答ラインの欠陥状態を示す。こ
れは、何らか別のコードがそれに重複している場
合に定義される。 STALLは、データサイクル中スレーブ装置に
よつて送出可能である。これは例えば、読取アク
セス用の時間を延長するか、あるいはトランザク
シヨン中にリフレツシユ又はエラー修正サイクル
用の時間を入れるメモリによつて使われる。又こ
れは、メモリの書込バツフアが一杯の場合にマス
ターからのデータ送信を遅らせるメモリによつて
も使われる。別の交信路へ同期化する装置も、
STALLを用いる。装置が自らをスレーブと認識
しているかどうかのACK又はNO ACKコマンド
のの確認を遅らせるのにも、１つ以上のSTALL
が使われる。 RETRYは、トランザクシヨンに対し即応答で
きないスレーブ装置によつて送出される。例えば
これは、長い内部初期化シーケンスを必要とする
装置；別の交信路へのアクセスを待つている装
置；及び後述するインターロツク読取コマンドで
ロツクされたメモリ；によつて使われる。カレン
トマスターは、トランザクシヨンを終了すること
によつて、スレーブのRETRY応答に答える。本
実施例において、トランザクシヨンの最初のデー
タサイクル後RETRYは使われない。これは、相
互接続のロジツクを簡単化する。１つ以上の
STALLがRETRYの送出に先行し得る。 装置が交信路を独占するのを防ぐため、
STALL、RETRY、BSY及びNO ARBの延長
又は連続的送出には制限が加えられる。 システムアーキテクチヤ：特定のトランザクシヨ
ンシーケンス 第４Ａ〜Ｈ図は、相互接続手段によつて与えら
れるトランザクシヨンの固有な特性を詳しく示し
ている。特に、データを読書きするためのトラン
ザクシヨン（“読取り”、“キヤシユ意図を持つ読
取り”、“キヤシユ意図を持つインターロツク読取
り”、“書込み”、“キヤシユ意図を持つ書込み”、
“キヤシユ意図を持つ書込みマスク”、及び“キヤ
シユ意図を持つアンロツク書込みマスク”）；古く
キヤシユされたデータを無効にするトランザクシ
ヨン（“無効化”）、割込みを扱うトランザクシヨ
ン（“割込み”、“プロセツサ間割込み”、“識
別”）；装置によるトランザクシヨン発生を停止す
るトランザクシヨン（“ストツプ”）；及び多数の
装置へ同時に情報を速るトランザクシヨン（“ブ
ロードカスト”）；が詳しく示してある。各図にお
いて、許容可能なCNF応答の範囲が表わしてあ
り、図示の特定応答には点（・）が付してある。
又図示する目的としてのみ、２サイクルのデータ
伝送だけを含むものとして示してあるが、それよ
り少い又は多い数のサイクルも使用可能である。 ここに記すコマンドは、２種類に大別される；
つまり単一応答者コマンド（読取り用、書込み用
コマンド及び“識別”）とマルチ応答者コマンド
（“ストツプ”、“無効化”、“割込み”、“プロセス
間
割込み”及び“ブロードカスト”）。多数の応答が
同一ライン上に送出されている場合に応答の唯一
の認識を保証するために、マルチ応答者コマンド
に対する可能な応答はACKとNO ACKに限定さ
れる。 読取用トランザクシヨン 第４Ａ図を参照すると、読取用トランザクシヨ
ンの特性が詳しく示してある。このトランザクシ
ヨンは、“読取り”コマンドだけでなく“キヤシ
ユ意図を持つ読取り”及び“キヤシユ意図を持つ
インターロツク読取り”の両コマンドも含む。こ
れらコマンドの４ビツトコードが、装置に相互接
続手段によつて使われる別のコマンド用コードと
共に第５Ａ図に示してある。同図中ダツシユ
（−）で示されているように、追加のコードを遂
次加えられる。このトランザクシヨンは、多数の
連続サイクルから成る；つまり、コマンド／アド
レスサイクル１８０、埋込み調停サイクル１８２
及び多数のデータサイクル。図示の目的としての
み、トランザクシヨンは２つのデータサイクル１
８４，１８６を含むものとして示してある。情報
が送られる主ライン（第２図参照）はそれらの機
能的名称、すなわち情報ラインはＩ〔３：０〕、デ
ータラインＤ〔31：０〕、確認ラインはCNF〔３：
０〕、他のNO ARB、BSY及びＰ（パリテイ）に
よつてそれぞれ示されている。図面を解り易する
ため、残りのライン（つまり時間、位相、STF、
RETRY、ACLO、DCLO、BAD及SPARE）
は、トランザクシヨンの動作を理解するのに重要
でないので、第４図中省いてある。 第４ａ図に示すごとく、読取用トランザクシヨ
ンのコマンド／アドレスサイクル中に、４ビツト
のコマンドコードが情報ラインＩ〔３：０〕上に
置かれる。そのコマンドに関連して必要な追加の
データは、データラインＤ〔31：０〕上に置かれ
る。すなわち、生ずべき伝送の長さを特定する２
ビツトのデータ長コードが相互接続手段によつて
データラインＤ〔31：30〕へ与えられる一方、伝
送を行うべき装置の“アドレス”がデータライン
Ｄ〔29：０〕へ与えられる。これらの信号が現在
相互接続を制御している装置（“カレントマスタ
ー”）によつて該当ライン上へ送出されている事
実は、第４Ａ図の該当ブロツク中“Ｍ”で示され
ている。所定の１ライン又は１組のラインへのス
レーブ装置による情報の送出は、第４Ａ図中
“Ｓ”で示してある。同様に“AD”、“AAD”、
“APS”、“PM”（つまりそれぞれ“全装置”、“全
調停装置”、“全潜在的スレーブ”、“ペンデイング
マスター”）は、特定サイクル中に交信路の所定
ラインへ信号を送出できる他の各種装置を示して
いる。 アドレスは、読取り用または書込み用トランザ
クシヨンが生ずべき特定のストレージ位置を指示
する１つの30ビツトワードから成る。アドレスの
別々の１ブロツクが各装置に割当てられる。ブロ
ツクの位置は、対応装置の識別番号に基く。 コマンド／アドレスサイクルの間、カレントマ
スターが第４Ａ図１５８で示すようにNO ARB
を取消す。（ここでの議論の目的上、信号は低レ
ベルで“送出”、高レベルで“取消し”と見なさ
れる）。NO ARBの取消しは、交信路の制御を望
んでいる別の装置が次のサイクルでそのアクセス
について調停に入るのを可能とする。同時に、そ
の装置はBSYを送出して、現行トランザクシヨ
ンが進行中、別の装置が交信路の制御を行うのを
防ぐ。この時点で、カレントマスターからは何の
信号もCNFラインも与えられない。但し、一連
のトランザクシヨンの進行中、カレントマスター
によるトランザクシヨンの間１つ以上の応答信号
を別の装置によつてCNFラインへ加えることが
できる。 同トランザクシヨンの第２サイクルは調停サイ
クルから成る。これはトランザクシヨン内に含ま
れているので、“埋込み”調停サイクルを称する。
トランザクシヨン外で生じる調停は、“アイドル”
調停サイクルと称する。第４Ａ図の埋込み調停サ
イクル中、カレントマスターがその識別番号
（ID）を情報ラインＩ〔３：０〕上に置く。この
コードは前述のごとく、各自の調停優先順位を更
新するため、全ての装置によつて使われる。 又この時点で、交信路の使用を求めている装置
が、低優先順位レベルラインＤ〔31：16〕又は高
優先順位レベルラインＤ〔15：０〕へ各自の識別
番号に応じた１ビツト信号を送出する。例えば、
装置１１は高優先順位での調停ならラインＤ〔11〕
へ、低優先順位での調停ならラインＤ〔27〕へ信
号を送出する。 装置が調停するレベルは、その調停モード及び
先行マスターのIDによつて決められる。本実施
例において、調停モードを特定装置の制御及び状
態レジスタ、つまりCSR〔５：４〕（第７Ｃ図参
照）のビツト４，５によつて定義される。ここで
実施されているように、４つのモード、つまり固
定高優先順位、固定低優先順位、“デユアル・ラ
ウンド・ロビン”および調停不能が設けられてい
る。相互接続手段は、調停モードのビツトSCR
〔５：４〕を適切に設定することによつて、これ
らのモードを任意に混合させる。 高又は低いずれかの固定優先順位モードにおけ
る調停の場合、優先順位はトランザクシヨンによ
つて変更しない。一方、“デユアル・ラウンド・
ロビン”の場合、装置の優先順位は上述のごとく
トランザクシヨン毎に変化する。特に、“デユア
ル・ラウンド・ロビン調停”モードにおいて、所
定のトランザクシヨン中装置は、そのID番号が
直前のトランザクシヨンにおけるマスターのID
番号以下の場合、低優先順位レジスタ（つまりラ
インＤ〔31：16〕上）で調停され、さもなければ
高優先順位レジスタ（つまりラインＤ〔15：０〕）
で調停に入る。 第４Ａ図のトランザクシヨンについて更に見る
と、埋込み調停サイクルの終りで、このサイクル
中に調停に入りその調停で勝つた装置がペンデイ
ングマスターとなり、第４Ａ図中点線で示すよう
に、それがカレントマスターとなるまでNO
ARBを送出する。これによつて、ペンデイング
マスターが交信路の制御を行うようになる以前
に、別の装置が引続いて交信路をめぐる調停に入
り、ことによつてその制御を支配するのを防ぐ。 調停サイクルの後に、１つ以上のデータサイク
ルが続く。図示の目的上、第４Ａ図は２つのデー
タサイクルだけを示している。前述のごとく、各
トランザクシヨンで伝送されるべきデータの実際
値、つまりトランザクシヨンによつて利用される
データサイクルの数は、コマンド／アドレスサイ
クル中でビツトＤ〔31：30〕によつて指定される。
第４図に示した実施例において、データの１〜４
サイクル（ここで各サイクル毎に38ビツト）が１
トランザクシヨンで送れる。勿論、データ長の指
定でもつと少いか多いビツトを与えれば、より小
又は大のデータサイクル数、従つてトランザクシ
ヨンのサイクル数を与えることができる。 第４Ａ図に示すごとく読取り用トランザクシヨ
ンの場合、トランザクシヨンによつて要求された
データはそのトランザクシヨンがアドレスされた
スレーブによつて供給される。このスレーブ装置
は、メモリ装置又は入／出力端末等その他の装置
となる。別の場合、選択された装置によつては、
そのデータをデータサイクル中にデータラインＤ
〔31：０〕上に送出する。この時装置は、データ
の状態を指示するコードもラインＩ〔３：１〕上
に送出する。例えばメモリ標準の場合、上記コー
ドはそのデータが、修正アルゴリズムを使わずに
検索されたデータ（“読取りデータ”と称す）か、
データライン上へ送出される前に修正されたデー
タ（“修正済読取りデータ”）と称す）か、又は何
らかの理由で信頼できないデータ（“読取りデー
タ代用”）のいずれであるかを示せる。又状態コ
ードは、それらデータカテゴリーのそれぞれにつ
いて、データがキヤシユ可能かどうかも示す。
“キヤシユ無用”機器の使用は、システムによつ
て性能を大きく高める。これらのコードを第５Ｂ
図に示す。 第１のデータサイクル中、スレーブはマスター
へラインCNF〔２：０〕を介して確認コードを戻
し、これがマスターからのコマンド／アドレス情
報の受信を確認すると共に、スレーブの応答につ
いて更なる情報をマスターへ送る。従つて、現行
トランザクシヨンにおける確認信号の最初の送出
は第１のデータサイクル中に、つまりトランザク
シヨンが始まつたコマンド／アドレスサイクルか
ら２サイクル後に成される。第４Ａ図に示した読
取りトランザクシヨンの場合、第１のデータサイ
クルで可能な応答はACK（“アクノレジ”）、NO
ACK（“アクノレジ無し”）、STALL及びRETRY
である。これらは全トランザクシヨンにほぼ共通
している。但し、特定のトランザクシヨンに関連
して後述する幾つかの例外を除く。 一般に、第１データサイクル中におけるACK
の送出は、スレーブが要求された措置を取る能力
つまり読取りデータを戻す能力を持つことと共
に、コマンド／アドレス情報が正しく受信された
ことを示す。一方、NO ACKの送出は、コマン
ド送信でのエラー又はスレーブが応答する上での
何らかの不能を示す。STALLの送出は、スレー
ブが自からを調整しマスターによつて要求された
読取りデータを与えるためにトランザクシヨンを
延長するのを可能とし、一方RETRYの送出は、
コマンドに応答するのが現在不能なことを示し、
その後にマスターが再びトライする要求を伴う。
RETRYは、スレーブの延長応答時間が長すぎ、
一般のSTALL応答を送出することによつてトラ
ンザクシヨンを過剰なサイクル数へ延長するのが
望ましくないときに、適切に使われる。 第４Ａ図には、ACK応答（応答前は点（・）
で表わす）が示してある。応答がNO ACKなら、
マスターによつて取られる措置がACKに対して
取られるのと異り、マスターは例えば限定された
固数でトランザクシヨンを繰り返したり、割込み
を要求したりする。STALL応答はACK応答と同
様たが、要求データが戻される前に、トランザク
シヨンが１以上の“ブランク”サイクル（データ
ライン上に有効データが存在しないサイクル）だ
け延長される。 第４Ａ図の第２つまり最後後のデータサイクル
は先行するデータサイクルと似ており、スレーブ
は要求データをラインＤ〔31：０〕上に送出する
と共に、データの状態を示すコードをラインＩ
〔３：０〕へ送出する。同時に、CNF〔２：０〕
上に確認信号を送出する。しかし、第１データサ
イクルに対するスレーブの応答と異り、スレーブ
はACK、NO ACK又はSTALLによつてのみ応
答でき、RETRYは送出しない。又、第２データ
サイクルは第４Ａ図におけるトランザクシヨンの
最後のデータサイクルであるため、スレーブは
NO ARBとBSYの両方を送出する。読取データ
のリターンが次のサイクルへ延ばされるように、
スレーブがSTALLを送出してトランザクシヨン
を延長する場合は、最後のデータサイクルが実際
に生じるまで、スレーブがNO ARBとBSYの送
出を続ける。次いでスレーブは、最後のデータサ
イクル中にNO ARBとBSYを取消す。前述のご
とく、BSYの取消しは次のサイクルでペンデイ
ングマスターが交信路に制御を支配するのを可能
とし、一方スレーブによるNO ARBの取消しは
次の調停が交信路へのアクセスをめぐつて生ずる
のを可能とする。 第２つまり最後のデータサイクルが完了する
と、第４Ａ図のトランザクシヨンにおける主な情
報伝達機能は終了する。しかし、データの正しい
受信を確認することが尚必要である。これは最後
のデータサイクルに続く２サイクルの間に実施さ
れ、この間マスターがデータの受信に該当した確
認信号をCNF〔２：０〕に送出する。図示のごと
く、該当する確認はACKかNO ACKである。確
認は最後のデータサイクルを越えて延長し、次の
トランザクシヨンのコマンド／アドレス及び埋込
み調停サイクルと重複し得ることに注意。次のト
ランザクシヨンにおいてその最初の２サイクル中
確認エラーは使われないので、エラーは生じな
い。 コマンド／アドレスサイクルの間、パリテイが
カレントマスターによつてラインＩ〔３：０〕、Ｄ
〔31：０〕上へ発生され、全装置によつてチエツ
クされる。埋込み調停サイクルの間は、ラインＩ
〔３：０〕にだけマスターからパリテイが発生さ
れ、全装置によつてチエツクされる。データサイ
クルの間、パリテイはスレーブからライン
〔３：０〕、Ｄ〔31：０〕へ発生され、カレントマ
スターによつてチエツクされる。パリテイエラー
という特定の結果は、エラーが生じた時のサイク
ル中に伝送されていた情報の性質に依存する。コ
マンド／アドレスサイクル中にパリテイエラーを
検知する装置は選択に応答すべきでない；又それ
ら装置は、エラーフラグを立てることによつてパ
リテイエラーを示し、割込み又はその他の措置を
開始できる。 前述のごとく、“キヤシユ意図を持つ読取り”
コマンドは読取りトランザクシヨンと同じフオー
マツトを有する。このコマンドはキヤシユを備え
た装置により、要求読取データがマスターのキヤ
シユに配置可能なことをスレーブに指示する。こ
のコマンドが後述の“無効化”データと組合せて
使われると、キヤシユ装置を含むシステムで顕著
な性能向上をもたらす。 インターロツク読取りトランザクシヨンも、読
取りトランザクシヨンと同じ同じフオーマツトを
有する。このトランザクシヨンは共用データ構成
で使われ、プロセツサ及びその他のインテリジエ
ント装置によるデータへの専用アクセスを与え
る。“インターロツク読取り”コマンドを発する
スレーブは、指定されたストレージ位置に対応す
る１つ以上のインターロツクビツトを有する。
“インターロツク読取り”コマンドによつてアク
セスされると、スレーブはアドレスされた位置に
対応する該当ビツトをセツトする。これによつ
て、そのビツトがリセツトされ所定位置をアンロ
ツクするまで、以後の“インターロツク読取り”
コマンドがその位置へアクセスするのを防がれ
る。上記ビツトは、後述する“キヤシユ意図を持
つ書込マスクアンロツク”コマンドによつて一般
にリセツトされる。“インターロツク読取り”コ
マンドは特に、読取り−変更−書込み動作を与え
るプロセツサを備えたシステムにおいて、“イン
ターロツク読取り”コマンドを用いる調停装置が
上記動作の開始後だが終了前にデータへのアクセ
スから排除されることを保証する点で有用であ
る。インターロツクされている間に、“インター
ロツク読取り”によつてアドレスされたスレーブ
が、RETRYを発する。尚インターロツクビツト
は、“インターロツク読取り”トランザクシヨン
が有効なとき、つまりマスターがスレーブの読取
データの正しい受信を確認したときにのみセツト
される。 書込み用トランザクシヨン 次に第４Ｂ図を参照すると、書込み用トランザ
クシヨン（“書込み”、“キヤシユ意図を持つ書込
み”、“キヤシユ意図を持つ書込みマスク”及び
“キヤシユ意図を持つ書込みマスクアンロツク”
として実行される）が詳しく示してある。コマン
ド／アドレスサイクルから始まり、カレントマス
ターがコマンド用の該当する４ビツトコードを情
報ラインＩ〔３：０〕上へ；データ伝送長を示す
２ビツトコードをデータラインＤ〔31：30〕上
へ；アドレスをデータラインＤ〔29：０〕上へそ
れぞれ置く。同時にカレントマスターは、BSY
を送出して交信バスの占拠状態を示し、又NO
ARBを取消して直後のサイクル中調停のために
データラインを利用可能なことを知らせる。 第２のサイクル中、カレントマスターはその
IDを情報ラインＩ〔３：０〕上に置く。以後のト
ランザクシヨンについて交信路の制御を求めてい
る装置が、その時データライン上にある各自の
IDと対応する１ビツトを送出する。前述のケー
スと同じく、送出は低優先順位レベルにおける調
停の場合低優先順位レベルラインＤ〔31：16〕の
一つで行われ、高優先順位レベルにおける調停の
場合高優先順位レベルラインＤ〔15：０〕で行わ
れる。この時マスターはBSYを送出し続け、又
同時にマスターと調停に参加している装置はNO
ARBを送出する。 第４Ｂ図に示した例では、第３，４サイクルが
データサイクルである。２つのデータサイクルを
図示したが、コマンド／アドレスサイクルでライ
ンＤ〔31：30〕に指示された伝送長に基き、それ
より小または大のサイクルも使える。これらのサ
イクル中、マスターによつて書込まれているデー
タがデータラインＤ〔29：０〕へ与えられる。情
報ラインＩ〔３：０〕は、トランザクシヨン中に
書込まれるべき所定のバイトを指示するためデー
タサイクル中に書込みマスクを運ぶか（“書込み
マスク”トランザクシヨンの場合）、又は“定義
されない”（“書込み”及び“キヤシユ意図を持つ
書込み”両トランザクシヨンの場合）。ラインＩ
〔３：０〕の“定義されない”状態は、それらの
ライン上のどんな情報もトランザクシヨンの目的
上各装置によつて無視されるべきことを意味して
いる。 第１データサイクルの間、カレントマスターは
BSYとNO ARBを送出し続ける。カレントマス
ターが最後のデータサイクルと見込む第４データ
サイクルの間、カレントマスターはBSYとNO
ARBの両方を取消し、交信路制御の秩序立つた
移行の準備を整える。 トランザクシヨンを延長するスレーブの能力を
示すため、第４サイクル（データ２）はスレーブ
によるSTALLの送出により遅らされたものとし
て示してある。これは例えば、その時点でスレー
ブが第２のデータワードを受入れ不能なときに行
われる。このサイクル中、スレーブはBSYとNO
ARBの両方を送出する。このトランザクシヨン
における最終データサイクルはサイクル５であ
る。このサイクルの間、マスターはデータ２を再
送信することによつて、STALLの送出に応答す
る。スレーブはCNFラインへACKを送出する一
方、BSYとNO ARBの両方を取消す。最後のデ
ータサイクルに続く２サイクルにおいて、スレー
ブはACKを送出し続け、書込データの正しい受
信を確認する。 書込み用トランザクシヨンが交信路で生じる
と、回路に接続され且つ内部キヤシユメモリを有
する装置は、書込みコマンドのアドレス範囲内の
いかなるキヤシユデータも無効化する。“キヤシ
ユ意図を持つ読取り”コマンドの場合と同じく、
“キヤシユ意図を持つ書込み”コマンドは、“無効
化”コマンドと共に使われると、一定のシステム
において性能上の顕著な利点をもたらす。 書込みマスクは、１つ以上の４ビツト位置に送
出されたビツトの存在によつて、書込むべき対応
する８ビツトバイトの選択を示す４ビツトコード
である。つまりコード1001は、４バイト（32ビツ
ト）のうち（それぞれＤ〔７：０〕とＤ〔31：24〕
と対応する）第１及び第４バイトだけが書込まれ
るべきことを示している。 “キヤシユ意図を持つ書込みマスクアンロツ
ク”コマンドは“インターロツク読取り”コマン
ドと一緒に使われ、読取り−変更−書込み動作等
不可分の動作を実行する。 第４Ｂ図から明らかなごとく、書込み用トラン
ザクシヨンの間、パリテイがそのトランザクシヨ
ンの全サイクル中マスターによつて発生される。
パリテイは、コマンド／アドレス及び埋込み調停
サイクルの間は全装置で、データサイクルの間は
スレーブでチエツクされる。 無効化トランザクシヨン 無効化トランザクシヨンは、付属のキヤシユメ
モリを有するシステムによつて使われる。これは
一定条件下の装置によつて、別の装置のキヤシユ
中に存在する古いデータが使われないことを保証
するために発せられる。第４Ｃ図に示すごとく、
このトランザクシヨンのコマンド／アドレスサイ
クルで、カレントマスターは無効化コマンドを情
報ラインＩ〔３：０〕へ、又無効にされるべきデ
ータのスタートコマンドをデータラインＤ〔29：
０〕へ送出する。無効にすべきキヤシユメモリ中
の連続位置の数は、ラインＤ〔31：30〕上のデー
タ長コードによつて指示される。コマンド／アド
レスサイクルの後に、通常の埋込み調停サイクル
と、情報が一切送られないデータサイクルとが続
く。他のマルチ応答者コマンドと同じく、指定さ
れた可能な応答はACKとNO ACKである。 割込み及び識別トランザクシヨン 割込みトランザクシヨンを第４Ｄ図に示す。こ
のトランザクシヨンの目的は、別の措置を行うた
め現在の活動を中断する必要のあることを他の装
置（一般にはプロセツサ）へ知らせることにあ
る。割込まれた装置はIDENTコマンドに応答
し、割込みベクトルを求める。このベクトルは、
必要な措置を与えるメモリ中に格納された割込み
ルーチンのアドレスに対するポインターとなる。 割込みトランザクシヨンは、コマンド／アドレ
スサイクル、埋込み調停サイクル、及び情報が一
切送られないデータサイクルから成る。コマン
ド／アドレスサイクルの間、割込みを求めている
装置によつて、割込みコマンドコードが情報ライ
ンＩ〔３：０〕へ送出される。このサイクル中、
割込みする装置も１つ以上の割込み優先順位レベ
ルをラインＤ〔19：16〕へ送出し、要求されてい
る処理の緊急度を確認する。又割込む装置も、割
込み目的マスクをデータラインＤ〔15：０〕へ置
く。このマスクが、割込みの設けられるべき装置
を指定する。交信路上の全装置がそのマスクを受
信する。マスク中に送出されたビツトが装置のデ
コード化IDに対応していると、その装置が選択
される。この装置は後に、識別トランザクシヨン
で応答する。 割込みで選ばれた装置は、コマンド／アドレス
サイクルから２サイクル後にACK信号を送るこ
とによつて応答する。他の全てのマルチ応答者コ
マンドと同じく、ACKとNO ACKだけが許容さ
れた応答である。 割込み用に選ばれた装置は、割込みプロセスを
完遂するため、次のトランザクシヨンで割込み要
求装置と交信することが見込まれる。従つて、各
応答装置は各割込みレベルに関するレコードを保
持し、割込みが対応レベルで受入れられたかどう
かを示す。一般にこの“レコード”は、フリツプ
フロツプ（以下割込みペンデイングフリツプフロ
ツプと呼ぶ）のフラグビツトから成る。対応する
割込みの処理が終るまで、各ビツトはセツト状態
にとどまる。 第２，３サイクルは、前述した通常の埋込み調
停サイクルと、情報は何ら送られないデータサイ
クルから成る。確認は、マルチ応答者コマンドに
とつて可能な確認コードの１つ、つまりACKか
らNO ACKによつて成される。 第４図は識別トランザクシヨンを示している。
このトランザクシヨンは、割込みトランザクシヨ
ンに応答して生ずる。コマンド／アドレスサイク
ルの間、カレントマスターが、識別コマンドコー
ドを情報ラインＩ〔３：０〕へ、又処理されるべ
き１つ以上の割込みレベルに対応したコードをデ
ータラインＤ〔19：16〕へ送出する。又、BSYも
送出して、NO ARBを取消す。その次のサイク
ルは、通常の埋込み調停サイクルである。 次のサイクルで、カレントマスターはこの時点
でデコード化された形の自らのID番号をデータ
ラインＤ〔31：16〕へ再送出する。コマンド／ア
ドレスサイクルで指定された割込みレベルで処理
を要求する各装置は、デコード化マスターIDと
先に送られていた割込み目的マスクと比較し、自
らが識別コマンドの向けられるべき装置の１つで
あるかどうかを決定する。そうと決定されると、
装置はその状態を、割込み調停サイクルに参加し
ている潜在的スレーブとして明示する。デコード
化マスター及び割込み調停両サイクルの間、中断
しているスレーブもBSYとNO ARBを送出す
る。又割込み調停サイクルの間、割込みベクトル
を送るために調停中の装置は、各自のデコード化
ID番号をデータラインＤ〔31：36〕のうち該当す
る一方へ送出する。調停は前述の方法で生じる。
つまり、最高優先順位（最低ID番号）を持つ装
置が調停に“勝ち”、スレーブとなる。次いでこ
のスレーブが、割込ベクトルをデータラインへ送
出する。このベクトルが、割込み処理ルーチンの
スタートを識別する別のベクトルを含むメモリ中
の位置を指し示す。同時に、スレーブは情報ライ
ンＩ〔３：０〕上へ、読取りトランザクシヨン中
にこれらライン上にデータ状態を読取データの状
態として示したのとほとんど同じ方法でベクトル
の状態を示すベクトル状態コードを送る。 前述のトランザクシヨンにおけるのと同様、第
１サイクルから最終見込みサイクルへのトランザ
クシヨン中BSY信号がマスターから送出される
一方、埋込み調停サイクルから最終見込みサイク
ルまでの間NO ARBが送出される。 ACK、NO ACK、STALL及びRETRYが、
識別コマンドに応答してスレーブから送出し得
る。この応答は、他の全てのトランザクシヨンよ
り２サイクル後のサイクル５で生ずる。ベクトル
サイクルに続く２サイクルの間、マスターが
ACK確認コードを送出し、トランザクシヨンの
好首尾な完了を指示する。識別コマンドのスレー
ブからのアクノレジメントを受信すると、マスタ
ーは割込みみベクトルが送られた割込みレベルに
対応する割込みペンデイングフリツプフロツプを
リツトする。スレーブが割込みベクトルの送信に
対するマスターのアクノレジメントを受取らない
とスレーブは割込みトランザクシヨンを再送信す
る。 コマンド／アドレス又はデコード化マスター
IDサイクルでパリテイエラーを検知すると、そ
の装置は割込み調停サイクルに加わらない。 割込み調停サイクル中に調停に入つたが調停で
負けた装置は、割込みコマンドを再び発する必要
がある。これによつて、先に成された割込みのロ
スを防ぐ。 プロセツサ間割込みトランザクシヨン １プロセツサが１以上のプロセツサへの割込み
を求めていると、単純化した形の割込みがマルチ
プロセツサ用に与えられる。第４Ｆ図に示すプロ
セツサ間割込みトランザクシヨンは、コマンド／
アドレスサイクル、埋込み調停サイクル、及び情
報が何ら送られないデータサイクルから成る。 本相互接続手段を示すための特定の実施例にお
いて、このトランザクシヨンは次の３レジスタを
使用する：つまりプロセツサ間割込みマスク、宛
先及び発信地の各レジスタ２１２，２１４，２１
６である。マスクレジスタは、プロセツサ間割込
みコマンドがそこから受取られるプロセツサを識
別するフイールドを含む。宛先レジスタは、プロ
セツサ間割込みコマンドがそこへ指し向けられる
べきプロセツサを識別するフイールドを含む。発
信地レジスタは、プロセツサによつて受信される
プロセツサ間割込みトランザクシヨンの発信地を
識別するフイールドを含む。 コマンド／アドレスサイクルの間、割込むプロ
セツサがプロセツサ間割込みコマンドコードを情
報ラインＩ〔３：０〕に送出する。同時に、その
デコード化マスターIDをラインＤ〔31：16〕へ、
宛先コードをデータラインＤ〔15：０〕へ（プロ
セツサ間割込み宛先レジスタ等から）それぞれ送
出する。次に埋込み調停サイクル中、割込むプロ
セツサがそのIDを情報ラインＩ〔３：０〕へ送出
し、調停が通常通り進行する。 第３サイクルの間、コマンド／アドレスサイク
ルで送出された宛先コードでアドレスされた装置
が、デコード化マスターIDをマスクレジスター
内のマスクと比較し、マスターが応答してよい装
置であるかどうかを決定する。そうなら、割込み
装置の識別を維持するため、デコード化マスター
IDはプロセツサ間割込み発信地レジスター内に
格納されるのが好ましい。これは後にプロセツサ
が、割込みトランザクシヨンで成された割込みベ
クナルを捜す際のオーバヘツドを節約する。許容
されるスレーブの確認データは、他のマルチ応答
者コマンドと同じくACKとNO ACKである。 ストツプトランザクシヨン ストツプトランザクシヨンを第４Ｇ図に示す。
これは、所定装置がスレーブとして応答し続ける
のを許容しながら、それら装置によるトランザク
シヨンのそれ以上の発生を停止することによつ
て、故障システムの診断を容易化する。ストツプ
トランザクシヨンで選ばれた装置は、すべてのペ
ンデイングマスター状態を中断し、NO ARBを
取消さねばならない。エラー診断を容易化するた
め、かかる装置はストツプトランザクシヨンの時
点で存在するエラー状態に関連した一定の最小情
報を少くとも維持するのが好ましい。例えば、交
信路エラーレジスタ２０４（第７Ｄ図）に含まれ
た情報は、その後の解析用に維持されるのが望ま
しい。 コマンド／アドレスサイクルの間、ストツプト
ランザクシヨンを行うカレントマスターが該当コ
マンドを情報ラインＩ〔３：０〕へ、宛先マスク
をデータラインＤ〔31：０〕へ送出する。マスク
は、セツトされると停止されるべき装置を識別す
る多数のビツトから成る。コマンド／アドレスサ
イクルの後に、通常の埋込み調停サイクルと、情
報が何ら送られないデータサイクルが続く。コマ
ンド／アドレスサイクル中に送られた情報は、ス
トツプトランザクシヨンで選ばれた全装置によつ
て２サイクル後に確認される。 ブロードカストトランザクシヨン 第４Ｈ図に示すブロードカストトランザクシヨ
ンは、割込みトランザクシヨンのオーバヘツドコ
ストを避けながら、交信路上の各装置へ重大な出
来事を広く通知する便利な手段を与える。このト
ランザクシヨンのコマンド／アドレスサイクル
中、ブロードカストトランザクシヨンを開始する
カレントマスターが該当コードを情報ラインＩ
〔３：０〕へ、２ビツトのデータ長コードをデー
タラインＤ〔31：30〕へ送出する。同時に、宛先
マスクをデータラインＤ〔15：０〕上へ置く。こ
のマスクが同トランザクシヨンで選ばれる装置を
指定する。例えば、データライン２，３，５，
９，１２，１３及び１４に送出された“１”ビツ
トは、ブロードカストの受信のため装置２，３，
５，９，１２，１３及び１４を選ぶ。コマンド／
アドレスサイクルの後に通常の埋込み調停サイク
ルが続き、更にその後に１つ以上のデータサイク
ルが続く。図示の目的としてのみ、２つのデータ
サイクルが示してある。データ自体は、マスター
によつてデータラインＤ〔31：０〕へ送出される。
書込み用トランザクシヨンの場合と同じく、スレ
ーブは２サイクル後にACK又はNO ACKを発す
る。 レジスター補足 第７Ａ図は、相互接続手段の本実施例に含まれ
るレジスタフアイルを示している。このフアイル
は、装置型式レジスタ２００、制御／状態レジス
タ２０２、バスエラーレジスタ２０４、エラー割
込み制御レジスタ２０６、エラーベクトルレジス
タ２０８、割込み宛先レジスタ２１０、プロセツ
サ間割込みマスクレジスタ２１２、プロセツサ間
割込み宛先レジスタ２１４、及びプロセツサ間割
込み発信元レジスタ２１６を含む。これらレジス
タは、32ビツトのレジスタ２００，２０４等と16
ビツトのレジスタ２０２，２０６，２０８，２１
０，２１２，２１４，２１６等から成る。 装置型式レジスタ２００（第７Ｂ図）におい
て、装置型式用コードがレジスタの下位半分
（DTR〔15：０〕）に格納されている。装置型式
は、システムの電源投入時か又はその後のシステ
ム初期化時にこのレジスタへ格納される。最適
化、動的な再配置及びシステム構成の目的上どん
な装置がシステムに接続されているかを求めるた
め、このレジスタはシステム中の別のエレメント
からも問合せできる。修正コードフイールド
（DTR〔31：16〕）が、装置型式レジスタの上位半
分に設けられている。 制御／状態レジスタ２０２は、装置及びそれに
取付けられた相互接続手段内における各種条件の
状態を示す多数のビツトを含む。又同レジスタ
は、交信路の制御調停で使われる情報も格納して
いる。つまり、ビツトCSR〔３：０〕はコード化
された形の装置IDを格納しており、これも電源
投入時又はその後の初期化時にレジスタへ格納さ
れる。 ビツトCSR〔５：４〕は、装置が調停に入る調
停モードを推定する。前述のごとくこのモード
は、“デユアル・ラウンド・ロビン”、固定高、固
定低及び調停不能の各モードから成る。電源投入
又はその後の初期化時に、調停モードが“デユア
ル・ラウンド・ロビン”に設定される。但しこの
モードは、システムの動作中これらビツトへ書込
むことによつて変更できる。 CSR〔７〕とCSR〔６〕は、それぞれハードエ
ラー割込み可能ビツトとソフトエラー割込み可能
ビツトである。これらはセツトされると、ハード
エラーサマリビツトCSR〔15〕又はソフトエラー
サマリビツトCSR〔14〕がそれぞれセツトされて
いれば必ず、装置が割込みトランザクシヨン（以
後エラー割込みトランザクシヨンと称す）を発生
するのを可能とする。上記後者の各ビビツトは、
ハード又はソフトエラーがそれぞれ検知されると
セツトされる。“ハード”エラーとは、システム
内のデータの完全性に影響するエラーのことで、
例えば、データ伝送中にデータラインで検知され
るパリテイエラーがそうでそう。一方“ソフト”
エラーとは、システム内のデータの完全性に影響
しないエラーのことで、例えば、埋込み調停サイ
クルの間に識別ラインＩ〔３：０〕上で検知され
たパリテイエラーは装置による誤つた演算を生ず
るか、交信路上のデータの完全性は損わない。従
つて、これはソフトエラーである。 書込みペンデイングアンロツクビツトCSR
〔８〕は、インターロツク読取りトランザクシヨ
ンが装置によつて首尾よく送られたが、その後の
“キヤシユ意図も持つた書込みマスクアンロツク”
コマンドがまだ送られてないことを示す。スター
トセルフテストビツトCSR〔10〕は、それがセツ
トされると、相互接続ロジツクの動作をチエツク
するするセルフテストを開始する。セルフテスト
状態ビツトCSR〔11〕は、STSビツトがセツトさ
れてテストの支障ない完了を示す時点まで、つま
りセルフテストが支障なく完了するまで、リセツ
ト状態にとどまつている。ブローグビツトCSR
〔12〕は、装置がそのセルフテストで不良を生じ
たときセツトされる。 初期化ビツト装置〔13〕は、システムの初期化
に合わせて使われる。例えばこれは、装置が初期
化を行つている間の状態インジケータとして使わ
れる。CSR〔23：16〕は、相互接続手段の特定の
設計を指定する。ビツトCSR〔31：24〕はここで
使われない。 バスエラーレジスタ２０４は、システムの動作
中に各種のエラー状態を記録する。ゼロパリテイ
エラービツトBER
〔０〕、修正読取データビツト
BER〔１〕及びIDパリテイエラービツトBER
〔２〕がソフトエラービツトを記録する一方、残
りのビツトがハードエラーを記録する。ゼロパリ
テイエラービツトは、NO ARBとBSYが取消さ
れている２サイクルシーケンス中の第２サイクル
の間に正しくないパリテイが検知されるとセツト
される。修正読取データビツトは、読取り用トラ
ンザクシヨンに応答して修正読取りデータ状態コ
ードが受信されるとセツトされる。IDパリテイ
エラービツトは、埋込み調停サイクルの間にコー
ド化マスターIDを搬送するラインＩ〔３：０〕上
でパリテイエラーが検知されるとセツトされる。 不当確認エラービツトBER〔16〕は、トランザ
クシヨン中における不当な確認コードの受信を示
す。不在アドレスビツトBER〔17〕は、読取り又
は書込みコマンドに応答してNO ACKを受信す
るとセツトされる。バスタイムアウトビツト
BER〔18〕は、相互接続の制御を支配するためペ
ンデイングマスターが所定サイクル数以上持ち続
けるとセツトされる。ここに記す実施例では、
4096サイクルのタイムアウトが使われている。
STALLタイムアウトビツトBER〔19〕は、所定
サイクル数以上応答（スレーブ）装置が応答ライ
ンCNF〔２：０〕上にSTALLを送出するとセツ
トされる。本実施例において、遅れのタイムアウ
トは128サイクル後に生ずる。RETRYタイムア
ウトビツトBER〔20〕は、カレントマスターが交
信中のスレーブから所定数の連続するRETRY応
答を受取るとセツトされる。本実施例において、
このタイムアウトは128個の連続するRETRY応
答に対してセツトされる。 読取データ代用ビツトBER〔21〕は、読取り用
又は識別トランザクシヨン中に読取データ代用又
は修正状態コードを含むデータ状態が受信され且
つこのサイクル中にパリテイエラーが存在しない
とセツトされる。スレーブパリテイエラービツト
BER〔22〕は、書込み用又はブロードカストトラ
ンザクシヨンのデータサイクル中にスレーブが交
信路上でパリテイエラーを検知するとセツトされ
る。コマンドパリテイエラービツトBER〔23〕
は、コマンド／アドレスサイクル中にパリテイエ
ラーが検知されるとセツトされる。 識別ベクトルエラービツトBER〔24〕は、マス
ター識別トランザクシヨンからのACK以外の確
認コードを受信したスレーブによつてセツトされ
る。発信側故障中ビツトBER〔25〕は、SPE、
MPE、CPE又はIPEビツトの設定を生ずるサイ
クル中に装置がデータ及び情報ライン（埋込み調
停中は情報ラインだけ）へ情報を送出し続けてい
るとセツトされる。インターロツクシーケンスエ
ラービツトBER〔26〕は、対応するインターロツ
ク読取りトランザクシヨンを先に送らずに、マス
ターが書込みアンロツクトランザクシヨンを送つ
た場合にセツトされる。マスターパリテイエラー
ビツトBER〔27〕は、ラインCNF〔２：０〕上に
ACKを有するデータサイクル中にマスターがパ
リテイエラーを検知するとセツトされる。制御送
信エラービツトBER〔28〕は、装置がNO ARB、
BSY又はCNFの各ラインへ送出を試みている時、
それらのライン上で取消し状態を検知するとセツ
トされる。最後に、マスター送信チエツクエラー
ビツトBER〔29〕は、マスターがデータ、情報又
はパリテイの各ラインへ送出し続けているデータ
がこれらのライン上に現在あるデータと一致しな
い場合にセツトされる。但し、埋込み調停中にお
けるマスターIDの送出はチエツクされない。 次に第７Ｅ図を参照すると、エラー割込み制御
レジスタ２０６の構成が詳しく示してある。バス
エラーレジスタに１ビツトがセツトされ且つ該当
するエラ割込み可能ビツトが制御／状態レジスタ
にセツトされるか、又はフオースビツトがエラー
割込み制御レジスタにセツトされると、エラー割
込みが生ずる。ビツトEICR〔13：２〕はエラー割
込みベクトルを含む。フオースビツトEICR〔20〕
がセツトされると、相互接続手段がビツトEICR
〔19：16〕で指定されたレベルでエラー割込みト
ランザクシヨンを生ずる。送りビツトEICR〔21〕
は、エラー割込みが送られた後セツトされる。こ
れがセツトされると、このレジスタによるそれ以
上の割込み発生が防がれる。このビツトは、エラ
ー割込みに関する割込み調停が終るとリセツトさ
れる。割込み完了ビツトEICR〔23〕は、エラー割
込みベクトルが首尾よく送られるとセツトされ
る。 割込み中止ビツトEICR〔24〕は、エラー割込み
トランザクシヨンが首尾よくいかないとセツトさ
れる。 第７Ｆ図を参照すると、割込み宛先レジスタ２
１０は、前述のごとく発せられた割込みコマンド
によつてどの装置が選ばれるべきかを指定する割
込み宛先フイールドIDR〔15：０〕を含む。 プロセツサ間割込みマスクレジスタ２１２を第
７Ｇ図に示す。このレジスタは、プロセツサ間割
込みがそこから受取られる装置を指定するマスク
フイールドIIMR〔31：16〕を含む。同じく、プ
ロセツサ間割込み宛先レジスタ２１４は、プロセ
ツサ間割込みコマンドが指し向けられるべき装置
を指定する宛先フイールドIIDR〔15：０〕を含
む。最後にプロセツサ間割込み発信元レジスタ２
１６は、発信装置のIDがそのプロセツサ間割込
みマスクレジスタ中のビツトと一致するとして、
プロセツサ間割込みコマンドを送る装置のデコー
ド化IDを格納する発信元識別フイールドIISR
〔31：16〕を含む。 (2) リトライ機構のさらに詳細な説明 前述したリトライ応答は、装置がインターロツ
ク型通信路にて完了するのに過大な時間を要する
ようなオペレイシヨンを終了させるようにするこ
とによつてシステムの応答を増大させる。インタ
ーロツク型の通信路において、あるトランザクシ
ヨンを行なう制御が許されるとき、その制御は、
完了まで続けられねばならない。そのうえ、それ
は、たのバスまたはジユアルポートメモリに適合
させる手段をもうける際にシステムの融通性を増
す。このようなトランザクシヨンによつて与えら
れる能力が特に有用ないくつかの場合を第８Ａ図
から第８Ｂ図に示している。 第８Ａ図において、装置３００は、コマンドデ
コードユニツト３０２、インターロツクビツトレ
ジスタ３０４及びアンドゲート３０６を有してい
る。コマンドデータユニツト３０２は、
INTERLOCK READがその装置によつて受信さ
れるときはいつでも、ゲート３０６へある出力を
発生する。そのINTERLOCK READコマンド
は、レジスタ３０４をセツトする。そのレジスタ
は、UNLOCK WRITEのごときあとのアンロツ
クコマンドによつてクリアされる。単に一例とし
てのみ説明するならば、図示したレジスタは、上
手くいつたインターロツクリードトランザクシヨ
ンの完了の後でのみセツトされる。 その装置へのUNLOCK WRITEの前に第二の
INTERLOCKコマンドが受信されるときには、
レジスタ３０４セツトされ、アンドゲート３０６
が可能化される。このとき、コマンドデコードユ
ニツト３０２の出力は、ゲート３０６へ印加さ
れ、このゲートがRETRY応答として作用する出
力を発生するようにさせる。この応答は、前述し
たように、コマンド確認の一部として現在のマス
ターへ戻される。それからそのマスターは、NO
ACK応答を受信するときと同様にしてそのトラ
ンザクシヨンを終了させ、その後の時間へそのト
ランザクシヨンをリトライするか、その他のアク
シヨンを適当なものとして行なうようにする。 STALL応答の代わりにRETRY応答を使用す
る一例が第８Ｂ図に例示されている。第８Ｂ図に
は、カウンタ３１２及びリミツト設定ユニツト３
１４を有する装置３１０が示されている。カウン
タ３１２は、STALL応答が装置によつて主張さ
れる回数をカウントする。この数がユニツト３１
４に設定された所定のリミツトを越えるとき、ユ
ニツト３１４は、RETRY応答として作用する出
力を与える。この応答は、マスターへ、伝送さ
れ、装置３１０がそのマスターと通信しているト
ランザクシヨン終了させる。トランザクシヨンが
ある限られたサイクル数だけ拡張されるならば、
その装置がそのトランザクシヨンによつて要求さ
れるオペレーシヨンを行なうことができるような
場合には、第８Ｂ図に例示したようなRETRYを
しようとするのが適当である。ありうるSTALL
主張の数に上限を設けることにより、その装置が
ある特定の時間内に応答しようと試みるが、その
時間を越えてはその通信路を保持しないようにす
ることができる。これにより通信路が自由とさ
れ、他の装置によつて発生されトランザクシヨン
に進むことができる。このとき、その装置はトラ
ンザクシヨンを完了でき、マスターによるアクセ
スの試みに関するSTALLの数は、より少なくて
すむ。 デユアルポートメモリは、マイクロプロセツサ
システムの性能を改善するためにしばしば使用さ
れている。このようなシステムでは、２つのポー
トのいずれかからメモリにアクセスすることがで
きる。或る状態のもとでは、適当な予防策を講じ
ない限り、色々な問題が生じる。例えば、第１の
トランザクシヨンが行なわれた後であつて且つ最
後のトランザクシヨンが完了する前の或る時間に
記憶データを変更する一連のトランザクシヨンが
予想される場合に、その変更を行なうことができ
るまで、他の装置によるデータのアクセスを制限
することが必要である。これは、例えば、読み取
り−変更−書き込み動作において、所望の動作を
実行する一連のトランザクシヨンが用いられてい
る場合である。このような状態では、RETRY応
答が特に有用である。従つて、第８Ｃにおいて、
デユアルポートメモリ３３０は、第１のアクセス
ポート３３２と、第２のアクセスポート３３４と
を有している。ポートアクセスレジスタ３３６
は、ポート３３２を通してのメモリの現在の利用
状態を記録する第１レジスタ区分３３６ａと、ポ
ート３３４を通してのメモリの現在の利用状態を
記録する第２レジスタ区分３３６ｂとを有してい
る。第１のアンドゲート３３８は、レジスタ区分
３３６ｂによつて作動可能にされる。このゲート
３３８は、ポート３３２がトランザクシヨンのた
めに装置によつてアクセスされた場合に、このポ
ートから第２の入力を受ける。同様に、第２のア
ンドゲート３４０は、レジスタ３３６ａによつて
作動可能にされ、ポート３３４がアクセスされた
時にこのポートから入力を受ける。ゲート３３８
及び３４０の出力は、オアゲート３４２に送られ
る。 インターロツク読み取りのようなインターロツ
ク式トランザクシヨンを実行しようとする装置に
よつてポート３３２がアクセスされた時には、レ
ジスタ３３６ａは、例えば、状態ビツトをセツト
することによつてこの事実を記録し、これによつ
てアンドゲート３４０が作動可能にされる。ポー
ト３３４が今アクセスされたとすれば、ゲート３
４０は、ポート３３４を経てメモリ３３０へアク
セスしようとする装置に対してリトライ応答とし
て働く出力を発生する。このアクセスしようとす
る装置は、次いで、前記したようにそのトランザ
クシヨンを終了する。インターロツク式シーケン
スを実行しようとする装置によつてポート３３４
がアクセスされ、その後、インターロツク状態が
作用している間にポート３３２がアクセスされた
時には、同様の結果が得られる。 装置間の通信の必要性が増大したことにより、
このような装置によつて使用される別々の「イン
ターロツク」通信路を相互接続する必要性が相当
に増加している。このような通信路は、典型的
に、独立した制御源によつて制御され、通信路に
色々な制約が課せられる。相互接続された時、各
通信路は、同時に然も全く異なつた作動に対して
互いに他の通信路にアクセスしようとすることが
できる。これが行なわれる時には、両方の通信路
が「ハング−アツプ」し、通信効率に悪影響を及
ぼす。本発明のリトライ応答手順は、競合する通
信路間の問題を解消する非常に簡単で且つ効率的
な機構をもたらす。 従つて、第８Ｄ図に示すように、本発明の通信
路７８は、インターフエイス３４２を経て個別の
通信路３４０に接続される。インターフエイス３
４２は、各通信路の１本以上の信号ラインを監視
してその通信路が使用される時を決定する制御器
３３４を備えている。例えば、制御器３３４は、
通信路７８に対するスレーブとしての選択を監視
し、この通信路がトランザクシヨンのために通信
路３４０によつて現在アクセスされているかどう
かを決定する。同様に、この制御器は、これと同
じ目的で、通信路３４０上の１つ以上の適当な信
号を監視する。他の通信路への接続要求が一致し
たことを検出すると、制御器３４４は、RETRY
コマンドを発生し、これは、通信路３４０の制御
を求めるトランザクシヨンのコマンド確認応答サ
イクル中に通信路７８を経て返送される。これに
より、通信路３４０の制御を求める装置は、通信
路３４０が現在占有されている適当な処置をとれ
ないことが知らされる。 結 論 以上に述べたRETRY機構へ、トランザクシヨ
ンに関与した装置が余計な遅延を必要とせずにそ
のトランザクシヨンを完了できない時に通信路を
開放する効率的な手段を構成する。上記の余計な
遅延は、応答する装置がアクセス時間を長くとる
必要があることによつて生じたり、或いは、他の
要因、例えば、一連のトランザクシヨンを必要と
する或る種の動作（例えば、読み取り−変更−書
き込み動作）を、他のトランザクシヨンを許す前
に完了させる必要性によつて生じる。更に、
RETRY機構は、他の応答によつてトランザクシ
ヨンが延長されるところの範囲を制限する助けを
する場合にも有用である。更に、「インターロツ
ク」型の通信路間でのトランザクシヨンを容易に
する上でも特に有用である。
BER〔１〕及びIDパリテイエラービツトBER
〔２〕がソフトエラービツトを記録する一方、残
りのビツトがハードエラーを記録する。ゼロパリ
テイエラービツトは、NO ARBとBSYが取消さ
れている２サイクルシーケンス中の第２サイクル
の間に正しくないパリテイが検知されるとセツト
される。修正読取データビツトは、読取り用トラ
ンザクシヨンに応答して修正読取りデータ状態コ
ードが受信されるとセツトされる。IDパリテイ
エラービツトは、埋込み調停サイクルの間にコー
ド化マスターIDを搬送するラインＩ〔３：０〕上
でパリテイエラーが検知されるとセツトされる。 不当確認エラービツトBER〔16〕は、トランザ
クシヨン中における不当な確認コードの受信を示
す。不在アドレスビツトBER〔17〕は、読取り又
は書込みコマンドに応答してNO ACKを受信す
るとセツトされる。バスタイムアウトビツト
BER〔18〕は、相互接続の制御を支配するためペ
ンデイングマスターが所定サイクル数以上持ち続
けるとセツトされる。ここに記す実施例では、
4096サイクルのタイムアウトが使われている。
STALLタイムアウトビツトBER〔19〕は、所定
サイクル数以上応答（スレーブ）装置が応答ライ
ンCNF〔２：０〕上にSTALLを送出するとセツ
トされる。本実施例において、遅れのタイムアウ
トは128サイクル後に生ずる。RETRYタイムア
ウトビツトBER〔20〕は、カレントマスターが交
信中のスレーブから所定数の連続するRETRY応
答を受取るとセツトされる。本実施例において、
このタイムアウトは128個の連続するRETRY応
答に対してセツトされる。 読取データ代用ビツトBER〔21〕は、読取り用
又は識別トランザクシヨン中に読取データ代用又
は修正状態コードを含むデータ状態が受信され且
つこのサイクル中にパリテイエラーが存在しない
とセツトされる。スレーブパリテイエラービツト
BER〔22〕は、書込み用又はブロードカストトラ
ンザクシヨンのデータサイクル中にスレーブが交
信路上でパリテイエラーを検知するとセツトされ
る。コマンドパリテイエラービツトBER〔23〕
は、コマンド／アドレスサイクル中にパリテイエ
ラーが検知されるとセツトされる。 識別ベクトルエラービツトBER〔24〕は、マス
ター識別トランザクシヨンからのACK以外の確
認コードを受信したスレーブによつてセツトされ
る。発信側故障中ビツトBER〔25〕は、SPE、
MPE、CPE又はIPEビツトの設定を生ずるサイ
クル中に装置がデータ及び情報ライン（埋込み調
停中は情報ラインだけ）へ情報を送出し続けてい
るとセツトされる。インターロツクシーケンスエ
ラービツトBER〔26〕は、対応するインターロツ
ク読取りトランザクシヨンを先に送らずに、マス
ターが書込みアンロツクトランザクシヨンを送つ
た場合にセツトされる。マスターパリテイエラー
ビツトBER〔27〕は、ラインCNF〔２：０〕上に
ACKを有するデータサイクル中にマスターがパ
リテイエラーを検知するとセツトされる。制御送
信エラービツトBER〔28〕は、装置がNO ARB、
BSY又はCNFの各ラインへ送出を試みている時、
それらのライン上で取消し状態を検知するとセツ
トされる。最後に、マスター送信チエツクエラー
ビツトBER〔29〕は、マスターがデータ、情報又
はパリテイの各ラインへ送出し続けているデータ
がこれらのライン上に現在あるデータと一致しな
い場合にセツトされる。但し、埋込み調停中にお
けるマスターIDの送出はチエツクされない。 次に第７Ｅ図を参照すると、エラー割込み制御
レジスタ２０６の構成が詳しく示してある。バス
エラーレジスタに１ビツトがセツトされ且つ該当
するエラ割込み可能ビツトが制御／状態レジスタ
にセツトされるか、又はフオースビツトがエラー
割込み制御レジスタにセツトされると、エラー割
込みが生ずる。ビツトEICR〔13：２〕はエラー割
込みベクトルを含む。フオースビツトEICR〔20〕
がセツトされると、相互接続手段がビツトEICR
〔19：16〕で指定されたレベルでエラー割込みト
ランザクシヨンを生ずる。送りビツトEICR〔21〕
は、エラー割込みが送られた後セツトされる。こ
れがセツトされると、このレジスタによるそれ以
上の割込み発生が防がれる。このビツトは、エラ
ー割込みに関する割込み調停が終るとリセツトさ
れる。割込み完了ビツトEICR〔23〕は、エラー割
込みベクトルが首尾よく送られるとセツトされ
る。 割込み中止ビツトEICR〔24〕は、エラー割込み
トランザクシヨンが首尾よくいかないとセツトさ
れる。 第７Ｆ図を参照すると、割込み宛先レジスタ２
１０は、前述のごとく発せられた割込みコマンド
によつてどの装置が選ばれるべきかを指定する割
込み宛先フイールドIDR〔15：０〕を含む。 プロセツサ間割込みマスクレジスタ２１２を第
７Ｇ図に示す。このレジスタは、プロセツサ間割
込みがそこから受取られる装置を指定するマスク
フイールドIIMR〔31：16〕を含む。同じく、プ
ロセツサ間割込み宛先レジスタ２１４は、プロセ
ツサ間割込みコマンドが指し向けられるべき装置
を指定する宛先フイールドIIDR〔15：０〕を含
む。最後にプロセツサ間割込み発信元レジスタ２
１６は、発信装置のIDがそのプロセツサ間割込
みマスクレジスタ中のビツトと一致するとして、
プロセツサ間割込みコマンドを送る装置のデコー
ド化IDを格納する発信元識別フイールドIISR
〔31：16〕を含む。 (2) リトライ機構のさらに詳細な説明 前述したリトライ応答は、装置がインターロツ
ク型通信路にて完了するのに過大な時間を要する
ようなオペレイシヨンを終了させるようにするこ
とによつてシステムの応答を増大させる。インタ
ーロツク型の通信路において、あるトランザクシ
ヨンを行なう制御が許されるとき、その制御は、
完了まで続けられねばならない。そのうえ、それ
は、たのバスまたはジユアルポートメモリに適合
させる手段をもうける際にシステムの融通性を増
す。このようなトランザクシヨンによつて与えら
れる能力が特に有用ないくつかの場合を第８Ａ図
から第８Ｂ図に示している。 第８Ａ図において、装置３００は、コマンドデ
コードユニツト３０２、インターロツクビツトレ
ジスタ３０４及びアンドゲート３０６を有してい
る。コマンドデータユニツト３０２は、
INTERLOCK READがその装置によつて受信さ
れるときはいつでも、ゲート３０６へある出力を
発生する。そのINTERLOCK READコマンド
は、レジスタ３０４をセツトする。そのレジスタ
は、UNLOCK WRITEのごときあとのアンロツ
クコマンドによつてクリアされる。単に一例とし
てのみ説明するならば、図示したレジスタは、上
手くいつたインターロツクリードトランザクシヨ
ンの完了の後でのみセツトされる。 その装置へのUNLOCK WRITEの前に第二の
INTERLOCKコマンドが受信されるときには、
レジスタ３０４セツトされ、アンドゲート３０６
が可能化される。このとき、コマンドデコードユ
ニツト３０２の出力は、ゲート３０６へ印加さ
れ、このゲートがRETRY応答として作用する出
力を発生するようにさせる。この応答は、前述し
たように、コマンド確認の一部として現在のマス
ターへ戻される。それからそのマスターは、NO
ACK応答を受信するときと同様にしてそのトラ
ンザクシヨンを終了させ、その後の時間へそのト
ランザクシヨンをリトライするか、その他のアク
シヨンを適当なものとして行なうようにする。 STALL応答の代わりにRETRY応答を使用す
る一例が第８Ｂ図に例示されている。第８Ｂ図に
は、カウンタ３１２及びリミツト設定ユニツト３
１４を有する装置３１０が示されている。カウン
タ３１２は、STALL応答が装置によつて主張さ
れる回数をカウントする。この数がユニツト３１
４に設定された所定のリミツトを越えるとき、ユ
ニツト３１４は、RETRY応答として作用する出
力を与える。この応答は、マスターへ、伝送さ
れ、装置３１０がそのマスターと通信しているト
ランザクシヨン終了させる。トランザクシヨンが
ある限られたサイクル数だけ拡張されるならば、
その装置がそのトランザクシヨンによつて要求さ
れるオペレーシヨンを行なうことができるような
場合には、第８Ｂ図に例示したようなRETRYを
しようとするのが適当である。ありうるSTALL
主張の数に上限を設けることにより、その装置が
ある特定の時間内に応答しようと試みるが、その
時間を越えてはその通信路を保持しないようにす
ることができる。これにより通信路が自由とさ
れ、他の装置によつて発生されトランザクシヨン
に進むことができる。このとき、その装置はトラ
ンザクシヨンを完了でき、マスターによるアクセ
スの試みに関するSTALLの数は、より少なくて
すむ。 デユアルポートメモリは、マイクロプロセツサ
システムの性能を改善するためにしばしば使用さ
れている。このようなシステムでは、２つのポー
トのいずれかからメモリにアクセスすることがで
きる。或る状態のもとでは、適当な予防策を講じ
ない限り、色々な問題が生じる。例えば、第１の
トランザクシヨンが行なわれた後であつて且つ最
後のトランザクシヨンが完了する前の或る時間に
記憶データを変更する一連のトランザクシヨンが
予想される場合に、その変更を行なうことができ
るまで、他の装置によるデータのアクセスを制限
することが必要である。これは、例えば、読み取
り−変更−書き込み動作において、所望の動作を
実行する一連のトランザクシヨンが用いられてい
る場合である。このような状態では、RETRY応
答が特に有用である。従つて、第８Ｃにおいて、
デユアルポートメモリ３３０は、第１のアクセス
ポート３３２と、第２のアクセスポート３３４と
を有している。ポートアクセスレジスタ３３６
は、ポート３３２を通してのメモリの現在の利用
状態を記録する第１レジスタ区分３３６ａと、ポ
ート３３４を通してのメモリの現在の利用状態を
記録する第２レジスタ区分３３６ｂとを有してい
る。第１のアンドゲート３３８は、レジスタ区分
３３６ｂによつて作動可能にされる。このゲート
３３８は、ポート３３２がトランザクシヨンのた
めに装置によつてアクセスされた場合に、このポ
ートから第２の入力を受ける。同様に、第２のア
ンドゲート３４０は、レジスタ３３６ａによつて
作動可能にされ、ポート３３４がアクセスされた
時にこのポートから入力を受ける。ゲート３３８
及び３４０の出力は、オアゲート３４２に送られ
る。 インターロツク読み取りのようなインターロツ
ク式トランザクシヨンを実行しようとする装置に
よつてポート３３２がアクセスされた時には、レ
ジスタ３３６ａは、例えば、状態ビツトをセツト
することによつてこの事実を記録し、これによつ
てアンドゲート３４０が作動可能にされる。ポー
ト３３４が今アクセスされたとすれば、ゲート３
４０は、ポート３３４を経てメモリ３３０へアク
セスしようとする装置に対してリトライ応答とし
て働く出力を発生する。このアクセスしようとす
る装置は、次いで、前記したようにそのトランザ
クシヨンを終了する。インターロツク式シーケン
スを実行しようとする装置によつてポート３３４
がアクセスされ、その後、インターロツク状態が
作用している間にポート３３２がアクセスされた
時には、同様の結果が得られる。 装置間の通信の必要性が増大したことにより、
このような装置によつて使用される別々の「イン
ターロツク」通信路を相互接続する必要性が相当
に増加している。このような通信路は、典型的
に、独立した制御源によつて制御され、通信路に
色々な制約が課せられる。相互接続された時、各
通信路は、同時に然も全く異なつた作動に対して
互いに他の通信路にアクセスしようとすることが
できる。これが行なわれる時には、両方の通信路
が「ハング−アツプ」し、通信効率に悪影響を及
ぼす。本発明のリトライ応答手順は、競合する通
信路間の問題を解消する非常に簡単で且つ効率的
な機構をもたらす。 従つて、第８Ｄ図に示すように、本発明の通信
路７８は、インターフエイス３４２を経て個別の
通信路３４０に接続される。インターフエイス３
４２は、各通信路の１本以上の信号ラインを監視
してその通信路が使用される時を決定する制御器
３３４を備えている。例えば、制御器３３４は、
通信路７８に対するスレーブとしての選択を監視
し、この通信路がトランザクシヨンのために通信
路３４０によつて現在アクセスされているかどう
かを決定する。同様に、この制御器は、これと同
じ目的で、通信路３４０上の１つ以上の適当な信
号を監視する。他の通信路への接続要求が一致し
たことを検出すると、制御器３４４は、RETRY
コマンドを発生し、これは、通信路３４０の制御
を求めるトランザクシヨンのコマンド確認応答サ
イクル中に通信路７８を経て返送される。これに
より、通信路３４０の制御を求める装置は、通信
路３４０が現在占有されている適当な処置をとれ
ないことが知らされる。 結 論 以上に述べたRETRY機構へ、トランザクシヨ
ンに関与した装置が余計な遅延を必要とせずにそ
のトランザクシヨンを完了できない時に通信路を
開放する効率的な手段を構成する。上記の余計な
遅延は、応答する装置がアクセス時間を長くとる
必要があることによつて生じたり、或いは、他の
要因、例えば、一連のトランザクシヨンを必要と
する或る種の動作（例えば、読み取り−変更−書
き込み動作）を、他のトランザクシヨンを許す前
に完了させる必要性によつて生じる。更に、
RETRY機構は、他の応答によつてトランザクシ
ヨンが延長されるところの範囲を制限する助けを
する場合にも有用である。更に、「インターロツ
ク」型の通信路間でのトランザクシヨンを容易に
する上でも特に有用である。
第１Ａ〜１Ｃ図はここに記す相互接続手段で実
施される各種プロセツサ及び装置構成のブロツ
ク／ラインダイアグラム；第２図は相互接続手段
の信号構成を示す；第３Ａ図は相互接続手段のト
ランザクシヨンのサイクルを示す信号のタイミン
グ図；第３Ｂ図はマスタークロツクと、タイミン
グ信号によつて制御される相互接続手段の要素と
を示すブロツク図；第３Ｃ図は相互接続手段が行
うトランザクシヨンのタイミングを示すタイミン
グ図；第３Ｄ図は調停機能のシーケンスを示す；
第３Ｅ図はBSYとNO ARBのシーケンスを示
す；第４Ａ図は相互接続手段が用いる読取りトラ
ンザクシヨンの構成を示す表；第４Ｂ図は相互接
続手段が用いる書込みトランザクシヨンの構成を
示す表；第４Ｃ図は相互接続手段が用いる無効化
トランザクシヨンの構成を示す表；第４Ｄ図へ相
互接続手段が用いる割込みトランザクシヨンの構
成を示す表；第４Ｅ図は相互接続手段が用いる識
別コマンドの構成を示す表；第４Ｆ図は相互接続
手段が用いるプロセツサ間割込みの構成を示す
表；第４Ｇ図は相互接続手段が用いるストツプト
ランザクシヨンの構成を示す表；第４Ｈ図は相互
接続手段が用いるブロードカストトランザクシヨ
ンの構成を示す表；第５Ａ図は相互接続手段のコ
マンドコードを要約して示すテーブル、第５Ｂ図
は相互接続手段のデータ状況コードを要約して示
すテーブル；第５Ｃ図は相互接続手段のデータ長
コードの要約図；第６図は応答コード要約のテー
ブル；第７Ａ図は相互接続手段が用いる装置型式
レジスタセツトを示す図；第７Ｂ図は装置型式レ
ジスタの詳細を示す図であつて、そのレジスタ内
の各ビツトの特定の利用を示す図；第７Ｃ図は制
御／状態レジスタの詳細を示す図であつて、その
レジスタ内の各ビツトの特定の利用を示す図；第
７Ｄ図は交通路エラーレジスタの詳細を示す図で
あつて、そのレジスタ内の各ビツトの特定の利用
を示す図；第７Ｅ図はエラー割込み制御レジスタ
の詳細を示す図であつて、そのレジスタ内の各ビ
ツトの特定の利用を示す図；第７Ｆ図は割込み宛
先レジスタの詳細を示す図であつて、そのレジス
タ内の各ビツトの特定の利用を示す図；第７Ｇ図
はプロセツサ間割込みマスターレジスタの詳細を
示す図であつて、そのレジスタ内の各ビツトの特
定の利用を示す図；第７Ｈ図はプロセツサ間割込
み宛先レジスタの詳細を示す図であつて、そのレ
ジスタ内の各ビツトの特定の利用を示す図；第７
Ｉ図はプロセツサ間割込みソースレジスタの詳細
を示す図であつて、そのレジスタ内の各ビツトの
特定の利用をす図；及び第８Ａ〜８Ｄ図は本発明
のリトライ機構を実現する装置のブロツクダイア
グラムである。
施される各種プロセツサ及び装置構成のブロツ
ク／ラインダイアグラム；第２図は相互接続手段
の信号構成を示す；第３Ａ図は相互接続手段のト
ランザクシヨンのサイクルを示す信号のタイミン
グ図；第３Ｂ図はマスタークロツクと、タイミン
グ信号によつて制御される相互接続手段の要素と
を示すブロツク図；第３Ｃ図は相互接続手段が行
うトランザクシヨンのタイミングを示すタイミン
グ図；第３Ｄ図は調停機能のシーケンスを示す；
第３Ｅ図はBSYとNO ARBのシーケンスを示
す；第４Ａ図は相互接続手段が用いる読取りトラ
ンザクシヨンの構成を示す表；第４Ｂ図は相互接
続手段が用いる書込みトランザクシヨンの構成を
示す表；第４Ｃ図は相互接続手段が用いる無効化
トランザクシヨンの構成を示す表；第４Ｄ図へ相
互接続手段が用いる割込みトランザクシヨンの構
成を示す表；第４Ｅ図は相互接続手段が用いる識
別コマンドの構成を示す表；第４Ｆ図は相互接続
手段が用いるプロセツサ間割込みの構成を示す
表；第４Ｇ図は相互接続手段が用いるストツプト
ランザクシヨンの構成を示す表；第４Ｈ図は相互
接続手段が用いるブロードカストトランザクシヨ
ンの構成を示す表；第５Ａ図は相互接続手段のコ
マンドコードを要約して示すテーブル、第５Ｂ図
は相互接続手段のデータ状況コードを要約して示
すテーブル；第５Ｃ図は相互接続手段のデータ長
コードの要約図；第６図は応答コード要約のテー
ブル；第７Ａ図は相互接続手段が用いる装置型式
レジスタセツトを示す図；第７Ｂ図は装置型式レ
ジスタの詳細を示す図であつて、そのレジスタ内
の各ビツトの特定の利用を示す図；第７Ｃ図は制
御／状態レジスタの詳細を示す図であつて、その
レジスタ内の各ビツトの特定の利用を示す図；第
７Ｄ図は交通路エラーレジスタの詳細を示す図で
あつて、そのレジスタ内の各ビツトの特定の利用
を示す図；第７Ｅ図はエラー割込み制御レジスタ
の詳細を示す図であつて、そのレジスタ内の各ビ
ツトの特定の利用を示す図；第７Ｆ図は割込み宛
先レジスタの詳細を示す図であつて、そのレジス
タ内の各ビツトの特定の利用を示す図；第７Ｇ図
はプロセツサ間割込みマスターレジスタの詳細を
示す図であつて、そのレジスタ内の各ビツトの特
定の利用を示す図；第７Ｈ図はプロセツサ間割込
み宛先レジスタの詳細を示す図であつて、そのレ
ジスタ内の各ビツトの特定の利用を示す図；第７
Ｉ図はプロセツサ間割込みソースレジスタの詳細
を示す図であつて、そのレジスタ内の各ビツトの
特定の利用をす図；及び第８Ａ〜８Ｄ図は本発明
のリトライ機構を実現する装置のブロツクダイア
グラムである。
Claims (1)
- 【特許請求の範囲】 １ データ処理システムにおいて読出しデータ又
は書込みデータを示すデータ信号を通す共通の通
信路に接続するために、この通信路は、データを
読込むメモリ位置を指定する信号を通すアドレス
ラインを有し、そしてコマンドを通すコマンド線
を有し、このコマンドには、アドレス信号によつ
て指定されたメモリ位置からデータを読出すよう
に要求するインターロツク読出しコマンドと、ア
ドレス信号によつて指定されたメモリ位置にデー
タを書込むように要求するアンロツク書込みコマ
ンドとがあり、さらに前記通信路は、少なくとも
３つの応答信号、すなわち、肯定信号、装置が応
答線上に信号を送出しない時に生じる非肯定信
号、及びリトライ信号のうちの１つを通す応答線
を有する場合において、 Ａ 肯定手段を備え、 この肯定信号は少なくとも１つのインターロ
ツクビツトレジスタを含み、この各インターロ
ツクビツトレジスタは、少なくとも１つのアド
レスと開連付けられていて、リトライ可能状態
とリトライ不可能状態とのうちの１つの状態を
とるように選択的に配置されていて、そして、
記憶装置が共通の通信路に接続されている場
合、それと関連するアドレスを示すアドレス信
号に応答して、 (i) インターロツク読出しコマンドを受けと
り、そしてリトライ可能状態にあるとき、リ
トライ可能状態をとり、そして (ii) アンロツク書込みコマンドを受けとり、そ
してリトライ可能状態にあるとき、リトライ
不可能状態をとり、 前記肯定手段は、インターロツク読込みコマン
ドと、それに含まれているインターロツクビツト
レジスタに関連するアドレスとの共通通信路での
存在に応答して、 (i) その共通通信路上のアドレス信号に関連す
るインターロツクビツトレジスタがリトライ
可能状態にあるとき、その共通通信路上にリ
トライ信号を送出し、そして (ii) その共通通信路上のアドレス信号に関連す
るインターロツクビツトレジスタがリトライ
不可能状態にあるとき、その共通通信路上に
肯定信号を送出し、 Ｂ 複数のメモリ位置を備え、 この複数のメモリ位置はデータを記憶し、 各メモリ位置は、アドレスに関連し、メモリ
装置がその共通通信路に接続されたとき、 (i) それと関連するアドレスの共通通信路上で
の存在と、インターロツク読出しコマンド
と、そのメモリ位置のアドレスに関連するイ
ンターロツクビツトの状態とに応答して、そ
の位置のアドレスに関連したインターロツク
ビツトレジスタがリトライ不可能状態にある
場合その位置に記憶されたデータを示すデー
タ信号をその共通通信路上に送出し、そして
その位置のアドレスに関連するインターロツ
クビツトレジスタがリトライ可能状態にある
場合その位置に記憶されたデータを示すヴイ
ア信号をその共通通信路上に送出しないよう
にし、そして (ii) さらに、その共通通信路上のアドレスと、
アンロツク書込みコマンドとに応答して、そ
の共通通信路を通るデータ信号によつて示さ
れるデータをそこに記憶することを特徴とす
るメモリ装置。 ２ データ処理システムにおいて共通の通信路に
接続するために、その通信路は、行うべきトラン
ザクシヨンを特定するコマンドを通し、そのトラ
ンザクシヨンの長さの延長を要求するストール信
号を通し、一方法でそのトランザクシヨンを終了
させる非肯定信号を通し、そして別の方法でその
トランザクシヨンを終了させるリトライ信号を通
す線を有する場合において、 Ａ その共通通信路上のマスター装置からのコマ
ンドに応答し、スレーブ装置がその共通通信路
に接続されているときその通信路上にコマンド
を送出するマスター装置と共にトランザクシヨ
ンを行うトランザクシヨン手段、 Ｂ 前記トランザクシヨン手段に応答して、スレ
ーブ装置がその共通通信路に接続されていると
き、そのトランザクシヨンのステツプを終了す
るのにそのトランザクシヨン手段が必要とする
時間が割り当てた時間以上であるならば、コマ
ンド信号によつて特定されるトランザクシヨン
をその装置が行う間その共通通信路上にストー
ル信号を送出するストール手段、 Ｃ その装置がそのストール信号をいつまで維持
するかを追跡するために前記ストール手段を監
視し、そして、その装置がストール信号を所定
の最大時間以上維持するときその共通通信路上
にリトライ信号を送出するリトライ手段、 を備えることを特徴とするスレーブ装置。 ３ Ａ 共通の通信路を備え、 Ｂ (a) データを読出すメモリ位置を指定
するアドレス信号と、このアドレス信号に
よつて指定されるメモリ位置からデータを
読出すように要求するインターロツク読出
しコマンドとを、その共通通信路上に送出
することによつて少なくとも幾つかの読出
しトランザクシヨンを開始し、そして (a) データを書込むメモリ位置を指定するた
めに、アドレス信号をその共通通信路上に
送出することにより、記憶されるデータを
その共通通信路上に送出することにより、
そしてその共通通信路上に送出されたデー
タがアドレス位置に記憶されるように要求
するアンロツク書込みコマンドをその共通
通信路上に送出することにより、少なくと
も幾つかの書込みトランザクシヨンを開始
する手段、 開始手段が読出しトランザクシヨンを開始
した後、少なくとも３つの応答信号、すなわ
ち、肯定信号、非肯定信号、及びリトライ信
号のうちの１つに対してその共通通信路を監
視する手段、 前記肯定信号に応答して読出しトランザク
シヨンを終了させる手段、 前記非肯定信号に応答して一態様でそのト
ランザクシヨンを終了させる手段、そして 前記リトライ信号に応答して異なる態様で
そのトランザクツシヨンを終了させる手段、 を有する少なくとも１つのマスター装置を備え、 Ｃ 肯定手段と複数のメモリ位置とを有するメモ
リ装置を備え、 この肯定手段は少なくとも１つのインター
ロツクビツトレジスタを含み、この各インタ
ーロツクビツトレジスタは、少なくとも１つ
のアドレスに関連付けられていて、リトライ
可能状態及びリトライ不可能状態のうちの１
つをとるように選択的に配置されて、それと
関連するアドレスを示すアドレス信号に応答
して、 (a) リトライ不可能状態でインターロツク読
出しコマンドを受け取つたときリトライ可
能状態をとり、そして (b) アンロツク書込みコマンドを受け取り、
かつ、リトライ可能状態にあるとき、リト
ライ不可能状態をとり、 前記肯定手段は、含まれたインターロツク
ビツトレジスタに関連するアドレス及びイ
ンターロツク読出しコマンドの共通通信路
上の存在に応答して、 (a) その共通通信路上のアドレス信号に関連
するインターロツクビツトレジスタがリト
ライ可能状態にあるとき、その共通通信路
上にリトライ信号を送出し、 (b) その共通通信路上のアドレス信号に関連
するインターロツクビツトレジスタがリト
ライ可能状態にあるとき、その共通通信路
上に肯定信号を送出し、 複数のメモリ位置はデータを記憶し、各メ
モリ位置は、アドレスに関連付けられてい
て、共通通信路上のアドレスと、インターロ
ツク読出しコマンドと、そのメモリ位置のコ
マンドに関連するインターロツクビツトの状
態とに応答して、そのアドレスに関連するイ
ンターロツクビツトレジスタの状態がリトラ
イ不可能状態ある場合その位置に記憶された
データを示すデータ信号をその共通通信路上
に送出し、そして、アドレスに関連するイン
ターロツクビツトレジスタの状態がリトライ
可能状態である場合その位置に記憶されたデ
ータを示すデータ信号をその共通通信路に送
出しないようにし、さらに各メモリ位置は、
共通通信路上のアドレスと、アンロツク書込
みコマンドとに応答して、マスター装置によ
つて共通通信路に送出されたデータ信号が示
す信号を記憶することを特徴とするデータ処
理システム。 ４ Ａ 共通の通信路を備え、 Ｂ この共通通信路に接続された少なくとも１つ
のマスター装置を備え、このマスター装置は、 この共通通信路上にコマンドを送出するこ
とによるトランザクシヨンを開始する手段、 そのトランザクシヨンに関連した所定のト
ランザクシヨン時間の間そのトランザクシヨ
ンを遂行する手段、 共通通信路上の所定のストール信号の存在
に応答してそのトランザクシヨン時間を延長
する手段、 共通通信路上の非肯定信号の存在に応答し
て一の態様でそのトランザクシヨンを終了さ
せる手段、 共通通信路上のリトライ信号の存在に応答
して別の態様でそのトランザクシヨンを終了
させる手段、 を有し、 Ｃ スレーブ装置を備え、このスレーブ装置は、 共通通信路上のマスター装置からのコマン
ドに応答して、その通信路上にそのコマンド
を送出したマスター装置と共にトランザクシ
ヨンを遂行するトランザクシヨン手段、 このトランザクシヨン手段に応答して、ト
ランザクシヨンのステツプを終了させるのに
トランザクシヨン手段により必要とされる時
間が割り当てられた時間以上である場合、コ
マンド信号により特定されたトランザクシヨ
ンをその装置が遂行する間通信路上にストー
ル信号を送出するストール手段、 いつまでその装置がそのストール信号を維
持するかを追跡するストール信号を監視し、
そして、その装置が所定の最大時間以上の間
そのストール信号を維持するとき、その共通
通信路上にリトライ信号を送出するリトライ
手段、 を有することを特徴とするデータ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53472083A | 1983-09-22 | 1983-09-22 | |
| US534720 | 1983-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144850A JPS60144850A (ja) | 1985-07-31 |
| JPH0246974B2 true JPH0246974B2 (ja) | 1990-10-18 |
Family
ID=24131248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198419A Granted JPS60144850A (ja) | 1983-09-22 | 1984-09-21 | デジタルコンピユ−タシステムにおける通信路の制御を解放するためのリトライ機構 |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0138676B1 (ja) |
| JP (1) | JPS60144850A (ja) |
| KR (1) | KR910001792B1 (ja) |
| AU (1) | AU564271B2 (ja) |
| CA (1) | CA1217280A (ja) |
| DE (2) | DE3483807D1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3535436A1 (de) * | 1984-10-05 | 1986-04-10 | Mitsubishi Denki K.K., Tokio/Tokyo | Arbitrationssystem fuer einen datenbus |
| US4719622A (en) * | 1985-03-15 | 1988-01-12 | Wang Laboratories, Inc. | System bus means for inter-processor communication |
| JPS6275860A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | デ−タ転送制御装置 |
| GB2193066B (en) * | 1986-07-07 | 1990-07-04 | Perkin Elmer Corp | Computer bus |
| US4807118A (en) * | 1987-01-14 | 1989-02-21 | Hewlett-Packard Company | Method for handling slot requests over a network |
| US4817037A (en) * | 1987-02-13 | 1989-03-28 | International Business Machines Corporation | Data processing system with overlap bus cycle operations |
| US4949239A (en) * | 1987-05-01 | 1990-08-14 | Digital Equipment Corporation | System for implementing multiple lock indicators on synchronous pended bus in multiprocessor computer system |
| US4941083A (en) * | 1987-05-01 | 1990-07-10 | Digital Equipment Corporation | Method and apparatus for initiating interlock read transactions on a multiprocessor computer system |
| US4937733A (en) * | 1987-05-01 | 1990-06-26 | Digital Equipment Corporation | Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system |
| AU604345B2 (en) * | 1987-05-01 | 1990-12-13 | Digital Equipment Corporation | Interrupting node for providing interrupt requests to a pended bus |
| EP0346401B1 (en) * | 1987-05-01 | 1993-09-29 | Digital Equipment Corporation | Commander node method and apparatus for assuring adequate access to system ressources in a multiprocessor computer system |
| US4858116A (en) * | 1987-05-01 | 1989-08-15 | Digital Equipment Corporation | Method and apparatus for managing multiple lock indicators in a multiprocessor computer system |
| US5341510A (en) * | 1987-05-01 | 1994-08-23 | Digital Equipment Corporation | Commander node method and apparatus for assuring adequate access to system resources in a multiprocessor |
| US4953072A (en) * | 1987-05-01 | 1990-08-28 | Digital Equipment Corporation | Node for servicing interrupt request messages on a pended bus |
| US5060139A (en) * | 1989-04-07 | 1991-10-22 | Tektronix, Inc. | Futurebus interrupt subsystem apparatus |
| JPH0810445B2 (ja) * | 1990-09-21 | 1996-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 動的バス調停方法及び装置 |
| JP2502932B2 (ja) * | 1993-01-29 | 1996-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | デ―タ転送方法及びデ―タ処理システム |
| JP3261665B2 (ja) * | 1993-01-29 | 2002-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ転送方法及びデータ処理システム |
| JP3348331B2 (ja) * | 1995-04-21 | 2002-11-20 | ソニー株式会社 | 電子機器及びその動作モード制御方法 |
| EP0887741B1 (en) * | 1997-06-27 | 2005-04-13 | Bull S.A. | Interface bridge between a system bus and a local bus for controlling at least one slave device, such as a ROM memory |
| KR100519285B1 (ko) * | 1998-03-20 | 2005-11-25 | 엘지전자 주식회사 | 버스 리셋 지연장치 및 그 방법 |
| TWI671638B (zh) * | 2018-05-24 | 2019-09-11 | 新唐科技股份有限公司 | 匯流排系統 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4030075A (en) * | 1975-06-30 | 1977-06-14 | Honeywell Information Systems, Inc. | Data processing system having distributed priority network |
| JPS594733B2 (ja) * | 1975-11-10 | 1984-01-31 | 日本電気株式会社 | キヨウツウバスセイギヨカイロ |
| DE3009530A1 (de) * | 1979-03-12 | 1980-09-25 | Digital Equipment Corp | Datenverarbeitungssystem |
| US4390944A (en) * | 1980-05-13 | 1983-06-28 | Bti Computer Systems | System for controlling access to a common bus in a computer system |
| US4380798A (en) * | 1980-09-15 | 1983-04-19 | Motorola, Inc. | Semaphore register including ownership bits |
-
1984
- 1984-09-20 AU AU33349/84A patent/AU564271B2/en not_active Ceased
- 1984-09-21 JP JP59198419A patent/JPS60144850A/ja active Granted
- 1984-09-21 DE DE8484401883T patent/DE3483807D1/de not_active Expired - Fee Related
- 1984-09-21 CA CA000463718A patent/CA1217280A/en not_active Expired
- 1984-09-21 EP EP84401883A patent/EP0138676B1/en not_active Expired - Lifetime
- 1984-09-21 EP EP88201091A patent/EP0301610B1/en not_active Expired - Lifetime
- 1984-09-21 DE DE8888201091T patent/DE3485980T2/de not_active Expired - Fee Related
- 1984-09-22 KR KR1019840005838A patent/KR910001792B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1217280A (en) | 1987-01-27 |
| EP0138676A3 (en) | 1986-11-05 |
| DE3485980T2 (de) | 1993-06-09 |
| EP0138676A2 (en) | 1985-04-24 |
| EP0301610B1 (en) | 1992-11-11 |
| KR910001792B1 (ko) | 1991-03-23 |
| KR850002619A (ko) | 1985-05-15 |
| AU3334984A (en) | 1985-03-28 |
| JPS60144850A (ja) | 1985-07-31 |
| AU564271B2 (en) | 1987-08-06 |
| DE3483807D1 (de) | 1991-02-07 |
| DE3485980D1 (de) | 1992-12-17 |
| EP0138676B1 (en) | 1991-01-02 |
| EP0301610A3 (en) | 1989-08-02 |
| EP0301610A2 (en) | 1989-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706190A (en) | Retry mechanism for releasing control of a communications path in digital computer system | |
| US4763249A (en) | Bus device for use in a computer system having a synchronous bus | |
| US4787033A (en) | Arbitration mechanism for assigning control of a communications path in a digital computer system | |
| US4769768A (en) | Method and apparatus for requesting service of interrupts by selected number of processors | |
| US4648030A (en) | Cache invalidation mechanism for multiprocessor systems | |
| KR910001789B1 (ko) | 디지탈 컴퓨터 시스템의 다중 프로세서 시스템용 캐쉬 무효 장치 | |
| US4661905A (en) | Bus-control mechanism | |
| JPH0246974B2 (ja) | ||
| JP3204961B2 (ja) | Ｉ／ｏバス対システムバス・インタフェース | |
| US5588122A (en) | Universal buffered interface for coupling multiple processors memory units, and I/O interfaces to a common high-speed interconnect | |
| US5148545A (en) | Bus device which performs protocol confidential transactions | |
| JPH02500784A (ja) | 保留バスにおいて割り込み要求メッセージを処理するノード | |
| JPH0625985B2 (ja) | 多重プロセッサコンピュータシステムにおけるプロセッサによるシステムリソースに対する適切なアクセスを保証するための方法及び装置 | |
| JP2539021B2 (ja) | 保留バスに割り込み要求を送る割り込み要求発生ノ―ド | |
| JPH061457B2 (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
| JPH0219954A (ja) | データ処理システム及びデータ通信バス・システム | |
| US5101479A (en) | Bus device for generating and responding to slave response codes | |
| KR910001788B1 (ko) | 다중 프로세서 시스템용 메세지 전송 인터럽팅 장치 및 이의 실행방법 | |
| EP0340347B1 (en) | Bus arbitration system | |
| KR920002664B1 (ko) | 다중처리 시스템의 시스템 버스 제어방법 | |
| CA1232691A (en) | Retry mechanism for releasing control of a communications path in a digital computer system | |
| JPS61177560A (ja) | 高速の並列バス構造およびデ−タ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |