JP3348331B2 - 電子機器及びその動作モード制御方法 - Google Patents

電子機器及びその動作モード制御方法

Info

Publication number
JP3348331B2
JP3348331B2 JP12088295A JP12088295A JP3348331B2 JP 3348331 B2 JP3348331 B2 JP 3348331B2 JP 12088295 A JP12088295 A JP 12088295A JP 12088295 A JP12088295 A JP 12088295A JP 3348331 B2 JP3348331 B2 JP 3348331B2
Authority
JP
Japan
Prior art keywords
bus
bias voltage
operation mode
output
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12088295A
Other languages
English (en)
Other versions
JPH08293879A (ja
Inventor
晋 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12088295A priority Critical patent/JP3348331B2/ja
Priority to US08/634,359 priority patent/US6055464A/en
Priority to DE1996631612 priority patent/DE69631612T2/de
Priority to KR1019960012767A priority patent/KR100373617B1/ko
Priority to EP96302754A priority patent/EP0739112B1/en
Priority to CN96107392A priority patent/CN1086035C/zh
Publication of JPH08293879A publication Critical patent/JPH08293879A/ja
Priority to US09/541,067 priority patent/US6463362B1/en
Application granted granted Critical
Publication of JP3348331B2 publication Critical patent/JP3348331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40013Details regarding a bus controller
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40039Details regarding the setting of the power status of a node according to activity on the bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40052High-speed IEEE 1394 serial bus
    • H04L12/40117Interconnection of audio or video/imaging devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、P1394シ
リアルバスに接続して使用する電子機器、特にバスリセ
ット時のハングアップを防止するための動作モード制御
技術に関するものである。
【0002】
【従来の技術】パーソナルコンピュータ、デジタルビデ
オテープレコーダ、デジタルテレビジョン受信機等の電
子機器をP1394シリアルバスで接続し、これらの電
子機器間でデジタルビデオ信号、デジタルオーディオ信
号、及び制御信号のパケットを送受信するシステムが考
えられている。
【0003】図4にこのようなシステムの一例を示す。
この図において、電子機器A〜電子機器Dは、前述した
パーソナルコンピュータやデジタルビデオテープレコー
ダ等である。そして、電子機器AとB、BとC、CとD
のポートPの間は、P1394シリアルバスのケーブル
21,22,23で接続されている。以下本明細書で
は、これらの電子機器をノードと呼ぶことにする。
【0004】これらのP1394シリアルケーブルの内
部には二対のシールド付きツイストペアケーブル(図示
せず)が設けられている。二対のツイストペアケーブル
の内一対はデータの伝送に使用し、他の一対はストロー
ブ信号の伝送に使用する。また、各ノードは一対のツイ
ストペアケーブルに対してバイアス電圧を出力し、他の
一対のツイストペアケーブル上のバイアス電圧を検出す
る。
【0005】図4に示すように、各ノードは、P139
4シリアルバスに対して通信を行うための基本構成とし
て、物理層コントローラ(PHY)24と、リンク層コ
ントローラ(LINK)25と、CPU26とを備えて
いる。物理層コントローラ24は、バスのイニシャライ
ズ、データのエンコード/デコード、アービトレーショ
ン、バイアス電圧の出力/検出等の機能を持つ。また、
リンク層コントローラ25は、誤り訂正符号の生成/検
出、パケットの生成/検出等のリンク層コントロール機
能を持つ。そして、CPU26はアプリケーションレイ
ヤーの機能を持つ。
【0006】
【発明が解決しようとする課題】前述のように構成され
た通信システムにおいて、ノードB〜Dの電源がオンで
通常の動作をしている状態でノードAの電源がオフから
オンになると、ノードAの物理層コントローラ24、リ
ンク層コントローラ25、及びCPU26に電源電圧が
供給され通常の動作を開始する。
【0007】このとき、物理層コントローラ24はP1
394シリアルバス21の一対のツイストペアケーブル
上にバイアス電圧を出力する。このバイアス電圧はP1
394シリアルバス21で直接接続されているノードB
の物理層コントローラにより検出される。この結果、ノ
ードBはP1394シリアルバス21にノードが接続さ
れたことを知る。
【0008】このように、バスに新たにノードが接続さ
れ、そのノードの物理層コントローラがバスに出力した
バイアス電圧が他のノードの物理層コントローラにより
検出されると、バスリセットが起こり、各ノードの物理
層コントローラにより各ノードの物理アドレスの割り付
けが、少なくとも170μsec以内に自動的に終了す
る。なお、この点の詳細はIEEE−P1394シリア
ルバスの仕様書に規定されているので、説明は省略す
る。
【0009】バスリセットが起こり、各ノードの物理ア
ドレスの割り付けが終了すると、ノードB〜Dは、プロ
トコルにより定められたバスリセット時に必要なトラン
ザクションを開始する。例えば、ノードAに対して機種
等の問い合わせのためのパケットを送信する。そして、
ノードAが問い合わせに対して応答パケットを正しく送
信することにより、トランザクションが終了する。
【0010】ところが、通常、電源投入直後、CPUは
様々な内部初期化処理を行う必要があり、それに要する
時間はノードがどのような機種でどのような処理を行う
かによって変わるが、数十msec〜数secになるこ
ともあり得る。そして、この間、ノードAは他のノード
からの問い合わせに対して応答することができないた
め、他のノードは応答パケットを受信できず、トランザ
クションがタイムアウトとなり、システムがハングアッ
プしてしまうということもあり得る。
【0011】例えば、バスによりIsochronou
s(以下「Iso」と略す)通信を行うために、バスリ
セット時に一意に定まるレゾルバノードに対して、通信
チャンネルや帯域の確保を行うためのトランザクション
を発行する。しかし、ノードAがレゾルバノードになっ
てしまった場合、他のノードはノードAが初期化を終了
するまでの間、Iso通信を開始できなくなってしま
う。
【0012】本発明はこのような問題点に鑑みてなされ
たものであって、電源投入時に通信システムがハングア
ップしないようにした電子機器及びその動作モード制御
方法を提供することを目的とする。
【0013】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、アイソクロナス通信をサポートするシリ
アルバスで複数の電子機器間が接続され、前記複数の電
子機器間でパケットの送受信を行い、前記バスに出力さ
れたバイアス電圧を検出することによりバスリセットが
発生するシステムに用いる電子機器であって、前記バス
に出力するバイアス電圧を生成するバイアス電圧生成手
段と、前記バスにバイアス電圧を出力しない第1の動作
モードと、前記バスにバイアス電圧を出力する第2の動
作モードを設定する制御手段と、前記バイアス電圧生成
手段により生成されたバイアス電圧をバスに出力するか
否かを前記制御手段からの命令に応じて制御するバイア
ス電圧出力制御手段とを有し、前記制御手段は、電源投
入時から内部の初期化処理が終了するまでは前記第1の
動作モードを設定し、前記初期化処理が終了した後は前
記第2の動作モードを設定することを特徴とする。ま
た、本発明は、アイソクロナス通信をサポートするシリ
アルバスで複数の電子機器間が接続され、前記複数の電
子機器間でパケットの送受信を行い、前記バスに出力さ
れたバイアス電圧を検出することによりバスリセットが
発生するシステムに用いる電子機器の動作モード制御方
法であって、前記バスにバイアス電圧を出力しない第1
の動作モードと、前記バスにバイアス電圧を出力する第
2の動作モードとを有し、電源投入時から内部の初期化
処理が終了するまでは前記第1の動作モードに設定し、
前記初期化処理が終了した後は前記第2の動作モードに
設定することを特徴とする。
【0014】
【作用】本発明によれば、電源投入時から内部の初期化
処理が終了するまではバスにバイアス電圧を出力せず、
内部の初期化処理が終了した後はバスにバイアス電圧を
出力する。
【0015】
【実施例】以下本発明の実施例について図面を参照しな
がら詳細に説明する。図1は本発明の実施例によるノー
ドの要部構成を示すブロック図である。この図に示すよ
うに、本実施例のノードは、物理層コントローラ1と、
内部バスにより物理層コントローラ1に接続されたリン
ク層コントローラ2と、内部バスによりリンク層コント
ローラ2に接続されたCPU3と、内部バスによりCP
U3と接続されている各種テーブル4、カウンタ5、タ
イマ6、及びバッファ7とを備えている。また、物理層
コントローラ1のポート(図示せず)には、P1394
シリアルバス8が接続されている。そして、CPU3は
物理層コントローラ1の動作モードを制御するように構
成されている(詳細は後述)。
【0016】本実施例では物理層コントローラ1は、
(1)スリープモード、(2)アクティブモードの二つ
の動作モードを持っている。スリープモードでは、物理
層コントローラ1は、電源電圧は供給されてもバスへバ
イアス電圧を出力しない。また、パケットの送受信を行
わない。アクティブモードでは、物理層コントローラ1
が通常の動作を行う。すなわち、バスにバイアス電圧を
出力し、パケットの送受信を行う。
【0017】次に、図1に示したノードの電源投入時の
動作を説明する。図2は図1のCPU3の動作を示すフ
ローチャートである。
【0018】CPU3はノードの電源がオンになると、
まず物理層コントローラ1をスリープモードにするため
の制御信号を送出する(ステップS1)。これにより、
物理層コントローラ1はスリープモードになるので、電
源電圧は供給されてもバスへバイアス電圧を出力する動
作は行わない。この結果、バスリセットは起こらない。
また、万一、物理層コントローラ1をスリープモードに
するための制御信号を送出するより早く、物理層コント
ローラ1がバイアス電圧を出力してしまいバスリセット
が起こったとしても、すぐにこれをスリープにするた
め、再びバスリセットが起こり、通信システムに接続さ
れていない状態となる。
【0019】次に、各種テーブル4、カウンタ5、タイ
マ6、及びバッファ7の内部初期化処理を行い、トラン
ザクションを処理できる状態になったら、物理層コント
ローラ1をアクティブモードに遷移させる(ステップS
2,S3)。
【0020】ここで、内部初期化処理には、トランザク
ションを開始するための内部情報の初期化処理として、
送信したリクエストトランザクションに対するレスポン
ストランザクョンが来たかどうかを管理するテーブルの
初期化、送信したリクエストトランザクションに対する
レスポンストランザクョンを待つ場合に使用するタイマ
の初期化、送信したリクエストトランザクション又はレ
スポンストランザクションを再送する必要が生じた時に
使用するテーブルの初期化、送信したリクエストトラン
ザクション又はレスポンストランザクションを再送する
必要が生じた時に使用する送信数カウンタの初期化があ
る。その他の初期化処理としては、CPUが他のIC回
路(図示せず)を制御している場合には、そのIC回路
と通信を行うためのバッファの初期化及びそのIC回路
の初期化がある。
【0021】ステップS3において、物理層コントロー
ラ1がアクティブモードになると、このノードはバスへ
バイアス電圧を出力する。これにより、このノードとバ
スで接続さた他のノードは通信システム新たにノードが
接続されたことを知るので、バスリセットが起こる。そ
して、このノードと他のノードとの間で前述したような
各種トランザクションの処理を行う(ステップS4)。
この時、このノードは既に初期化処理を終了しているの
で、従来のように例えばIso通信ができなくなってし
まうような状態にはならない。
【0022】次に、図3を参照しながら前述した動作を
実現するための物理層コントローラの回路構成の一例を
説明する。
【0023】この図に示すように、物理層コントローラ
1は、内部バス11によりリンク層コントローラ2と接
続されている。また、P1394シリアルバス8により
他のノード(図示せず)と接続されている。
【0024】物理層コントローラ1内には、P1394
シリアルバス8に対して信号を送受信するための回路と
して、P1394シリアルバス8に接続されたドライバ
及びレシーバ12と、このドライバ及びレシーバ12に
接続されたエンコーダ及びデコーダ13を備えている。
ドライバ及びレシーバ12はP1394シリアルバス8
に対して信号の送受信を行う。また、エンコーダ及びデ
コーダ13は送信信号の符号化及び受信信号の復号化を
行う。エンコーダ及びデコーダ13は、さらに内部バス
11を介してCPU及びリンクコントローラ1と通信を
行う。なお、ドライバ及びレシーバ12とエンコーダ及
びデコーダ13は、物理層コントローラ1の動作モード
の制御には関与しない。
【0025】また、物理層コントローラ1内には、バス
上のバイアス電圧を検出するバイアス検出回路14と、
バイアス検出回路14の検出出力を内部バス11を介し
てリンク層コントローラ2からCPU3へ送ると共に、
CPU3から送られて来るバイアス出力指令を後述する
バイアス出力制御回路17へ伝えるバイアス入出力制御
回路15と、電源回路(図示せず)により生成された電
圧VccからP1394シリアルバス8へ出力するバイ
アス電圧Vbを生成する定電圧回路16と、バイアス入
出力制御回路15から送られて来るバイアス出力指令を
もとに、定電圧回路16が生成したバイアス電圧Vbを
P1394シリアルバス8へ出力するようにオン/オフ
制御するバイアス出力制御回路17とを備えている。
【0026】図3において、P1394シリアルバス8
で接続された相手ノードの物理層コントローラがアクテ
ィブモードになり、P1394シリアルバス8上にバイ
アス電圧を供給すると、このバイアス電圧はバイアス検
出回路14により検出され、バイアス入出力制御回路1
5へ送られる。そして、内部バス11を介してリンクコ
ントローラ2を通りCPU3へ送られる。これにより、
CPU3は相手ノードの物理層コントローラがバス上に
バイアス電圧を出力していることを知る。
【0027】また、図3において、CPU3は図1を参
照しながら説明した内部初期化処理が終了するまでは、
物理層コントローラ1をスリープブモードに設定するた
めの指令信号をバイアス入出力制御回路15へ送る。バ
イアス入出力制御回路15は、この指令信号を受け取る
と、バイアス出力制御回路17に対して、定電圧回路1
6が生成したバイアス電圧VbをP1394シリアルバ
ス8へ出力しないように指令する。この結果、定電圧回
路16が生成したバイアス電圧Vbがバイアス出力制御
回路17を通過することができないため、このバイアス
電圧VbはP1394シリアルバス8のツイストペアケ
ーブルへ出力されない。
【0028】そして、図3において、CPU3は、内部
初期化処理が終了すると、物理層コントローラ1をアク
ティブモードに設定するための指令信号をバイアス入出
力制御回路15へ送る。バイアス入出力制御回路15
は、この指令信号を受け取ると、バイアス出力制御回路
17に対して、定電圧回路16が生成したバイアス電圧
VbをP1394シリアルバス8へ出力するように指令
する。この結果、定電圧回路16が生成したバイアス電
圧Vbがバイアス出力制御回路17を通過してP139
4シリアルバス8のツイストペアケーブルへ出力され
る。このようにしてP1394シリアルバス8に出力さ
れたバイアス電圧は、このバス8に接続されたノードの
物理層コントローラにより検出され、その結果バスリセ
ットが起こることになる。
【0029】なお、本発明は前記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。例えば、前記実施例では、物理層コントローラのス
リープモードとして、電源電圧Vccは供給されるがバ
スにバイアス電圧は出力しないものとしたが、電源電圧
Vccが供給されず、結果としてバスにバイアス電圧を
出力しないものをスリープモードとしてもよい。
【0030】
【発明の効果】以上説明したように、本発明によれば、
電源投入時から初期化処理が終了するまでは、バスにバ
イアス電圧を出力しない動作モードに設定したので、初
期化処理が終了するまではバスのリセットが起こらな
い。たとえ、一瞬バイアス電圧を出力してバスリセット
が起こったとしても、システムがハングアップしない位
十分に早くバイアス電圧を出力を停止し、再びバスリセ
ットを起こして通信システムと非接続の状態にしてい
る。このため、電源投入時における通信システムのハン
グアップを回避することができる。
【図面の簡単な説明】
【図1】本発明の実施例によるノードの要部構成を示す
ブロック図である。
【図2】図2は図1のCPU3の動作を示すフローチャ
ートである。
【図3】図1の物理層コントローラの構成の一例を示す
ブロック図である。
【図4】複数のノードをP1394シリアルバスで接続
し、通信を行うシステムの一例を示す図である。
【符号の説明】
1…物理層コントローラ、2…リンク層コントローラ、
3…CPU、8…P1394シリアルバス、16…定電
圧回路、17…バイアス出力制御回路

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 アイソクロナス通信をサポートするシリ
    アルバスで複数の電子機器間が接続され、前記複数の電
    子機器間でパケットの送受信を行い、前記バスに出力さ
    れたバイアス電圧を検出することによりバスリセットが
    発生するシステムに用いる電子機器であって、前記バスに出力するバイアス電圧を生成するバイアス電
    圧生成手段と、 前記バスにバイアス電圧を出力しない第1の動作モード
    と、前記バスにバイアス電圧を出力する第2の動作モー
    ドを設定する制御手段と、 前記バイアス電圧生成手段により生成されたバイアス電
    圧をバスに出力するか否かを前記制御手段からの命令に
    応じて制御するバイアス電圧出力制御手段とを有し、 前記制御手段は、 電源投入時から内部の初期化処理が終
    了するまでは前記第1の動作モードを設定し、前記初期
    化処理が終了した後は前記第2の動作モードを設定する
    ことを特徴とする電子機器。
  2. 【請求項2】 初期化処理は、パケットの送受信のため
    に必要な内部情報の初期化である請求項1記載の電子機
    器。
  3. 【請求項3】 アイソクロナス通信をサポートするシリ
    アルバスで複数の電子機器間が接続され、前記複数の電
    子機器間でパケットの送受信を行い、前記バスに出力さ
    れたバイアス電圧を検出することによりバスリセットが
    発生するシステムに用いる電子機器の動作モード制御方
    法であって、 前記バスにバイアス電圧を出力しない第1の動作モード
    と、前記バスにバイアス電圧を出力する第2の動作モー
    ドと、を有し、 電源投入時から内部の初期化処理が終了するまでは前記
    第1の動作モードに設定し、前記初期化処理が終了した
    後は前記第2の動作モードに設定することを特徴とする
    電子機器の動作モード制御方法。
  4. 【請求項4】 初期化処理は、パケットの送受信のため
    に必要な内部情報の初期化である請求項3記載の電子機
    器の動作モード制御方法。
JP12088295A 1995-04-21 1995-04-21 電子機器及びその動作モード制御方法 Expired - Lifetime JP3348331B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP12088295A JP3348331B2 (ja) 1995-04-21 1995-04-21 電子機器及びその動作モード制御方法
US08/634,359 US6055464A (en) 1995-04-21 1996-04-18 Electronic device and operating mode control method thereof
KR1019960012767A KR100373617B1 (ko) 1995-04-21 1996-04-19 전자기기및그동작모드제어방법
EP96302754A EP0739112B1 (en) 1995-04-21 1996-04-19 Electronic devices and operating mode control thereof
DE1996631612 DE69631612T2 (de) 1995-04-21 1996-04-19 Elektronische Geräte und deren Betriebsartsteuerung
CN96107392A CN1086035C (zh) 1995-04-21 1996-04-21 电子设备及其工作模式控制方法
US09/541,067 US6463362B1 (en) 1995-04-21 2000-03-31 Electronic device and operating mode control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12088295A JP3348331B2 (ja) 1995-04-21 1995-04-21 電子機器及びその動作モード制御方法

Publications (2)

Publication Number Publication Date
JPH08293879A JPH08293879A (ja) 1996-11-05
JP3348331B2 true JP3348331B2 (ja) 2002-11-20

Family

ID=14797312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12088295A Expired - Lifetime JP3348331B2 (ja) 1995-04-21 1995-04-21 電子機器及びその動作モード制御方法

Country Status (6)

Country Link
US (2) US6055464A (ja)
EP (1) EP0739112B1 (ja)
JP (1) JP3348331B2 (ja)
KR (1) KR100373617B1 (ja)
CN (1) CN1086035C (ja)
DE (1) DE69631612T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
EP0859327B1 (en) 1997-02-14 2009-07-15 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
TW384611B (en) 1997-02-14 2000-03-11 Canon Kk Data communication apparatus and method
EP0859326A3 (en) 1997-02-14 1999-05-12 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
EP0859324B1 (en) * 1997-02-14 2007-01-03 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
US6614545B1 (en) * 1997-05-09 2003-09-02 Lexmark International, Inc Communication scheme for imaging systems including printers with intelligent options
KR100519285B1 (ko) * 1998-03-20 2005-11-25 엘지전자 주식회사 버스 리셋 지연장치 및 그 방법
JP3277887B2 (ja) 1998-06-19 2002-04-22 日本電気株式会社 送受信方法、送受信回路および送受信回路の制御方法
KR100587278B1 (ko) * 1999-02-08 2006-06-08 엘지전자 주식회사 버스시스템에서의 노드 웨이크-업(Wake-up) 장치 및 방법
SG97915A1 (en) 1999-08-19 2003-08-20 Sony Corp Image processing method and apparatus, printing method and apparatus, image printing system and method and recording medium
JP3606133B2 (ja) 1999-10-15 2005-01-05 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2002176466A (ja) * 2000-12-08 2002-06-21 Fuji Film Microdevices Co Ltd 信号処理回路及び信号処理方法
US6993618B2 (en) * 2004-01-15 2006-01-31 Super Talent Electronics, Inc. Dual-mode flash storage exchanger that transfers flash-card data to a removable USB flash key-drive with or without a PC host
JP2005309495A (ja) * 2004-04-16 2005-11-04 Eastman Kodak Co 電子装置、電子装置の制御方法及び電子装置の制御プログラム
DE102009029541A1 (de) * 2009-09-17 2011-03-31 Robert Bosch Gmbh Verfahren zum Betreiben einer Anzahl Steuergeräte
KR102292827B1 (ko) 2015-09-08 2021-08-23 현대자동차주식회사 네트워크에서 통신 노드의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4149241A (en) * 1978-03-13 1979-04-10 Rockwell International Corporation Communications bus monitor
US4380798A (en) * 1980-09-15 1983-04-19 Motorola, Inc. Semaphore register including ownership bits
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
EP0510290B1 (en) * 1991-04-22 1997-02-05 International Business Machines Corporation Collision-free insertion and removal of circuit-switched channels in a packet-switched transmission structure
US5537600A (en) * 1991-05-28 1996-07-16 International Business Machines Corporation Personal computer with alternate system controller
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US5590341A (en) * 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay

Also Published As

Publication number Publication date
EP0739112B1 (en) 2004-02-25
DE69631612D1 (de) 2004-04-01
CN1086035C (zh) 2002-06-05
CN1141447A (zh) 1997-01-29
EP0739112A2 (en) 1996-10-23
US6055464A (en) 2000-04-25
KR960039741A (ko) 1996-11-25
DE69631612T2 (de) 2004-12-23
EP0739112A3 (en) 1999-07-21
US6463362B1 (en) 2002-10-08
JPH08293879A (ja) 1996-11-05
KR100373617B1 (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
JP3348331B2 (ja) 電子機器及びその動作モード制御方法
US5919261A (en) Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus
US6397277B1 (en) Method and apparatus for transmitting data over data bus at maximum speed
US20050165989A1 (en) I2C communication system and method enabling bi-directional communications
JP2002524914A (ja) 光遠隔制御インターフェイスシステム及び光遠隔制御インターフェイス方法
JP2001249802A (ja) 伝送方法、伝送システム、伝送制御装置及び入力装置
JPH10229410A (ja) データ処理装置、電子機器および通信システム
KR20000005265A (ko) 다중 통신 인터페이스 회로 및 그 방법
US7203205B2 (en) Polling device and communication apparatus
JPH08293878A (ja) 電子機器及び通信制御方法
JP2000032000A (ja) 赤外線通信機
JP3495878B2 (ja) データ処理方法、データ処理装置及びプリンタ
JPH10290246A (ja) 通信装置および通信方法
JP3474899B2 (ja) Lanの通信方法
JP2001339417A (ja) Ieee1394規格における装置およびその装置におけるコンフィグレーション方法
JPH10200555A (ja) 伝送方法、受信方法、及び電子機器
JP2541492B2 (ja) マイクロプロセッサ遠隔リセット方式
JP3627726B2 (ja) 電子機器
KR100519285B1 (ko) 버스 리셋 지연장치 및 그 방법
JPH11177589A (ja) データ転送装置およびデータ転送装置のデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
JPS6165642A (ja) デ−タ通信方式
JPH1032544A (ja) 受信装置およびその制御方法
JPH10228442A (ja) ダイレクト・メモリ・アクセスによるデータ受信装置,方法および記憶媒体
JPH10190669A (ja) 光信号の授受を行う端末装置とこれを使用した光無線lanシステム
JP2001024675A (ja) 電子機器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020806

EXPY Cancellation because of completion of term