KR100373617B1 - 전자기기및그동작모드제어방법 - Google Patents

전자기기및그동작모드제어방법 Download PDF

Info

Publication number
KR100373617B1
KR100373617B1 KR1019960012767A KR19960012767A KR100373617B1 KR 100373617 B1 KR100373617 B1 KR 100373617B1 KR 1019960012767 A KR1019960012767 A KR 1019960012767A KR 19960012767 A KR19960012767 A KR 19960012767A KR 100373617 B1 KR100373617 B1 KR 100373617B1
Authority
KR
South Korea
Prior art keywords
bus
layer controller
physical layer
bias voltage
node
Prior art date
Application number
KR1019960012767A
Other languages
English (en)
Other versions
KR960039741A (ko
Inventor
스스무 나가노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960039741A publication Critical patent/KR960039741A/ko
Application granted granted Critical
Publication of KR100373617B1 publication Critical patent/KR100373617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

[목 적] 전원 투입 시에 통신 시스템이 단절하지 않도록 한다.
[구 성] CPU(3)은 노드의 전원이 온이 되면,우선 물리층 컨트롤러(1)를 슬리브 모드로 하기 위한 제어신호를 송출한다. 이것에 의해, 물리층 컨트롤러(1)는 전원전압은 공급되더라도 P1394 시리얼 버스(8)로 바이어스 전압을 출력하는 동작은 행하지 않는다. 그리고, CPU(8)는 초기화 처리가 종료한 뒤, 물리층 컨트롤러(1)를 액티브 모드로 하기 위한 제어신호를 송출한다.

Description

전자기기 및 그 동작 모드 제어 방법
[산업상의 이용분야]
본 발명은 예를들면, P1394 시리얼 버스에 접속하여 사용하는 전자기기, 특히 버스 세트시의 단절을 방지하기 위한 동작 모드 제어 기술에 관한 것이다.
[종래의 기술]
퍼스널 컴퓨터, 디지털 비디오 테이프 레코더, 디지털 텔레비젼 수신기 등의 전자기기를 P1394 시리얼 버스로 접속하여, 이들의 전자기기 사이에서 디지털 비디오 신호, 디지털 오디오 신호, 및 제어 신호의 패킷을 송수신하는 시스템이 제안되어 있다.
제 4 도에 상기와 같은 시스템의 일례를 도시한다. 상기 도면에 있어서, 전자기기(A 내지 D)로는 상술한 퍼스널 컴퓨터라든지 디지털 비디오 테이프 레코더 등이 있다. 그리고, 전자기기 A 와 B, B 와 C, C 와 D의 포트 P 사이는 P1394 시리얼 버스의 케이블(11, 12, 13)로 접속되어 있다. 이하, 본 명세서에서는, 이들의 전자기기를 노드라 칭한다.
이들의 P1394 시리얼 케이블의 내부에는 2 쌍의 실드가 부착된 트위스트 페어 케이블(도시하지 않음)이 설치되어있다. 2 쌍의 트위스트 페어 케이블중 한쌍은 데이터 전송에 사용하고, 다른 한쌍은 스트로브 신호의 전송에 사용한다. 또한, 각 노드는 한쌍의 트위스트 페어 케이블에 대하여 바이어스 전압을 출력하고, 다른 한쌍의 트위스트 페어 케이블상의 바이어스 전압을 검출한다.
제 4 도에 도시한 바와 같이, 각 노드는 P1394 시리얼 버스에 대하여 통신을 행하기 위한 기본구성으로서, 물리층 컨트롤러(PHY)(14)와, 링크층 컨트롤러(LINK)(15)와, CPU(16)를 구비하고 있다. 물리층 컨트롤러(14)는 버스의 이니셜라이즈, 데이터의 인코드/디코드, 아비트레이션, 바이어스 전압의 출력/검출 등의 기능을 갖는다. 또한, 링크층 컨트롤러(15)는 오류 정정부호의 생성/검출, 패킷의 생성/검출 등의 링크 층 컨트롤 기능을 갖는다. 그리고, CPU(16)는 어플리케이션 레이어의 기능을 갖는다.
[발명이 해결하고자 하는 과제]
상술한 바와 같이 구성된 통신시스템에 있어서, 노드(B 내지 D)의 전원이 온으로 통상의 동작을 하고 있는 상태로 노드(A)의 전원이 오프로부터 온이 되면, 노드(A)의 물리층 컨트롤러(14), 링크층 컨트롤러(15), 및 CPU(16)에 전원전압이 공급되어 통상의 동작을 개시한다.
이때, 물리층 컨트롤러(14)는 P1394 시리얼 버스(11)의 한 쌍의 트위스트 페어 케이블 상에 바이어스전압을 출력한다. 이 바이어스전압은 P1394 시리얼 버스(11)로 직접 접속되어 있는 노드(B)의 물리층 컨트롤러에 의해 검출된다. 이 결과, 노드 (B)는 P1394 시리얼 버스(11)에 노드가 접속된 것을 인지하게 된다.
이와 같이, 버스에 새롭게 노드가 접속되고, 그 노드의 물리층 컨트롤러가 버스에 출력한 바이어스 전압이 다른 노드의 물리층 컨트롤러에 의해 검출되면, 버스 리세트가 발생하여, 각노드의 물리층 컨트롤러에 의해 각 노드의 물리 어드레스의 할당이 적어도 170μsec 이내에 자동적으로 종료한다. 또한, 이 점에 대해서는 IEEE-P1394 시리얼 버스의 사양서에 규정되어 있기 때문에, 그 설명을 생략한다.
버스 리세트가 발생되어 각 노드의 물리 어드레스의 할당이 종료하면, 노드( B 내지 D)는 프로토콜에 의해 정해진 버스 리세트 시에 필요한 트랜젝션을 개시한다. 예를들면, 노드(A)에 대하여 기종 등의 조회를 위한 패킷을 송신한다. 그리고, 노드 (A)가 조회에 대하여 응답패킷을 정확하게 송신함으로써, 트랜젝션이 종료한다.
그런데, 통상, 전원투입 직후, CPU는 여러가지의 내부 초기화 처리를 행할 필요가 있어, 그것에 요하는 시간은 노드가 어떠한 기종으로 어떠한 처리를 행하는 가에 따라 변하지만, 수십 m sec 내지 수 sec 가 되는 것도 얻을 수 있다. 그리고, 그동안, 노드 A는 다른 노드로부터의 조회에 대하여 응답할 수 없기 때문에, 다른 노드는 응답패킷을 수신할 수 없고, 트랜젝션이 타임아웃이 되어, 시스템이 행업 한다는 것도 있을 수 있다.
예를들면, 버스에 의해 Isochronous (이하 「Iso」라 한다 ) 통신을 행하기 위해서, 버스 리세트 시에 임의로 정해지는 리졸버 노드에 대하여, 통신 채널이나 대역의 확보를 행하기 위한 트랜젝션을 발행한다. 그러나, 노드(A)가 리졸버 노드로 되어 버린 경우, 다른 노드는 노드(A)가 초기화를 종료할 때까지 Iso 통신을 개시할 수 없게 된다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 전원 투입 시에 통신시스템이 단절하지 않도록 한 전자기기 및 그 동작 모드 제어 방법을 제공하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해서, 본 발명은 버스로 접속된 다수의 전자기기 사이에서 통신을 행하는 시스템에 사용하는 전자기기에 있어서, 버스에 바이어스 전압을 출력하지 않은 제1 동작 모드와, 버스에 바이어스전압을 출력하는 제2 동작 모드를 갖고, 전원 투입 시로부터 내부의 초기화처리가 종료할 때까지는 제 1 동작 모드로 동작하고, 내부의 초기화 처리가 종료한 뒤는 제 2 동작 모드로 동작하도록구성하는 것을 특징으로 하는 것이다.
[작용]
본 발명에 의하면, 전원 투입 시로부터 내부의 초기화처리가 종료할 때까지는 버스에 바이어스전압을 출력시키지 않고, 내부의 초기화처리가 종료한 후는 버스에 바이어스전압을 출력한다.
[실시예]
이하 본 발명의 실시예에 대하여 도면을 참조하면서 상세히 설명한다.
제 1 도는 본 발명의 실시예에 의한 노드의 주요부구성을 나타내는 블럭도이다. 상기 도면에 도시한 바와 같이, 본 실시예의 노드는, 물리층 컨트롤러(1)와, 내부버스에 의해 물리층 컨트롤러(1)에 접속된 링크층 컨트롤러(2)와, 내부 버스에 의해 링크층 컨트롤러(2)에 접속된 CPU(3)와, 내부 버스에 의해 CPU(3)와 접속되어 있는 각종테이블(4), 카운터(5), 타이머(6) 및 버퍼(7)를 구비하고있다. 또한, 물리층 컨트롤러(1)의 포트(도시하지 않음)에는, P1394 시리얼 버스(8)가 접속되어 있다. 그리고, CPU(3)는 물리층 컨트롤러(1)의 동작 모드를 제어하도록 구성되어 있다.
본 실시예에서, 물리층 컨트롤러(1)는, (1)슬립모드(2)액티브 모드의 두개의 동작 모드를 가지고 있다. 슬립 모드에서는 물리층 컨트롤러(1)는, 전원전압이 공급되더라도 버스로 바이어스 전압을 출력하지 않는다. 또한, 패킷의 송수신을 행하지 않는다. 액티브 모드에서는, 물리층 컨트롤러(1)가 통상의 동작을 행한다. 즉, 버스에 바이어스전압을 출력하여, 페킷의 송수신을 행한다.
다음에, 제 1 도에 도시한 노드의 전원투입 시의 동작을 설명한다. 제 2 도는 제 1 도의 CPU(3)의 동작을 나타내는 플로우챠트이다.
CPU(3)는 노드의 전원이 온이 되면, 우선 물리층 컨트롤러(1)를 슬립모드로 하기 위한 제어신호를 송출한다. (스텝 S1). 이에 의해, 물리층 컨트롤러(1)는 슬립모드가 되기 때문에, 전원전압은 공급되더라도 버스로 바이어스전압을 출력하는 동작은 행하지 않는다. 이 결과, 버스 리셋은 발생하지 않는다. 또한, 만일, 물리층 컨트롤러(1)를 슬립모드로 하기 위한 제어신호를 송출하는 것보다 빠르고, 물리층 컨트롤러(1)가 바이어스전압을 출력하여 버스 리셋이 발생하였다고 해도, 곧 이것을 슬립 하기 때문에, 다시 버스 리셋이 발생하여, 통신 시스템에 접속되어 있지 않은 상태로 된다.
다음에, 각종 테이블(4), 카운터(5), 타이머(6), 및 버퍼(7)의 내부초기화 처리를 행하여, 트랙젝션을 처리할 수 있는 상태가 되면, 물리층 컨트롤러(1)를 액티브 모드로 이동시킨다(스텝 S2, S3).
여기에서, 내부 초기화 처리에는, 트랜젝션를 개시하기 위한 내부정보의 초기화 처리로서, 송신하거나 요청 트랜젝션에 대한 응답 트랜젝션이 오는가를 관리하는 테이블의 초기화, 송신한 요청 트랜젝션에 대한 응답 트랜젝션을 기다리는 경우에 사용하는 타이머의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 생긴 때에 사용하는 테이블의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 생긴 때에 사용하는 송수신 카운터의 초기화가 있다. 그 밖의 초기화처리로서는, CPU가 다른IC 회로(도시하지 않음)을 제어하고 있는 경우에는, 그 IC 회로와 통신을 행하기 위한 버퍼의 초기화 및 그 IC 회로의 초기화가 있다.
스텝 S3에 있어서, 물리층 컨트롤러(1)가 액티브 모드가 되면, 이 노드는 버스로 바이어스 전압을 출력한다. 이것에 의해, 이 노드와 버스로 접속된 다른 노드는 통신시스템 새롭게 노드가 접속된 것을 알기 때문에, 버스 리셋이 발생한다. 그리고, 이 노드와 다른 노드 사이에서 상술한바와 같은 각종 트랜젝션 처리를 행한다(스텝 S4). 이 때, 이 노드는 이미 초기화 처리를 종료하고 있기 때문에, 종래와 같이 예를 들면 Iso 통신을 할 수 없게 되는 상태로는 되지 않는다.
다음에, 제 3 도를 참조하면서 상술한 동작을 실현하기 위한 물리층 컨트롤러의 회로 구성의 일례를 설명한다.
상기 도면에 도시된 바와 같이, 물리층 컨트롤러(1)는 내부 버스(11)에 의해 링크층 컨트롤러(2)와 접속되어 있다. 또한, P1394 시리얼 버스(8)에 의해 다른 노드(도시하지 않음)와 접속되어 있다.
물리층 컨트롤러(1)내에는, P1394 시리얼 버스(8)에 대하여 신호를 송수신하기 위한 회로로서, P1394 시리얼 버스(8)에 접속된 드라이버 및 리시버(12)와, 이 드라이버 및 리시버(12)에 접속된 인코더 및 디코더(13)를 구비하고 있다. 드라이버 및 리시버(12)는 P1394 시리얼 버스(8)에 대하여 신호의 송수신을 행한다. 또한, 인코더 및 디코더(13)는 송신 신호의 부호화 및 수신 신호의 복호화를 행한다. 인코더 및 디코더(13)는 또한, 내부버스(11)를 통해 CPU 및 링크 콘트롤러(1)와 통신을 행한다. 또한, 드라이버 및 리시버(12)와 인코더 및 디코더(18)는, 물리층 컨트롤러(1)의 동작 모드의 제어에는 관여하지 않는다.
또한, 물리층 컨트롤러(1)내에는, 버스 상의 바이어스 전압을 검출하는 바이어스 검출회로(14)와, 바이어스 검출회로(14)의 검출출력을 내부 버스(11)를 거쳐 링크 층 컨트롤러(2)로부터 CPU(3)로 보내는 동시에, CPU(3)부터 보내온 바이어스 출력지령을 후술하는 바이어스 출력 제어회로(17)로 전하는 바이어스 입출력 제어회로(15)와, 전원회로(도시하지 않음)에 의해 생성된 전압 Vcc 에서 P1394 시리얼 버스(8)로 출력하는 바이어스 전압(Vb)을 생성하는 정전압회로(16)와, 바이어스 입출력 제어회로(15)로부터 보내온 바이어스 출력 지령을 기초로 하여, 정전압회로(16)가 생성한 바이어스 전압(Vb)을 P1394 시리얼 버스(8)로 출력하도록 온/오프 제어하는 바이어스 출력 제어회로(17)를 구비하고 있다.
제 3 도에 있어서, P1394 시리얼 버스(8)로 접속된 상대노드의 물리층 컨트롤러가 액티브 모드가 되어, P1394 시리얼 버스(8) 상에 바이어스 전압을 공급하면, 이 바이어스 전압은 바이어스 검출 회로(14)에 의해 검출되고, 바이어스 입출력 제어회로(15)로 이송된다. 그리고, 내부 버스(11)를 거쳐 링크 콘트롤러(2)를 그대로 CPU(3)로 이송된다. 이것에 의해, CPU(3)는 상대 노드의 물리층 컨트롤러가 버스 상에 바이어스 전압을 출력하고 있는 것을 안다.
또한, 제 3 도에 있어서, CPU(3)는 제 1 도를 참조하면서 설명한 내부 초기화 처리가 종료할 때까지는 물리층 컨트롤러(1)를 슬리브 모드로 설정하기 위한 지령신호를 바이어스 입출력 제어회로(15)로 보낸다. 바이어스 입출력 제어회로(15)는 이 지령 신호를 받아들이면, 바이어스 출력 제어회로(17)에 대하여, 정전압 회로(16)가 생성한 바이어스 전압 (Vb)을 P1394 시리얼 버스(8)로 출력하지 않도록 지령한다. 이 결과, 정전압 회로(16)가 생성한 바이어스 전압 Vb가 바이어스 출력 제어회로(17)를 통과할 수 없기 때문에, 이 바이어스 전압(Vb)은 P1394M 시리얼 버스(8)의 한쌍의 트위스트 케이블로 출력되지 않는다.
그리고, 제 3 도에 있어서, CPU(3)는, 내부초기화 처리가 종료하면, 물리층 컨트롤러(1)를 액티브 모드로 설정하기 위한 지령 신호를 바이어스 입출력 제어회로(15)로 보낸다. 바이어스 입출력 제어회로(15)는 이 지령신호를 받아들이면, 바이어스 출력 제어회로(17)에 대하여, 정전압 회로(16)가 생성한 바이어스 전압(Vb)을 P1394 시리얼 버스(8)로 출력하도록 지령한다. 이 결과, 정전압 회로(16)가 생성한 바이어스 전압(Vb)이 바이어스 출력 제어회로(17)를 통과하여 P1394 시리얼 버스(8)의 트위스트 페어 케이블로 출력된다. 이렇게 하여 P1394 시리얼 버스(8)에 출력된 바이어스 전압은, 이 버스(8)에 접속된 노드의 물리층 컨트롤러에 의해 검출되고, 그 결과 버스 리셋이 발생된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 취지에 근거하여 여러가지의 변형이 가능하고, 그것들을 본 발명의 범위에서 배제하는 것이 아니다. 예를들면, 상기 실시예에서는, 물리층 컨트롤러의 슬리브 모드로서, 전원전압(Vcc)은 공급되지만, 버스에 바이어스 전압은 출력하지 않은 것으로 하였지만, 전원 전압(Vcc)이 공급되지않고, 결과로서, 버스에 바이어스 전압을 출력하지 않은 것을 슬리브 모드로 하여도 무방하다.
제 1 도는 본 발명의 실시예에 의한 노드의 주요부구성을 나타내는 블럭도.
제 2 도는 제 1 도의 CPU(3)의 동작을 나타내는 플로우 챠트.
제 3 도는 제 1 도의 물리층 컨트롤러의 구성의 일례를 나타내는 블럭도.
제 4 도는 다수의 노드를 P1394 시리얼 버스로 접속하여, 통신을 행하는 시스템의 일례를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 물리충 컨트롤러 2 : 링크층 컨트롤러
3 : CPU 8 : P1394 시리얼 버스
16 : 정전압회로 17 : 바이어스 출력제어회로
상술한 바와 같이, 본 발명에 의하면 전원투입 시로부터 초기화처리가 종료할 때까지는, 버스에 바이어스 전압을 출력하지 않은 동작 모드로 설정하였기 때문에, 초기화 처리가 종료할 때까지는 버스의 리셋이 발생하지 않는다. 가령, 일순간 바이어스 전압을 출력하여 버스 리셋이 발생하였다고 해도, 시스템이 단절하지 않는 만큼 충분히 빠르게 바이어스 전압을 출력 정지하여, 다시 버스 리셋을 일으키어 통신 시스템과 비접속의 상태로 하고 있다. 이 때문에, 전원 투입 시에 있어서의 통신시스템의 단절을 회피할 수 있다.

Claims (4)

  1. 버스로 접속된 다수의 전자기기 사이에서 패킷의 송수신을 행하는 시스템에 사용되는 전자기기에 있어서,
    상기 버스에 바이어스 전압을 출력하지 않은 제 1 동작 모드 및,
    상기 버스에 바이어스 전압을 출력하는 제 2 동작 모드를 갖고,
    전원 투입 시로부터 내부의 초기화 처리가 종료할 때까지는 상기 제 1 동작 모드로 동작하고, 상기 초기화 처리가 종료한 후는 상기 제 2동작 모드로 동작하는 것을 특징으로 하는 전자기기.
  2. 제 1 항에 있어서,
    상기 초기화 처리는 패킷의 송수신을 위해 필요한 내부 정보의 초기화인 것을 특징으로 하는 전자기기.
  3. 버스로 접속된 다수의 전자기기 사이에서 통신을 행하는 시스템에 사용되는 전자기기의 동작 모드 제어 방법에 있어서,
    상기 버스에 바이어스 전압을 출력하지 않은 제 1 동작 모드 및,
    상기 버스에 바이어스 전압을 출력하는 제 2 동작 모드를 갖고,
    전원 투입 시로부터 내부의 초기화 처리가 종료할 대까지는 상기 제 1 동작 모드로 설정하고, 상기 초기화 처리가 종료한 후는 상기 제 2 동작 모드로 설정하는 것을 특징으로 하는 전자기기의 동작 모드 제어 방법.
  4. 제 3 항에 있어서,
    상기 초기화 처리는 패킷의 송수신을 위해 필요한 내부 정보의 초기화인 것을 특징으로 하는 전자기기의 동작 모드 제어방법.
KR1019960012767A 1995-04-21 1996-04-19 전자기기및그동작모드제어방법 KR100373617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12088295A JP3348331B2 (ja) 1995-04-21 1995-04-21 電子機器及びその動作モード制御方法
JP95-120882 1995-04-21

Publications (2)

Publication Number Publication Date
KR960039741A KR960039741A (ko) 1996-11-25
KR100373617B1 true KR100373617B1 (ko) 2003-05-09

Family

ID=14797312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012767A KR100373617B1 (ko) 1995-04-21 1996-04-19 전자기기및그동작모드제어방법

Country Status (6)

Country Link
US (2) US6055464A (ko)
EP (1) EP0739112B1 (ko)
JP (1) JP3348331B2 (ko)
KR (1) KR100373617B1 (ko)
CN (1) CN1086035C (ko)
DE (1) DE69631612T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611942C2 (de) * 1996-03-26 2003-02-20 Daimler Chrysler Ag Halbleiterschaltkreis für ein elektronisches Steuergerät
DE69840972D1 (de) 1997-02-14 2009-08-27 Canon Kk Vorrichtung, System und Verfahren zur Datenübertragung und Vorrichtung zur Bildverarbeitung
EP0859326A3 (en) 1997-02-14 1999-05-12 Canon Kabushiki Kaisha Data transmission apparatus, system and method, and image processing apparatus
DE69836771T2 (de) * 1997-02-14 2007-10-31 Canon K.K. Vorrichtung, System und Verfahren zur Datenübertragung und Vorrichtung zur Bildverarbeitung
SG74611A1 (en) 1997-02-14 2000-08-22 Canon Kk Data communication apparatus and method
US6614545B1 (en) * 1997-05-09 2003-09-02 Lexmark International, Inc Communication scheme for imaging systems including printers with intelligent options
KR100519285B1 (ko) * 1998-03-20 2005-11-25 엘지전자 주식회사 버스 리셋 지연장치 및 그 방법
JP3277887B2 (ja) 1998-06-19 2002-04-22 日本電気株式会社 送受信方法、送受信回路および送受信回路の制御方法
KR100587278B1 (ko) * 1999-02-08 2006-06-08 엘지전자 주식회사 버스시스템에서의 노드 웨이크-업(Ｗａｋｅ-ｕｐ) 장치 및 방법
SG97915A1 (en) * 1999-08-19 2003-08-20 Sony Corp Image processing method and apparatus, printing method and apparatus, image printing system and method and recording medium
JP3606133B2 (ja) 1999-10-15 2005-01-05 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2002176466A (ja) * 2000-12-08 2002-06-21 Fuji Film Microdevices Co Ltd 信号処理回路及び信号処理方法
US6993618B2 (en) * 2004-01-15 2006-01-31 Super Talent Electronics, Inc. Dual-mode flash storage exchanger that transfers flash-card data to a removable USB flash key-drive with or without a PC host
JP2005309495A (ja) * 2004-04-16 2005-11-04 Eastman Kodak Co 電子装置、電子装置の制御方法及び電子装置の制御プログラム
DE102009029541A1 (de) * 2009-09-17 2011-03-31 Robert Bosch Gmbh Verfahren zum Betreiben einer Anzahl Steuergeräte
KR102292827B1 (ko) * 2015-09-08 2021-08-23 현대자동차주식회사 네트워크에서 통신 노드의 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
US4149241A (en) * 1978-03-13 1979-04-10 Rockwell International Corporation Communications bus monitor
US4380798A (en) * 1980-09-15 1983-04-19 Motorola, Inc. Semaphore register including ownership bits
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system
GB2249460B (en) * 1990-09-19 1994-06-29 Intel Corp Network providing common access to dissimilar hardware interfaces
EP0510290B1 (en) * 1991-04-22 1997-02-05 International Business Machines Corporation Collision-free insertion and removal of circuit-switched channels in a packet-switched transmission structure
US5537600A (en) * 1991-05-28 1996-07-16 International Business Machines Corporation Personal computer with alternate system controller
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US5590341A (en) * 1994-09-30 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using ready delay

Also Published As

Publication number Publication date
US6463362B1 (en) 2002-10-08
KR960039741A (ko) 1996-11-25
CN1086035C (zh) 2002-06-05
JP3348331B2 (ja) 2002-11-20
EP0739112B1 (en) 2004-02-25
DE69631612D1 (de) 2004-04-01
DE69631612T2 (de) 2004-12-23
EP0739112A2 (en) 1996-10-23
CN1141447A (zh) 1997-01-29
EP0739112A3 (en) 1999-07-21
US6055464A (en) 2000-04-25
JPH08293879A (ja) 1996-11-05

Similar Documents

Publication Publication Date Title
KR100373617B1 (ko) 전자기기및그동작모드제어방법
US5919261A (en) Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus
US7545822B2 (en) Information communication system, information communication method, information signal processing device and information signal processing method, and storage medium
US7392409B2 (en) Data processing apparatus and power control method
US20050165989A1 (en) I2C communication system and method enabling bi-directional communications
KR100385205B1 (ko) 접속 제어 장치 및 접속 제어 방법
KR19990078067A (ko) 데이터 전송장치와 데이터 전송시스템
JP2510221B2 (ja) ネットワ―クのノ―ドアドレス設定方式
US20060017811A1 (en) Communication system, electronic apparatus, control apparatus, and computer-readable storage medium
US7167940B2 (en) Data processing method, data processing apparatus, communications device, communications method, communications protocol and program
KR100519285B1 (ko) 버스 리셋 지연장치 및 그 방법
KR100556471B1 (ko) 마이컴의초기화방법
JP3495878B2 (ja) データ処理方法、データ処理装置及びプリンタ
JPH10290246A (ja) 通信装置および通信方法
KR100546563B1 (ko) 버스시스템에서의 기기간 연결 제어방법
KR100386922B1 (ko) Ｕｓｂ장치용 인터넷 접속 어댑터
JPH10200555A (ja) 伝送方法、受信方法、及び電子機器
JP3474899B2 (ja) Ｌａｎの通信方法
JP2001024675A (ja) 電子機器
KR20010005337A (ko) 마이크로컴퓨터를 이용한 제이 1850 단방향통신방법
JPH10145401A (ja) 電子機器及びその動作制御方法
JPH07297812A (ja) データ処理装置
KR20010019175A (ko) 아이이이이 1394 인터페이스를 채용한 전자 장치
JP2002171302A (ja) 信号処理回路及び信号処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 14

EXPY Expiration of term