KR100556471B1 - 마이컴의초기화방법 - Google Patents

마이컴의초기화방법 Download PDF

Info

Publication number
KR100556471B1
KR100556471B1 KR1019980009661A KR19980009661A KR100556471B1 KR 100556471 B1 KR100556471 B1 KR 100556471B1 KR 1019980009661 A KR1019980009661 A KR 1019980009661A KR 19980009661 A KR19980009661 A KR 19980009661A KR 100556471 B1 KR100556471 B1 KR 100556471B1
Authority
KR
South Korea
Prior art keywords
microcomputer
initialization
node
bias voltage
bus
Prior art date
Application number
KR1019980009661A
Other languages
English (en)
Other versions
KR19990075449A (ko
Inventor
한병완
황하진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019980009661A priority Critical patent/KR100556471B1/ko
Publication of KR19990075449A publication Critical patent/KR19990075449A/ko
Application granted granted Critical
Publication of KR100556471B1 publication Critical patent/KR100556471B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit

Abstract

마이컴의 초기화방법은 P1394 시리얼 버스를 이용한 통신 시스템에 새로운 노드를 추가할 경우 마이컴이 초기화되기 이전에 버스 리셋이 끝나 데이터가 전송되는 것을 방지하기 위하여 마이컴을 스탠바이모드로 하여 전력소모를 최소화하고 버스 리셋을 수행한 후 링크 온 패킷이 수신된 후 마이컴을 정상적으로 동작시키기 위한 것으로서, P1394 시리얼 버스로 연결된 다수개의 노드에 새로운 노드를 연결한 후 전원을 온시키는 단계와, 상기 전원 온시 마이컴을 초기화시키는 단계와, 상기 초기화시 직류 바이어스 전압공급부를 슬립 모드로 동작시키기 위한 제어신호를 출력하는 단계와, 상기 초기화 종료시 상기 직류 바이어스 전압공급부를 액티브 모드로 동작시키기 위한 제어신호를 출력하는 단계를 구비한 마이컴의 초기화방법에 있어서, 상기 마이컴의 초기화 완료시 상기 직류 바이어스 전압공급부를 액티브모드로 동작시키기 위한 제어신호를 출력한 후 상기 마이컴의 전원을 스탠드바이모드로 전환시키는 단계와, 상기 마이컴의 전원을 스탠드바이모드로 전환시 버스 리셋을 수행하는 단계와, 상기 버스 리셋 수행 완료후 링크 온 패킷의 수신 여부를 검색하는 단계와, 상기 링크 온 패킷이 수신되면 마이컴의 전원을 원래의 상태로 복원시켜 정상적인 동작을 수행하는 단계로 구성됨에 그 요지가 있다.

Description

마이컴의 초기화방법{method for initializing micom}
본 발명은 P1394 시리얼 버스를 이용한 마이컴의 초기화방법에 관한 것으로, 특히 P1394 시리얼 버스를 이용한 통신 시스템에 새로운 노드를 추가할 경우 마이컴이 초기화되기 이전에 버스 리셋이 끝나 데이터가 전송되는 것을 방지하기 위하여 마이컴을 스탠바이모드로 하여 전력소모를 최소화하고 버스 리셋을 수행한 후 링크 온 패킷이 수신된 후 마이컴을 정상적으로 동작시키기 위한 마이컴의 초기화방법에 관한 것이다.
이하, 한국 공개 특허 96-39741(sony)를 참조하여 참조하여 종래의 기술에 따른 마이컴의 초기화방법에 대하여 설명하면 다음과 같다.
도 1 은 종래 기술에 따른 마이컴의 초기화방법의 실시예에 의한 노드의 주요 부분을 나타낸 구성도로서, 실시예의 노드는 물리층 컨트롤러(1)와, 내부 버스에 의해 물리층 컨트롤러(1)에 접속된 링크층 컨트롤러(2)와, 내부 버스에 의해 링크층 컨트롤러(2)에 접속된 CPU(3)와, 내부 버스에 의해 CPU(3)와 접속되어 있는 각종 테이블(4), 카운터(5), 타이머(6) 및 버퍼(7)를 구비하고 있다.
또한, 물리층 컨트롤러(1)의 포트(미도시)에는, P1394 시리얼 버스(8)가 접속되어 있다.
그리고 CPU(3)는 물리층 컨트롤러(1)의 동작 모드를 제어하도록 구성되어 있다.
도 2 는 도 1 의 CPU의 동작을 나타내는 플로우 챠트이고, 도 3 은 도 1 의 물리층 컨트롤러의 구성의 일례를 나타내는 블럭도이다.
이와 같이 구성된 종래 기술에 따른 버스 리셋 지연장치 및 그 방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 노드의 전원이 온이 되면, 우선 물리층 컨트롤러(1)를 슬립모드로 하기 위한 제어신호를 송출한다(S1).
이것에 의해, 물리층 컨트롤러(1)는 슬립모드가 되기 때문에, 전원전압은 공급되어라도 버스로 바이어스 전압을 출력하는 동작을 행하지 않는다.
이 결과, 버스 리셋은 발생하지 않는다.
또한, 만일, 물리층 컨트롤러(1)를 슬립모드로 하기 위한 제어신호를 송출하는 것보다 빠르고, 물리층 컨트롤러(1)가바이어스 전압을 출력하여 버스 리셋이 발생하였다고해도, 곧 이것을 슬립하기 때문에, 다시 버스 리셋이 발생하여, 통신 시스템에 접속되어 있지 않은 상태로 된다.
다음에, 각종 테이블(4), 카운터(5), 타이머(6), 및 버퍼(7)의 내부 초기화 처리를 행하여, 트랙젝션을 처리할 수 있는 상태가 되면, 물리층 컨트롤러(1)를 액티브모드로 이동시킨다(S2, S3).
여기에서, 내부 초기화 처리에는, 트랜젝션을 개시하기 위한 내부 정보의 초기화 처리로서, 송신하거나 요청 트랜젝션에 대한 응답 트랜젝선이 오는가를 관리하는 테이블의 초기화, 송신한 요청 트랜젝션에 대한 응답 트랜젝션을 기다리는 경우에 사용하는 타이머의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 생긴 때에 사용하는 데이블의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 생긴 때에 사용하는 송수신 카운터의 초기화가 있다.
그 밖의 초기화 처리로서는, CPU가 다른 IC 회로(미도시)을 제어하고 잇는 경우에는, 그 IC 회로와 통신을 행하기 위한 버퍼의 초기화 및 그 IC 회로의 초기화가 있다.
스텝 S3에 있어서, 물리층 컨트롤로(1)가 액티브모드가 되면, 이 노드는 버스로 바이어스 전압을 출력한다.
이것에 의해, 이 노드와 버스로 접속된 다른모드는 통신 시스템에 새롭게 노드가 접속된 것을 알기 때문에, 버스 리셋이 발생한다.
그리고, 이 노드와 다른 노드 사이에서 상술한 바와 같은 각종 트랜젝션 처리를 수행한다(스텝 S4).
다음에, 도 3 을 참조하면서 상술한 동작을 실현하기 위한 물리층 컨트롤러의 회로 구성의 일례를 설명한다.
상기 도시된 바와 같이, 물리층 컨트롤러(1)는, 내부 버스(11)에 의해 링크층 컨트롤러(2)와 접속되어 있다.
또한, P1394 시리얼 버스(8)에 의해 다른 노드(미도시)와 접속되어 있다.
물리층 컨트롤러(1)내에는, P1394 시리얼 버스(8)에 접속된 드라이버 및 리시버(12)와, 이 드라이버 및 리시버(12)에 접속된 인코더 및 디코더(13)를 구비하고 있다.
드라이버 및 리시버(12)는 P1394 시리얼 버스(8)에 대하여 신호의 송수신을 행한다.
또한, 인코더 및 디코더(13)는 송신 신호의 부호화 및 수신 신호의 복호화를 행한다.
인코더 및 디코버(13)는, 또한 내부 버스(11)를 통해 CPU 및 링크 컨트롤러(2)와 통신을 행한다.
또, 드라이버 및 리시버(12)와 인코더 및디코더(18)는, 물리층 컨트롤러(1)의 동작모드의 제어에는 관여하지 않는다.
또한, 물리층 컨트롤러(1)내에는, 버스상의 바이어스 전압을 검출하는 바이어스 검출하는 바이어스 검출회로(14)와, 바이어스 검출회로(14)의 검출출력을 내부 버스(11)를 거쳐 링크층 컨트롤러(2)로부터 CPU(3)로 보내는 동시에, CPU(3)로부터 보내온 바이어스 출력지령을 후술하는 바이어스 출력 제어회로(17)로 전하는 바이어스 입출력 제어회로(15)와, 전원회로(미도시)에의해 생성된 전압 Vcc에서 P1394 시리얼 버스(8)로 출력하는 바이어스 전압 Vb를 생성하는 정전압회로(16)와, 바이어스 입출력 제어회로(15)로부터 보내온 바이어스 출력지령을 기초로하여, 정전압회로(16)가 생성한 바이어스 전압 Vb를 P1394 시리얼 버스(8)로 출력하도록 온/오프 제어하는 바이어스 출력 제어회로(17)를 구비하고 있다.
도 3 에 있어서, P1394 시리얼 버스(8)로 접속된 상대노드의 물리층 컨트롤러가 액티브모드가 되어, P1394 시리얼 버스(8)상에 바이어스 전압을 공급하면, 이 바이어스 전압은 바이어스 검출회로(14)에 의해 검출되고, 바이어스 입출력 제어회로(15)로 이송된다.
그리고 내부 버스(11)를 거쳐 링크 컨트롤러(2)를 통해 CPU(3)로 이송된다.
이것에 의해, CPU(3)는 상대노드의 물리층 컨트롤러가 버스상에 바이어스 전압을 출력하고 있는 것을 안다.
또한, 도 3 에 있어서, CPU(3)는 도 1 에서 설명한 내부 초기화 처리가 종료할 때까지는 물리층 컨트롤러(1)를 슬립모드로 설정하기 위한 지령신호를 바이어스입출력 제어회로(15)로 보낸다.
바이어스 입출력 제어회로(15)는 이 지령 신호를 받아들이면, 바이어스 출력 제어회로(17)에 대하여, 정전압회로(16)가 생성한 바이어스 전압(Vb)을 P1394 시리얼 버스(8)로 출력하지 않도록 지령한다.
이 결과, 정전압회로(16)를 통화할 수 없기 때문에, 이 바이어스 전압(Vb)은 P1394 시리얼 버스(8)의 한쌍의 트위스트 게이블로 출력되지 않는다.
그리고, 도 3 에 있어서, CPU(3)는, 내부 초기화 처리가 종료하면, 물리층 컨트롤러(1)를 액티브모드로 설정하기 위한 지령신호를 바이어스 입출력 제어회로(15)로 보낸다.
바이어스 입출력 제어회로(15)는, 이 지령신호를 받아들이면, 바이어스 출력 제어회로(17)에 대하여, 정전압회로(16)가 생성한 바이어스 전압(Vb)을 P1394 시리얼 버스(8)로 출력하도록 지령한다.
이 결과, 정전압회로(16)가 생성한 바이어스 전압(Vb)이 바이어스 출력 제어회로(17)를 통과하여 P1394 시리얼 버스(8)의 트위스트 페어 케이블로 출력된다.
이렇게 하여 P1394 시리얼 버스(8)에 출력된 바이어스 전압은, 이 P1394 시리얼 버스(8)에 접속된 노드의 물리층 컨트롤러에 의해 검출되고, 그 결과 버스 리셋이 발생된다.
그러나 종래 기술에 따른 마이컴의 초기화방법에 있어서 P1394 시리얼 버스를 이용한 통신 시스템에 새로운 노드를 추가할 경우 이 추가된 노드는 셀프 아이디의 전송 이전까지는 추가되는 노드의 소모 전력을 전원 공급 노드에서 공급받게됨으로써 전원을 공급하는 노드의 전원 공급장치에 무리가 발생하는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, P1394 시리얼 버스를 이용한 통신 시스템에 새로운 노드를 추가할 경우 마이컴이 초기화되기 이전에 버스 리셋이 끝나 데이터가 전송되는 것을 방지하기 위하여 마이컴을 스탠바이모드로 하여 전력소모를 최소화하고 버스 리셋을 수행한 후 링크 온 패킷이 수신된 후 마이컴을 정상적으로 동작시키기 위한 마이컴의 초기화방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 마이컴의 초기화방법의 특징은, P1394 시리얼 버스로 연결된 다수개의 노드에 새로운 노드를 연결한 후 전원을 온시킨 후 마이컴을 초기화시키고 상기 초기화시 직류 바이어스 전압공급부를 슬립 모드로 동작시키기 위한 제어신호를 출력하고 상기 초기화 종료시 상기 직류 바이어스 전압공급부를 액티브 모드로 동작시키기 위한 제어신호를 출력하는 마이컴의 초기화방법에 있어서, 상기 마이컴의 초기화 완료시 상기 직류 바이어스 전압공급부를 액티브모드로 동작시키기 위한 제어신호를 출력한 후 상기 마이컴의 전원을 스탠드바이모드로 전환시킨 후 버스 리셋을 수행하고 상기 버스 리셋 수행 완료후 링크 온 패킷의 수신 여부를 검색하여 상기 링크 온 패킷이 수신되면 마이컴의 전원을 원래의 상태로 복원시켜 정상적인 동작을 수행하는데 있다.
이하, 본 발명에 따른 마이컴의 초기화방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 4 는 일반적인 P1394 시리얼 버스 시스템의 연결 구성을 나타낸 도면이고, 도 5 는 본 발명에 따른 마이컴의 초기화방법의 상태를 나타낸 도면이고, 도 6 은 본 발명에 따른 마이컴의 초기화방법을 나타낸 플로우 챠트이다.
이와 같이 구성된 본 발명에 따른 마이컴의 초기화방법에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 4 에 도시된 바와 같이, P1394 시리얼 버스(미도시)로 연결된 다수개의 노드 A, B, C, D, E, F에 새로운 노드 G를 접속한 후 노드 G에 전원을 온시킨다(ST1, ST2).
여기서 상기 노드 A와 노드 B 사이, 노드 A와 노드 C 사이, 노드 B와 노드 D 사이, 노드 B와 노드 E 사이, 노드 C와 F 사이 및 노드 C와 노드G 사이는 상기 P1394 시리얼 버스의 트위스트 페어 케이블로 각각 접속되어 있다.
그러면 노드 G내 마이컴(미도시)은 도 5 에 도시된 바와 같이, 상기 전원에 따라 물리층 컨트롤러내 직류 바이어스 전압공급부(미도시)를 슬립모드로 동작시키기 위한 제어신호를 출력한다(ST3).
이에 따라 물리층 컨트롤러내 직류 바이어스 전압공급부는 상기 제어신호에 따라 슬립모드로 동작하여 상기 P1394 시리얼 버스로 공급되는 직류 바이어스 전압을 차단한다.
그리고 마이컴은 상기 전원에 따라 초기화 처리 과정을 수행한다.
여기서 초기화 과정은 트랜젝션을 개시하기 위한 내부정보의 초기화 처리 과정으로서 송신하거나 요청 트랜젝션에 대한 응답 트랜젝션이 오는가를 관리하는 테이블(미도시)의 초기화, 송신한 요청 트랜젝션에 대한 응답 트랜젝션을 기다리는 경우에 사용하는 타이머(미도시)의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 발생한 경우 사용하는 데이터블(미도시)의 초기화, 송신한 요청 트랜젝션 또는 응답 트랜젝션을 재송신할 필요가 발생한 경우 사용하는 송수신 카운터(미도시)의 초기화가 있다.
또한, 그 밖의 초기화 처리 과정으로는 마이컴이 다른 아이씨(IC) 회로(미도시)을 제어하고 있는 경우에는, 그 IC 회로와 통신을 수행하기 위한 버퍼의 초기화 및 그 IC 회로의 초기화가 있다.
이후 노드 G내 마이컴은 상기 초기화 처리 과정의 완료 여부를 검색한다(ST4).
즉 노드 G내 마이컴은 상기 초기화 처리 과정이 완료되면, 상기 물리층 컨트롤러내 직류 바이어스 전압공급부를 액티브모드로 동작시키기 위한 제어신호를 출력한다(ST5).
그러면 물리층 컨트롤러내 직류 바이어스 전압공급부는 상기 제어신호에 따라 액티브모드로 동작하여 직류 바이어스 전압을 상기 P1394 시리얼 버스로 공급한다.
그리고 노드 G내 마이컴은 상기 초기화 처리 과정의 완료후 루트 노드(미도시)가 되는 어떤 노드에 의해 상기 새로운 노드 G를 인식하기 위한 버스 리셋 과정이 수행되도록 전원을 스탠드바이모드로 전환한다(ST6).
그러면 루트 노드는 상기 노드 G의 물리층 컨트롤러내 직류 바이어스 전압공급부에서 공급된 직류 바이어스 전압에 따라 전압의 변동을 검출한다.
이에 따라 루트 노드는 상기 검출된 전압 변동에 따라 버스 리셋 과정을 수행하여 새로운 노드 G를 인식하여 노드 아이디(ID)를 부여한다(ST7).
이에 따라 상기 노드 ID가 부여된 노드 G내 마이컴은 상기 루트 노드의 버스 리셋 과정의 완료 여부를 검색한다(ST8).
여기서 상기 노드 ID가 부여된 노드 G내 마이컴은 상기 버스 리셋 과정이 완료되었다면 상기 루트 노드로부터 링크 온 패킷의 수신 여부를 검색한다(ST9).
즉 노드 G내 마이컴은 상기 검색 결과 루트 노드로부터 링크 온 패킷이 수신되면 상기 스탠드바이모드로 전환된 전원을 원래의 상태로 복원시킨다(ST10).
이후 노드 G내 마이컴은 상기 복원된 전원에 따라 통상의 정상적인 동작을 수행하도록 제어한다(ST11).
이상에서 설명한 바와 같이 본 발명에 따른 마이컴의 초기화방법은 P1394 시리얼 버스를 이용한 통신 시스템에 새로운 노드를 추가할 경우 마이컴이 초기화되기 이전에 버스 리셋이 끝나 데이터가 전송되는 것을 방지하기 위하여 마이컴을 스탠바이모드로 하여 전력소모를 최소화하고 버스 리셋을 수행한 후 링크 온 패킷이 수신된 후 마이컴을 정상적으로 동작시킴으로써 과도한 전력의 소모를 방지할 수 있는 효과가 있다.
도 1 은 종래 기술에 따른 마이컴의 초기화방법의 실시예에 의한 노드의 주요 부분을 나타낸 구성도
도 2 는 도 1 의 CPU의 동작을 나타내는 플로우 챠트
도 3 은 도 1 의 물리층 컨트롤러의 구성의 일례를 나타내는 블럭도
도 4 는 일반적인 P1394 시리얼 버스 시스템의 연결 구성을 나타낸 도면
도 5 는 본 발명에 따른 마이컴의 초기화방법의 상태를 나타낸 도면
도 6 은 본 발명에 따른 마이컴의 초기화방법을 나타낸 플로우 챠트

Claims (2)

  1. P1394 시리얼 버스로 연결된 적어도 하나 이상의 노드에 새로운 노드를 연결한 후 전원을 온(ON)시키는 단계와, 상기 전원 온(ON)시 마이컴을 초기화시키는 단계와, 상기 초기화시 물리층 컨트롤러 내 직류 바이어스 전압공급부를 슬립 모드로 동작시키기 위한 제어신호를 출력하는 단계와, 상기 초기화 종료시 상기 직류 바이어스 전압공급부를 액티브 모드로 동작시키기 위한 제어신호를 출력하는 단계를 구비한 마이컴의 초기화방법에 있어서,
    상기 마이컴의 초기화 완료시 상기 물리층 컨트롤러 내 직류 바이어스 전압공급부를 액티브모드로 동작시키기 위한 제어신호를 출력한 후 상기 마이컴의 전원을 스탠드바이모드로 전환시키는 단계와;
    상기 마이컴의 전원을 스탠드바이모드로 전환 후 버스 리셋을 수행하는 단계와;
    상기 버스 리셋 수행 완료후 링크 온 패킷의 수신 여부를 검색하는 단계와;
    상기 링크 온 패킷이 수신되면 마이컴의 전원을 액티브 상태로 복원시켜 정상적인 동작을 수행하는 단계로 이루어짐을 특징으로 하는 마이컴의 초기화방법.
  2. 제 1 항에 있어서,
    상기 링크 온 패킷이 수신되지 않을 경우 상기 버스 리셋 과정을 반복 수행하는 단계를 더 포함하여 이루어짐을 특징으로 하는 마이컴의 초기화방법.
KR1019980009661A 1998-03-20 1998-03-20 마이컴의초기화방법 KR100556471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009661A KR100556471B1 (ko) 1998-03-20 1998-03-20 마이컴의초기화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009661A KR100556471B1 (ko) 1998-03-20 1998-03-20 마이컴의초기화방법

Publications (2)

Publication Number Publication Date
KR19990075449A KR19990075449A (ko) 1999-10-15
KR100556471B1 true KR100556471B1 (ko) 2006-05-25

Family

ID=37181924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009661A KR100556471B1 (ko) 1998-03-20 1998-03-20 마이컴의초기화방법

Country Status (1)

Country Link
KR (1) KR100556471B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09282263A (ja) * 1996-04-12 1997-10-31 Sony Corp 電子機器及びその識別情報構成方法
EP0827062A1 (en) * 1996-08-26 1998-03-04 Sony Corporation Electronic apparatus and operation mode controlling method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09282263A (ja) * 1996-04-12 1997-10-31 Sony Corp 電子機器及びその識別情報構成方法
EP0827062A1 (en) * 1996-08-26 1998-03-04 Sony Corporation Electronic apparatus and operation mode controlling method therefor

Also Published As

Publication number Publication date
KR19990075449A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US6622195B2 (en) Interface switching apparatus and switching control method
KR100373617B1 (ko) 전자기기및그동작모드제어방법
KR19980018996A (ko) 전자 기기 및 이의 동작 모드 제어 방법(Electronic Apparatus and Operation Mode Controlling Method Therefor)
US20060277339A1 (en) Communication apparatus, switching method, and switching program
US4803481A (en) Asynchronous communications system
KR100556471B1 (ko) 마이컴의초기화방법
EP0886410A2 (en) Data communication method, data communication apparatus, and data communication program recording medium
JP2510221B2 (ja) ネットワ―クのノ―ドアドレス設定方式
WO2021010166A1 (ja) シリアル通信方法及びシリアル通信システム
KR100519285B1 (ko) 버스 리셋 지연장치 및 그 방법
US5877877A (en) Apparatus for remedying errors in head end monitoring block, and control method therefor
US5652840A (en) Communication control apparatus for a small-scale network
US5894570A (en) System for initializing a self-timed link
JPS6229339A (ja) デ−タ通信方式
JP2000358049A (ja) バスシステム用機器およびバスシステム装置
JP3161243B2 (ja) 分散制御用データ伝送システム
KR100350480B1 (ko) 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법
JP2000151748A (ja) 通信システムの装置接続認識方法
KR19990031948A (ko) 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법
KR100672115B1 (ko) 데이터 전송 제어 네트워크의 원격 제어시스템 및 그에 따른 제어방법
KR100386942B1 (ko) 원칩마이콤을 구비한 로컬유닛 네트워크시스템 및그제어방법
JP2004517564A (ja) 電話ラインにおけるデバイスを接続するためのデバイス
KR19980057607A (ko) 이중화장치
JPH0535618A (ja) 装置間通信方式
JP2002044058A (ja) 冗長構成を有する伝送装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee