KR19990031948A - 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법 - Google Patents

비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법 Download PDF

Info

Publication number
KR19990031948A
KR19990031948A KR1019970052849A KR19970052849A KR19990031948A KR 19990031948 A KR19990031948 A KR 19990031948A KR 1019970052849 A KR1019970052849 A KR 1019970052849A KR 19970052849 A KR19970052849 A KR 19970052849A KR 19990031948 A KR19990031948 A KR 19990031948A
Authority
KR
South Korea
Prior art keywords
module
slave
master
active
signal
Prior art date
Application number
KR1019970052849A
Other languages
English (en)
Other versions
KR100260895B1 (ko
Inventor
정호채
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019970052849A priority Critical patent/KR100260895B1/ko
Publication of KR19990031948A publication Critical patent/KR19990031948A/ko
Application granted granted Critical
Publication of KR100260895B1 publication Critical patent/KR100260895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법에 관한 것으로, 중앙 집중형으로 설계된 제어 모듈부를 설계하여 마스터 모듈과 슬레이브 모듈을 동시에 통제하고, 각 모듈에 있는 메모리부 또한 동시에 인에이블시켜 동작중에 관리되는 모든 정보를 동시 백업시킬 수 있으므로, 액티브로 동작하고 있던 마스터 모듈 또는 슬레이브 모듈에서 에러가 발생하면, 제어 모듈부의 마스터/슬레이브 반전에 의한 전이 제어에 의해 스탠바이 상태로 대기하고 있던 슬레이브 모듈 또는 마스터 모듈이 액티브로 전이되어 동작할 때, 백업 정보의 전송에 필요한 시간이 전혀 들지 않고, 변환되는 정보량을 최소화하여 소프트웨어적인 부하를 줄일 수 있다는 효과가 있다.

Description

비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법
본 발명은 비동기 전송 모드(Asnchronous Transfer Mode : 이하, ATM이라 약칭함) 근거리 통신망(Local Area Network : 이하, LAN 이라 약칭함) 시스템(System)에 관한 것으로, 특히 마스터 모듈과 슬레이브 모듈을 동시에 통제할 수 있는 중앙 집중형의 제어 모듈부를 설계할 수 있도록 한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법에 관한 것이다.
이와같이, ATM LAN 시스템에서 고 신뢰성을 요구하는 부분은 이중화 구성을 가지고 있다.
즉, 동일한 기능을 갖는 두 개의 구성부분(마스터 모듈측, 슬레이브 모듈측)을 구비하고 마스터 모듈측 또는 슬레이브 모듈측중 하나를 액티브(동작중임을 의미)상태로 하고, 나머지 하나를 스탠바이 상태로하여 액티브 상태의 부분(마스터 모듈 또는 슬레이브 모듈)이 동작상의 오류가 발생하여 이상상태로 천이되면 스탠바이 측의 부분이 자동으로 액티브 상태로 전환되게 하므로서 고신뢰성을 유지시키는 것이다.
한편, 이중화 구성을 갖는 구성부분들 중에는 내부 프로세서들도 포함하며, 이들 프로세서들은 처리할 데이터를 메모리에 저장하게 되는바, 이중화 구성시에 다음과 같다.
예컨데, 프로세서(마스터 모듈 또는 슬레이브 모듈)들은 선택적으로 액티브 상태로 구동하게 된다.
액티브 상태의 프로세서(마스터 모듈 또는 슬레이브 모듈)는 제어 모듈과의 처리 데이터를 메모리에 저장하며, 이렇게 저장된 데이터를 이용하여 제어 모듈과의 필요한 과정을 연속으로 수행하게 된다.
이때, 액티브 상태의 프로세서(마스터 모듈 또는 슬레이브 모듈)가 동작상의 오류에 의하여 스탠바이로 절환되면, 스탠바이 상태의 프로세서(마스터 모듈 또는 슬레이브 모듈)가 액티브로 절환하여 제어 모듈과의 통신을 계속 수행하게 된다.
예컨데, 프로세서(마스터 모듈)가 액티브, 프로세서(슬레이브 모듈)가 스탠바이 상태에서 프로세서(마스터 모듈)에 이상이 발생하면, 프로세서(슬레이브 모듈)는 자동으로 액티브 상태로 절환되는 것이다.
이때, 프로세서(마스터 모듈)와 제어 모듈이 수행하던 과정을 프로세서(슬레이브 모듈)가 연속하여 수행하기 위해서는 프로세서(슬레이브 모듈)가 프로세서(마스터 모듈)내 메모리에 저장된 데이터를 이용할 필요가 있는바, 메모리의 데이터를 프로세서(슬레이브 모듈)내 메모리로 전송하여야 한다.
이하, 종래 비동기 전송 모드 근거리 통신망 시스템의 이중화 방법은 제어 모듈과 액티브로 동작하는 프로세서(마스터 모듈 또는 슬레이브 모듈)가 데이터 통신중 에러가 발생하면 바로 스탠바이로 대기하고 있던 프로세서(마스터 모듈 또는 슬레이브 모듈)가 스탠바이 상태에서 액티브 상태로 전환되어 연속 동작을 하게 되지만, 각자의 메모리가 독립적인 형태로 분리되어 있으므로, 액티브 상태에서 스탠바이 상태로 또는 스탠바이 상태에서 액티브 상태로 전이시 마스터 모듈의 제어 정보를 슬레이브 모듈에 전송하는 절차가 반드시 진행되어야 하고, 전이가 이루어진후, 제어 모듈 작업 영역의 변화로 소프트웨어에 바뀐 작업 영역에서 프로그램해야 하는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 각 모듈간의 전이를 고속으로 진행하기 위해 마스터 모듈과 슬레이브 모듈 각각의 영역에서 동시 저장할 수 있는 메모리를 이용하여 각 모듈간의 전이시 방대한량의 데이터를 공유할 수 있으므로, 제어 정보를 고속으로 전송할 수 있으며, 전이가 이루어진후, 제어 모듈 작업 영역이 바뀌지 않은 상태에서 프로그램을 할 수 있도록 한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법을 제공하는데 있다.
도 1은 본 발명에 의한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법의 블록 구성도,
도 2는 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법중 마스터 모듈이 액티브로 동작하는 본 발명의 상세 흐름도,
도 3은 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법중 슬레이브 모듈이 액티브로 동작하는 본 발명의 상세 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10 : 제어 모듈부 20 : 마스터 모듈
30 : 슬레이브 모듈 22,32 : 메모리부
24,34 : 기능상의 구성요소부
이러한 목적을 달성하기 위한 본 발명은 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법에 관한 것으로, 마스터 모듈이 액티브로 동작하고, 슬레이브 모듈이 스탠바이로 동작하는 과정은 마스터 모듈과 슬레이브 모듈을 동시에 통제할 수 있는 중앙 집중형으로 설계된 제어 모듈부로부터 마스터 메모리부 인에이블 신호와 마스터 기능상의 구성요소부 인에이블 신호에 의해 마스터 모듈이 인에이블되는 단계와; 마스터 모듈이 인에이블되어 액티브로 동작하는 단계와; 마스터 모듈이 인에이블될 때, 슬레이브 메모리부 인에이블 신호에 의해 마스터와 슬레이브 모듈내의 메모리부가 동시에 인에이블되는 단계와; 마스터 모듈이 액티브로 동작중에 에러가 발생하지 않으면, 마스터 모듈은 계속적으로 액티브로 동작하는 단계와; 마스터 모듈에서 에러가 발생하면, 마스터 결점 신호를 제어 모듈부로 전송하는 단계와; 제어 모듈부는 마스터/슬레이브를 반전시켜 애크_슬레이브 신호와 함께 슬레이브 모듈이 액티브로 전이시킬 수 있도록 하는 단계를 포함한다.
다음으로, 슬레이브 모듈이 액티브로 동작하고, 마스터 모듈이 스탠바이로 동작하는 과정은 마스터 모듈과 슬레이브 모듈을 동시에 통제할 수 있는 중앙 집중형으로 설계된 제어 모듈부로부터 슬레이브 메모리부 인에이블 신호와 슬레이브 기능상의 구성요소부 인에이블 신호에 의해 슬레이브 모듈이 인에이블되는 단계와; 슬레이브 모듈이 인에이블되어 액티브로 동작하는 단계와; 슬레이브 모듈이 인에이블될 때, 마스터 메모리부 인에이블 신호와 슬레이브 메모리부 인에이블 신호에 의해 마스터와 슬레이브 모듈내의 메모리부가 동시에 인에이블되는 단계와; 슬레이브 모듈이 액티브로 동작중에 에러가 발생하지 않으면, 슬레이브 모듈은 계속적으로 액티브로 동작하는 단계와; 슬레이브 모듈에서 에러가 발생하면, 슬레이브 결점 신호를 제어 모듈부로 전송하는 단계와; 제어 모듈부는 마스터/슬레이브를 반전시켜 애크_마스터 신호와 함께 마스터 모듈이 액티브로 전이시킬 수 있도록 하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 설명되는 본 발명의 실시예로부터 본발명의 목적 및 특징이 보다 명확하게 이해될 수 있도록 보다 상세히 설명하기로 한다.
도 1은 본 발명에 의한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법의 블록 구성도로써, 제어 모듈부(10)와, 마스터 모듈(20)과, 메모리부(22)와, 기능상의 구성 요소부(24)와, 슬레이브 모듈(30)과, 메모리부(32)와, 기능상의 구성 요소부(34)로 구성된다.
제어 모듈부(10)는 마스터 모듈(20)과 슬레이브 모듈(30)을 동시에 통제할 수 있는 중앙 집중형으로 설계되어 있으며, 자체적으로 발생하는 인에이블(ENable : 이하, EN이라 약칭함) 신호들이 있는데, 그중 기능상의 구성 요소부(24,34)를 동작하는 기능상의 EN(FUNctional EN : 이하, FUN_EN이라 약칭함)과 메모리부(22,32)를 동작하는 메모리 EN(MEMory EN : 이하, MEM_EN이라 약칭함)을 갖고 동시에 마스터 모듈(20)과 슬레이브 모듈(30)에 전해진다.
또한, 마스터/슬레이브(MASTer/SLAVe : 이하, MAST/SLAV라 약칭함) 신호에 의해 현재 액티브로 동작하고 있는 모듈이 애크(ACK) 신호를 생성하고 상기 애크 신호가 발생하는 쪽이 액티브로 동작을 수행한다.
이때, 액티브로 동작중에 관리되는 모든 정보는 마스터 모듈(20)과 슬레이브(30)내의 메모리부(22,32)에 동시 백업(Backup)된다.
그리고, 제어 모듈부(10)는 마스터 모듈(20)로부터 마스터 모듈(20)이 에러 발생하였다는 마스터 결점(Master FAULT : 이하, M_FAULT라 약칭함) 신호가 액티브되면, M_FAULT 신호에 의해 마스터 모듈(20)에서 슬레이브 모듈(30)로 전이가 일어날 수 있도록 제어한다.
전송받은 제어 모듈부(10)는 이를 기준으로 MAST/SLAV 신호를 반전시키고 이에 따라 마스터 상태에서 슬레이브 상태로 전이가 이루어져 슬레이브로 대기하고 있던 상태에서 곧 바로 액티브로 전환될 수 있도록 제어하며, 슬레이브 모듈(30)로부터 애크 슬레이브(ACK SLAVe : 이하, ACK_SLAV라 약칭함) 신호를 전송받는다.
또한, 제어 모듈부(10)는 슬레이브 모듈(30)로부터 슬레이브 모듈(30)이 에러가 발생하였다는 슬레이브 결점(Slave FAULT : 이하, S_FAULT라 약칭함) 신호가 액티브되면, S_FAULT 신호에 의해 슬레이브 모듈(30)에서 마스터 보듈(20)로 전이가 일어날 수 있도록 제어한다.
전송받은 제어 모듈부(10)는 MAST/SLAV 신호를 반전시키고 이에 따라 슬레이브 상태에서 마스터 상태로 전이가 이루어져 마스터로 대기하고 있던 상태에서 곧 바로 액티브로 전환될 수 있도록 제어하며, 마스터 모듈(20)로부터 애크 마스터(ACK MASTer : 이하, ACK_MAST라 약칭함) 신호를 전송받는다.
마스터 모듈(20)은 내부적으로 메모리부(22)와 기능상의 구성요소부(24)를 구비하고 있는데, 상기 제어 모듈부(10)로부터 MMEM_EN 신호와 MFUN_EN 신호가 전송되면, 메모리부(22)와 기능상의 구성 요소부(24)가 인에이블되어 동작을 하게 된다.
이때, 동시에 슬레이브 모듈(30)내부의 메모리부(32)로도 SMEM_EN 신호가 전송되어 인에이블된다.
그러므로, 마스터 모듈(20)은 인에이블된후, 마스터 상태로 동작하여 액티브가 된다.
이렇게, 액티브로 동작하고 있던중에 에러가 발생하면, M_FAULT 신호를 제어 모듈부(10)로 전송하므로, MAST/SLAV가 반전되고, 이에 따라 스탠바이로 동작하고 있던 슬레이브 모듈(30)에서 ACK_SLAV 신호가 제어 모듈부(10)로 전송되어 슬레이브 모듈(30)이 액티브로 동작하고 마스터 모듈(20)은 스탠바이로 동작하게 된다.
슬레이브 모듈(30)은 내부적으로 메모리부(32)와 기능상의 구성요소부(34)를 구비하고 있는데, 상기 제어 모듈부(10)로부터 SMEM_EN 신호와 SFUN_EN 신호가 전송되면, 메모리부(32)와 기능상의 구성 요소부(34)가 인에이블되어 동작을 하게 된다.
이때, 동시에 마스터 모듈(20)내부의 메모리부(22)로도 MMEM_EN 신호가 전송되어 인에이블된다.
그러므로, 슬레이브 모듈(30)은 인에이블된후, 슬레이브 상태로 동작하여 액티브가 된다.
이렇게, 액티브로 동작을 하고 있던중에 에러가 발생하면, S_FAULT 신호를 제어 모듈부(10)로 전송하므로, MAST/SLAV가 반전되고, 이에 따라 스탠바이로 동작하고 있던 마스터 모듈(20)에서 ACK_MAST 신호가 제어 모듈부(10)로 전송되어 마스터 모듈(20)이 액티브로 동작하고 슬레이브 모듈(30)은 스탠바이로 동작하게 된다.
상기와 같이 구성된 본 발명에 의한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법의 블록 구성도에 대하여 설명하였고, 도 2는 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법중 마스터 모듈이 액티브로 동작하는 본 발명의 상세 흐름도를 설명한다.
먼저, 마스터 모듈(20)이 액티브로 동작하는 과정을 설명하면, 마스터 모듈(20)과 슬레이브 모듈(30)을 동시에 통제할 수 있는 중앙 집중형으로 설계된 제어 모듈부(10)로부터 MMEM_EN 신호와 MFUN_EN 신호에 의해 마스터 모듈(20)이 인에이블된다(단계 200).
마스터 모듈(20)이 인에이블되므로, 액티브로 동작하게 된다(단계 201).
마스터 모듈(20)이 인에이블될 때, SMEM_EN 신호에 의해 마스터와 슬레이브 모듈(20,30)내의 메모리부(32)가 동시에 인에이블된다(단계 202)
액티브로 동작중인 마스터 모듈(20)이 에러가 발생하였는가의 판단(단계 203)에서 에러가 발생하지 않으면, 마스터 모듈이 계속적으로 액티브로 동작한다(단계 204).
상기 판단(단계 203)에서 마스터 모듈(20)이 에러 발생이면, M_FAULT 신호를 제어 모듈부(10)로 전송한다(단계 205).
제어 모듈부(10)는 MAST/SLAV를 반전시켜 ACK_SLAV 신호와 함께 슬레이브 모듈(30)을 액티브로 전이시킨다(단계 206).
상기와 같이 구성된 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법중 마스터 모듈이 액티브로 동작하는 본 발명의 상세 흐름도를 설명하였고, 도 3은 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법중 슬레이브 모듈이 액티브로 동작하는 본 발명의 상세 흐름도를 설명한다.
다음으로, 슬레이브 모듈(30)이 액티브로 동작하는 과정을 설명하면, 마스터 모듈(20)과 슬레이브 모듈(30)을 동시에 통제할 수 있는 중앙 집중형으로 설계된 제어 모듈부(10)로부터 SMEM_EN 신호와 SFUN_EN 신호에 의해 슬레이브 모듈(30)이 인에이블된다(단계 300).
그러므로, 슬레이브 모듈(30)이 인에이블되므로, 액티브로 동작하게 된다(단계 301).
이렇게, 슬레이브 모듈(30)이 인에이블될 때, MMEM_EN 신호와 SMEM_EN 신호에 의해 마스터와 슬레이브 모듈(20,30)내의 메모리부(22)가 동시에 인에이블된다(단계 302).
액티브로 동작중인 슬레이브 모듈(30)이 에러가 발생하였는가의 판단(단계 303)에서 에러가 발생하지 않으면, 슬레이브 모듈이 계속적으로 액티브로 동작한다(단계 304).
상기 판단(단계 303)에서 슬레이브 모듈(30)이 에러 발생이면, S_FAULT 신호를 제어 모듈부(10)로 전송한다(단계 305).
제어 모듈부(10)는 MAST/SLAV를 반전시켜 ACK_MAST 신호와 함께 마스터 모듈(20)을 액티브로 전이시킨다(단계 306).
결론적으로, 마스터 모듈(20)과 슬레이브 모듈(30)을 동시에 통제할 수 있는 중앙 집중형인 제어 모듈부(10)를 설계하고, 또한 메모리부(22,32)를 동시에 인에이블시켜 동작중에 관리되는 모든 정보를 동시 백업시킬 수 있으므로, 액티브로 동작하고 있던 마스터 모듈(20)에서 에러가 발생하면, 제어 모듈부(10)의 마스터/슬레이브 반전에 의한 전이 제어에 의해 스탠바이 상태로 대기하고 있던 슬레이브 모듈(30)이 액티브로 전이되어 동작할 수 있는 것이다.
이상, 상기와 같이 설명한 본 발명은 ATM LAN 시스템에서 각 모듈간의 전이를 고속으로 진행하기 위해 중앙 집중형인 제어 모듈부를 설계하여 마스터 모듈과 슬레이브 모듈을 동시에 통제할 수 있고, 또한 각 모듈에 있는 메모리부를 동시에 인에이블시켜 동작중에 관리되는 모든 정보를 동시 백업시킬 수 있으므로, 액티브로 동작하고 있던 마스터 모듈 또는 슬레이브 모듈에서 에러가 발생하면, 제어 모듈부의 마스터/슬레이브 반전에 의한 전이 제어에 의해 스탠바이 상태로 대기하고 있던 슬레이브 모듈 또는 마스터 모듈이 액티브로 전이되어 동작할 때, 백업 정보의 전송에 필요한 시간이 전혀 들지 않고, 변환되는 정보량을 최소화하여 소프트웨어적인 부하를 줄일 수 있는 효과가 있다.

Claims (2)

  1. 마스터 모듈과, 슬레이브 모듈과, 제어 모듈부를 구비한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화중 상기 마스터 모듈이 액티브로 동작하고, 상기 슬레이브 모듈이 스탠바이로 동작하는 방법에 있어서,
    상기 마스터 모듈과 상기 슬레이브 모듈을 동시에 통제할 수 있는 중앙 집중형으로 설계된 상기 제어 모듈부로부터 마스터 메모리부 인에이블 신호와 마스터 기능상의 구성요소부 인에이블 신호에 의해 상기 마스터 모듈이 인에이블되는 단계;
    상기 마스터 모듈이 인에이블되어 액티브로 동작하는 단계;
    상기 마스터 모듈이 인에이블될 때, 슬레이브 메모리부 인에이블 신호에 의해 상기 마스터와 슬레이브 모듈내의 메모리부가 동시에 인에이블되는 단계;
    상기 마스터 모듈이 액티브로 동작중에 에러가 발생하지 않으면, 상기 마스터 모듈은 계속적으로 액티브로 동작하는 단계;
    상기 마스터 모듈에서 에러가 발생하면, 마스터 결점 신호를 상기 제어 모듈부로 전송하는 단계;
    상기 제어 모듈부는 마스터/슬레이브를 반전시켜 애크_슬레이브 신호와 함께 상기 슬레이브 모듈이 액티브로 전이시킬 수 있도록 하는 단계를 포함하는 것을 특징으로 하는 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법.
  2. 마스터 모듈과, 슬레이브 모듈과, 제어 모듈부를 구비한 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화중 상기 슬레이브 모듈이 액티브로 동작하고, 상기 마스터 모듈이 스탠바이로 동작하는 방법에 있어서,
    상기 마스터 모듈과 상기 슬레이브 모듈을 동시에 통제할 수 있는 중앙 집중형으로 설계된 상기 제어 모듈부로부터 슬레이브 메모리부 인에이블 신호와 슬레이브 기능상의 구성요소부 인에이블 신호에 의해 상기 슬레이브 모듈이 인에이블되는 단계;
    상기 슬레이브 모듈이 인에이블되어 액티브로 동작하는 단계;
    상기 슬레이브 모듈이 인에이블될 때, 마스터 메모리부 인에이블 신호와 슬레이브 메모리 인에이블 신호에 의해 상기 마스터와 슬레이브 모듈내의 메모리부가 동시에 인에이블되는 단계;
    상기 슬레이브 모듈이 액티브로 동작중에 에러가 발생하지 않으면, 상기 슬레이브 모듈은 계속적으로 액티브로 동작하는 단계;
    상기 슬레이브 모듈에서 에러가 발생하면, 슬레이브 결점 신호를 상기 제어 모듈부로 전송하는 단계;
    상기 제어 모듈부는 마스터/슬레이브를 반전시켜 애크_마스터 신호와 함께 상기 마스터 모듈이 액티브로 전이시킬 수 있도록 하는 단계를 포함하는 것을 특징으로 하는 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법.
KR1019970052849A 1997-10-15 1997-10-15 비동기전송모드근거리통신망시스템의고속이중화방법 KR100260895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052849A KR100260895B1 (ko) 1997-10-15 1997-10-15 비동기전송모드근거리통신망시스템의고속이중화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052849A KR100260895B1 (ko) 1997-10-15 1997-10-15 비동기전송모드근거리통신망시스템의고속이중화방법

Publications (2)

Publication Number Publication Date
KR19990031948A true KR19990031948A (ko) 1999-05-06
KR100260895B1 KR100260895B1 (ko) 2000-07-01

Family

ID=19522801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052849A KR100260895B1 (ko) 1997-10-15 1997-10-15 비동기전송모드근거리통신망시스템의고속이중화방법

Country Status (1)

Country Link
KR (1) KR100260895B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060484A (ko) * 1999-12-27 2001-07-07 박종섭 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법
KR100389835B1 (ko) * 2001-02-28 2003-07-02 삼성전자주식회사 가입자 광 전송장치의 주 디지털 단말기에서 연결관리데이터 오류를 복구하기 위한 장치 및 방법
KR100735435B1 (ko) * 2001-03-27 2007-07-04 삼성전자주식회사 이중화 보드에서의 데이터 처리 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900012934A (ko) * 1989-02-24 1990-09-03 기율라 스주크, 타마스 스주츠 피리도 피리미딘 유도체, 이들을 함유하는 약학적 조성물 및 이들을 제조하는 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060484A (ko) * 1999-12-27 2001-07-07 박종섭 이동통신 교환기에서의 메인 프로세서 이중화 메모리 시험방법
KR100389835B1 (ko) * 2001-02-28 2003-07-02 삼성전자주식회사 가입자 광 전송장치의 주 디지털 단말기에서 연결관리데이터 오류를 복구하기 위한 장치 및 방법
KR100735435B1 (ko) * 2001-03-27 2007-07-04 삼성전자주식회사 이중화 보드에서의 데이터 처리 방법

Also Published As

Publication number Publication date
KR100260895B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
US7023795B1 (en) Method and apparatus for an active standby control system on a network
KR100258079B1 (ko) 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치
JPH04290349A (ja) 交換機のインサービス立ち上げ処理方式
US4958271A (en) Transfer control equipment
KR19990031948A (ko) 비동기 전송 모드 근거리 통신망 시스템의 고속 이중화 방법
JP2993337B2 (ja) ２重系のバスコントロ−ル方法
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
KR100214122B1 (ko) 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템
KR100296403B1 (ko) 통신시스템에서이중화구현방법
KR19990017861U (ko) 에이티엠 랜용 스위치 시스템의 스위치 컨트롤 프로세서보드
KR100297252B1 (ko) 이중화된프로세서보드간의데이터미러링장치
KR100350480B1 (ko) 초기 동작모듈을 결정하기 위한 이중화모듈 제어장치 및 방법
KR0122456B1 (ko) 핫 백업(HBU : Hot Back Up)장치의 모-드 검출방법
JP2658853B2 (ja) 通信制御装置
JPH05341803A (ja) プログラマブルコントローラの二重化切替装置
KR100359451B1 (ko) 이동통신 시스템의 셀버스 이중화 장치
JPH05165667A (ja) 二重化制御装置
JPS6361339A (ja) 情報伝送装置
KR19990001831A (ko) 공유 메모리를 이용한 이중화 방법
JPS628832B2 (ko)
KR200319431Y1 (ko) 사설자동구내교환기시스템의보드이중화장치
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
KR100247008B1 (ko) 이중화 모듈간 스위칭제어회로
KR19990059294A (ko) 교환기에서의 이중화 스위칭 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030410

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee