KR19990001831A

KR19990001831A - 공유 메모리를 이용한 이중화 방법

Info

Publication number: KR19990001831A
Application number: KR1019970025289A
Authority: KR
Inventors: 김준호
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1997-06-18
Filing date: 1997-06-18
Publication date: 1999-01-15

Abstract

본 발명은 공유 메모리를 이용한 이중화 방법에 관한 것으로, 이중화로 구성된 제어 보드의 경우 액티브 측이 하위 디브이스에 대한 제어권을 가지며 그에 따른 하위 디바이스와의 데이터 통신이 이루어 지므로 스탠바이 측의 제어보드는 하위 디바이스와의 통신이 이루어지지 않아 그에 따른 데이터를 갖지 못하게 되고 스탠바이 측도 데이터를 공유하기 위해 액티브 측과 공유 메모리를 두고 데이터 통신이 이루어질 수 있도록 구성되므로 액티브로 동작하는 쪽이 공유 메모리의 쓰기/읽기 권한을 가지고 스탠바이 측이 읽기 권한만을 가지게하여 이중화 관련 데이터의 공유가 가능함에 따라 동작중 액티브 측이 이상 상태로 천이될 경우 스탠바이 측이 자동으로 액티브로 절체되어 로컬 메모리를 공유 메모리로 구성하고 액티브 측이 하위 디바이스와의 통신 데이터를 자신의 공유 메모리에 저장시 이를 동시에 스탠바이 측의 공유 메모리에도 저장이 되도록하여 별도의 로드없이 이중화 데이터의 공유가 가능토록하는 효과가 있다.

Description

공유 메모리를 이용한 이중화 방법

본 발명은 전전자 교환기의 이중화(Duplexing)방법에 관한 것으로, 특히 이중화로 동작하는 하위 프로세서간에 데이터를 공유할 수 있도록 한 공유 메모리를 이용한 이중화 방법에 관한 것이다.

일반적으로, 교환기에서 고 신뢰성을 요구하는 부분은 이중화 구성을 가지고 있다.

즉, 동일한 기능을 갖는 두 개의 구성부분(A측, B측)을 구비하고 A측 또는 B측중 하나를 액티브(동작중임을 의미)상태로 하고, 나머지 하나를 스탠바이 상태로하여 액티브 상태의 부분(A 또는 B)이 동작상의 오류가 발생하여 이상상태로 천이되면 스탠바이 측의 부분이 자동으로 액티브상태로 전환되게 하므로서 고신뢰성을 유지시키는 것이다.

한편, 이중화 구성을 갖는 구성부분들 중에는 프로세서들도 포함하며, 이들 프로세서들은 처리할 데이터를 내부 메모리에 저장하게 되는바, 이중화 구성시에 다음과 같다.

예컨데, 프로세서(A 또는 B)들은 도 1에서와 같이 상위 프로세서와 같이 연결된 경우에 프로세서(A 또는 B)는 선택적으로 액티브 상태로 구동하게 된다.

액티브 상태의 프로세서(A 또는 B)는 상위 프로세서와의 처리 데이터를 내부 로컬 메모리에 저장하며, 이렇게 저장된 데이터를 이용하여 상위 프로세서와의 필요한 과정을 연속으로 수행하게 된다.

이때, 액티브 상태의 프로세서(A 또는 B)가 동작상의 오류에 의하여 스탠바이로 절환되면, 스탠바이 상태의 프로세서(A 또는 B)가 액티브로 절환하여 상위 프로세서와의 통신을 계속 수행하게 된다.

예컨데, 프로세서(A)가 액티브, 프로세서(B)가 스탠바이 상태에서 프로세서(A)에 이상이 발생하면, 프로세서(B)는 자동으로 액티브 상태로 절환되는 것이다.

이때, 프로세서(A)와 상위 프로세서가 수행하던 과정을 프로세서(B)가 연속하여 수행하기 위해서는 프로세서(B)가 프로세서(A)내 로컬 메모리에 저장된 데이터를 이용할 필요가 있는바, 로컬 메모리의 데이터를 프로세서(B)내 로컬 메모리로 전송하여야 한다.

이하, 도 1에 도시된 바와 같이 종래의 로컬 메모리를 이용한 이중화 방법의 블록 구성도로서 제1,2 프로세서(1)(2) 및 제1,2 로컬 메모리(3)(4)로 구성된다.

A-Side의 제1 프로세서(1)가 액티브(Active)로 동작하여 제1 로컬 메모리(3)에 상위 프로세서 및 하위 가입자와의 통신 데이터를 저장하고 주기적으로 시리얼 버스를 통해 스탠바이 측으로 전송한다.

이때, B-Side의 제2 프로세서(2)는 스탠바이(Standby)로 대기 하고 있는데, 만약 A-Side가 동작상에 오류가 생겨 이상 상태로 천이되면 B-Side는 스탠바이 상태에서 곧바로 액티브로 전환되어 동작하게 된다.

그러나, 상기 도 1에 도시된 로컬 메로리를 이용한 이중화 방법과 같이 시리얼 버스를 통해 데이터를 전송하면 다음과 같은 문제점을 발생한다.

상위 프로세서와 가입자가 A-Side의 하위 프로세서를 통해 데이터 통신중 에러가 발생하면 바로 B-Side의 하위 프로세서가 스탠바이 상태에서 액티브 상태로 전환되어 연속 동작을 하게 되지만 시리얼 버스를 통해 전달됨에 따라 전송속도가 늦고, 액티브 측의 경우데이터 처리외에 스탠바이 상태의 PBA로의 데이터 전송이라는 부가 로드(Load)가 가해진다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 공유 메모리를 이용하여 액티브와 스탠바이간에 데이터를 공유토록하고 그에 따라 액티브측의 부가 로드를 없도록 한 공유 메모리를 이용한 이중화 방법을 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명은 상위 프로세서와 가입자를 구비하며, 상위 프로세서와 가입자를 연결시켜주는 A-Side와 B-Side에 각각 프로세서와 공유 메모리를 갖는 이중화 방법에 관한 것으로, A-Side의 프로세서가 액티브 상태로 동작하는 단계와; A-Side가 액티브 상태로 동작하여 A/B-Side의 공유 메모리에 데이터를 동시 라이트 하는 단계와; A-Side의 액티브 상태중 프로세서가 에러없이 정상으로 동작하는가를 판단하는 단계와; 상기 단계에서 정상으로 동작하지 않으면 바로 B-Side의 프로세서가 스탠바이 상태에서 액티브 상태로 전환되는 단계와; 전환이 완료되면 B-Side의 프로세서가 액티브 상태로 전환된 시점부터 다시 A/B-Side의 공유 메모리에 데이터를 동시 라이트 하는 단계를 포함한다.

도 1은 종래의 로컬 메모리를 이용한 이중화 방법을 수행하기 위한 블록 구성도,

도 2는 본 발명에 의한 공유 메모리를 이용한 이중화 방법을 수행하기 위한 블록 구성도,

도 3은 본 발명에 의한 공유 메모리를 이용한 이중화 방법에 대한 상세 흐름도.

*도면의 주요부분에 대한 부호의 설명*

10 : 제1 프로세서20 : 제2 프로세서

30 : 제1 공유 메모리40 : 제2 공유 메모리

이하에서 설명되는 본 발명의 실시예로부터 본발명의 목적 및 특징이 보다 명확하게 이해될 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 2는 본 발명에 의한 공유 메모리를 이용한 이중화 방법의 블록 구성도로서, 상위 프로세서에 연결된 제1,2 프로세서(10)(20)로 구성되며, 이 프로세서(10)(20)들은 제1,2 공유 메모리(30)(40)를 구비한다.

A-Side의 제1 프로세서(10)가 액티브(Active)로 동작하여 상위 프로세서와 가입자간 통신하는 데이터를 동시에 제1 공유 메모리(30)와 제2 공유 메모리(40)에 저장한다.

A-Side의 제1 프로세서(10)가 액티브(Active)로 동작할 때, B-Side의 제2 프로세서(20)는 스탠바이(Standby)로 동작한다.

만약, A-Side에서 동작상의 오류에 의해 이상상태에 빠지면 이중화로 구성되어 있는 B-Side는 곧바로 스탠바이 상태로 대기하고 있다가 액티브 상태로 전환되어 동작한다.

따라서, B-Side의 제2 프로세서(20)가 스탠바이 상태에서 액티브 상태로 전환되어 제2 공유 메모리(40)에 저장된 데이터와 어드레스를 이용하여 상위 프로세서와 가입자간의 데이터 전송 상태를 지연없이 원할하게 할 수 있는 것이다.

상기와 같이 구성된 본 발명에 의한 공유 메모리를 이용한 이중화 방법을 도 3에 도시된 상세 흐름도를 참조하여 설명한다.

상위 프로세서와 가입자간 데이터를 전송할 수 있게 연결시켜주는 프로세서를 에러 발생시를 대비하여 이중화로 구성한다.

이중화로 구성된 두 개의 프로세서중 A-Side의 제1 프로세서(10)가 액티브로 동작하고,(300) 이때 제1 프로세서(10)는 상위 프로세서와 가입자간에 전송하고 있는 전송 데이터를 제1,2 공유 메모리(30)(40)에 동시 라이트(301)한다.

이때, A-Side의 제1 프로세서(10)가 에러없이 정상으로 동작하는가를 판단(302)하여 에러없이 정상으로 동작하면 A-Side가 액티브 상태를 유지하여 상위 프로세서와 가입자간에 데이터 전송을 계속적으로 한후 데이터 전송을 끝낸다.(306)

이때, 스탠바이(B-Side) 측은 주기적으로 제2 공유 메모리의 내용을 리드하여(303) 현재 통신 상태를 알 수 있게 된다.(304)

B-Side의 제2 프로세서(20)는 스탠바이 상태에서 액티브 상태로 전환되어 제2 공유 메모리(40)의 내용을 이용하여 데이터 전송상태를 그대로 유지하고, 다시 제2 프로세서(20)는 제1,2 공유 메모리(30)(40)에 전송 데이터와 어드레스를 라이트(305)한다.

결론적으로, A-Side의 PBA(Printed Circuit Board Assembly) 보드에서 데이터 전송중 동작상의 오류에 의해 이상상태에 빠지면 이중화로 구성되어 있는 B-Side의 PBA 보드가 스탠바이 상태에서 액티브 상태로 전환되면서 이중화로 구성된 공유 메모리의 내용을 이용하여 바로 데이터 전송이 이루어져 데이터 전송 지연을 막을 수 있고, 상위 프로세서와 가입자간에 원활하게 데이터 전송이 이루어질 수 있도록 한것이다.

이상, 상기와 같이 설명한 본 발명은 이중화로 구성된 공유 메모리를 이용하여 PBA 보드간에 데이터를 공유하기 위해 별도의 로드(Load)없이 구성되므로 프로세서의 성능 향상 및 상위 프로세서와 가입자간의 데이터 전송이 원할하게 이루어질 수 있는 효과가 있다.

Claims

상위 프로세서와 가입자를 구비하며, 상기 상위 프로세서와 가입자를 연결시켜주는 A-Side와 B-Side에 각각 프로세서와 공유 메모리를 갖는 이중화 방법에 있어서,

상기 A-Side의 프로세서가 액티브 상태로 동작하는 단계;

상기 A-Side가 액티브 상태로 동작하여 상기 A/B-Side의 공유 메모리에 데이터를 동시 라이트 하는 단계;

상기 A-Side의 액티브 상태중 프로세서가 에러없이 정상으로 동작하는가를 판단하는 단계;

상기 단계에서 정상으로 동작하지 않으면 바로 B-Side의 프로세서가 스탠바이 상태에서 액티브 상태로 전환되는 단계;

상기 전환이 완료되면 B-Side의 프로세서가 액티브 상태로 전환된 시점부터 다시 A/B-Side의 공유 메모리에 데이터를 동시 라이트 하는 단계를 포함하는 것을 특징으로 하는 공유 메모리를 이용한 이중화 방법.
상위 프로세서와 가입자를 구비하며, A-Side와 B-Side에 제1,제2 프로세서를 갖고 상기 제1,제2 프로세서는 이중화로 구성된 장치에 있어서,

상기 A-Side가 액티브로 동작하여 상기 상위 프로세서와 가입자를 연결시켜주는 제1 프로세서;

상기 제1 프로세서에 의해 상기 상위 프로세서와 가입자간 전송되는 데이터를 동시에 저장하는 제1, 제2 공유 메모리;

상기 제1 프로세서가 동작상의 오류에 의해 이상상태에 빠지면 액티브 상태에서 스탠바이 상태로 전환되고, 스탠바이로 대기하고 있던 B-Side가 액티브로 동작하여 상기 상위 프로세서와 가입자를 연결시켜주는 제2 프로세서를 구비하는 것을 특징으로 하는 공유 메모리를 이용한 이중화 장치.
제 1항에 있어서,

상기 A/B-Side의 판단 단계에서 정상으로 동작하면, 상위 프로세서와 가입자간에 데이터 전송을 계속적으로 한후 끝내는 단계를 포함하는 공유 메모리를 이용한 이중화 방법.