KR20010028615A - 교환기의 이중화 장치 - Google Patents

교환기의 이중화 장치 Download PDF

Info

Publication number
KR20010028615A
KR20010028615A KR1019990040960A KR19990040960A KR20010028615A KR 20010028615 A KR20010028615 A KR 20010028615A KR 1019990040960 A KR1019990040960 A KR 1019990040960A KR 19990040960 A KR19990040960 A KR 19990040960A KR 20010028615 A KR20010028615 A KR 20010028615A
Authority
KR
South Korea
Prior art keywords
address
data
circuit board
redundancy
control unit
Prior art date
Application number
KR1019990040960A
Other languages
English (en)
Inventor
황보종태
Original Assignee
김진찬
주식회사 머큐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진찬, 주식회사 머큐리 filed Critical 김진찬
Priority to KR1019990040960A priority Critical patent/KR20010028615A/ko
Publication of KR20010028615A publication Critical patent/KR20010028615A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 이중화된 두 회로 보드(circuit board)를 각각 액티브(active) 및 스탠바이(standby)로 동작시키는 장치에 관한 것이다. 종래의 기술에 있어서는 액티브 측 회로 보드의 메모리 및 스탠바이 측 회로 보드의 메모리에 각각 저장되는 데이터가 상호 동일한지 여부를 검증하지 못했다. 따라서, 스탠바이 측 회로 보드의 메모리에 오류 데이터가 저장된 상태에서 이중화 절체가 이루어져 이 스탠바이 측 회로 보드가 액티브 상태로 될 경우 교환 서비스가 정상적으로 제공되는 못하는 결점이 있었다. 이에, 본 발명에서는 액티브 측 제 1 회로 보드(100)의 제 1 저장부(6) 및 스탠바이 측 제 2 회로 보드(200)의 제 2 저장부(26)에 이중화를 위한 데이터가 각각 동일하게 저장되도록 한다. 따라서, 교환기의 이중화 운용의 안정성이 향상되는 효과가 있는 것이다.

Description

교환기의 이중화 장치 {A DOUBLING APPARATUS OF A EXCHANGE}
본 발명은 교환기의 이중화 장치에 관한 것으로서, 특히 이중화된 두 회로 보드(circuit board)를 각각 액티브(active) 및 스탠바이(standby)로 동작시키는 장치에 관한 것이다.
종래의 기술에 있어서, 액티브 측 회로 보드의 중앙 처리 장치(Central Processing Unit : CPU)는 이중화 제어 로직, 버퍼(buffer), 및 래치(latch)를 사용한 어드레스 버스(address bus) 및 데이터 버스(data bus)를 이용하여 액티브 측 회로 보드의 데이터를 스탠바이 측 회로 보드로 라이트(write)해서 액티브 측 회로 보드의 메모리 및 스탠바이 측 회로 보드의 메모리에 각각 저장되는 데이터를 상호 동일하게 유지시킨다.
이와 같은 종래의 기술에 있어서는 액티브 측 회로 보드의 메모리 및 스탠바이 측 회로 보드의 메모리에 각각 저장되는 데이터가 상호 동일한지 여부를 검증하지 못했다. 따라서, 스탠바이 측 회로 보드의 메모리에 오류 데이터가 저장된 상태에서 이중화 절체가 이루어져 이 스탠바이 측 회로 보드가 액티브 상태로 될 경우 교환 서비스가 정상적으로 제공되는 못하는 결점이 있었다.
본 발명은 상기 결점을 개선하기 위하여 안출한 것으로서, 액티브 측 회로 보드의 메모리 및 스탠바이 측 회로 보드의 메모리에 동일한 데이터가 각각 저장되도록하는 교환기의 이중화 장치를 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 제 1, 제 2 중앙 제어부를 각각 구비하고 이중화로 동작하는 제 1, 제 2 회로 보드를 구비하는 교환기의 이중화 장치에 있어서: 상기 제 1 회로 보드는, 상기 제 1 중앙 제어부로부터 제공되는 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 1 래치; 상기 제 1 중앙 제어부로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 2 래치; 액티브로 동작할 경우 상기 제 1 중앙 제어부에서 제공되는 사이클이 상기 제 2 회로 보드로 데이터를 라이트하는 사이클인지 상기 제 2 회로보드로부터 데이터를 읽어오는 사이클인지를 판단함에 의거하여 상기 제 1, 제 2 래치를 각각 제어하고 상기 제 2 회로 보드로 현재의 사이클 시작을 알린 후, 상기 제 2 회로 보드로부터 종료 응답이 올때까지 해당 어드레스 및 데이터를 유지하면서 대기하는 제 1 이중화 제어부; 액티브로 동작하는 경우 상기 제 1 중앙 제어부로부터 각각 제공되는 어드레스 및 데이터와 상기 제 1, 제 2 래치가 상기 제 2 회로 보드로 각각 제공하는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트(interrupt) 신호를 출력하는 제 1 이중화 검색부; 상기 제 1 이중화 검색부 및 상기 제 2 회로 보드로부터 제공되는 인터럽트 신호를 제공받아 상기 제 1 중앙 제어부에게 어드레스 및 데이터 출력을 재시도 시키거나 이중화 채널을 단선시키도록하는 제 1 인터럽트 제어부를 포함하는 것을 특징으로 한다.
또한, 제 2 회로 보드는, 상기 제 2 중앙 제어부로부터 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 3 래치; 상기 제 2 중앙 제어부로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 4 래치; 스탠바이로 동작할 경우 상기 제 1 회로 보드로부터 제공되는 어드레스, 데이터, 및 제어 신호를 받아 리드 사이클인지 라이트 사이클인지를 판단해서 상기 제 3, 제 4 래치를 각각 제어하여 넘어온 어드레스 및 데이터를 각각 래치하고 각각 래치된 어드레스에 의거하여 자신의 메모리에 데이터를 읽거나 쓰도록하기 위기 위한 동작을 수행하는 제 2 이중화 제어부; 스탠바이로 동작할 경우 상기 제 1 회로 보드로부터 넘어온 어드레스 및 데이터와 실제 메모리에 쓰여지는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트 신호를 상기 제 1 인터럽트 제어부로 제공하는 제 2 이중화 검색부를 포함하는 것을 특징으로 한다.
도 1은 본 발명에 따른 교환기의 이중화 장치의 일 실시예를 나타낸 블록도.
＜도면의 주요부분에 대한 부호의 설명＞
2, 22 : 제 1, 제 2 중앙 제어부
4, 24 : 제 1, 제 2 어드레스 버퍼
6, 26 : 제 1, 제 2 저장부
8, 12, 28, 32 : 제 1 내지 제 4 래치
10, 30 : 제 1, 제 2 데이터 버퍼
14, 34 : 제 1, 제 2 이중화 제어부
16, 38 : 제 1, 제 2 이중화 검색부
18, 40 : 제 1, 제 2 인터럽트 제어부
36 : 저장 제어부
100, 200 : 제 1, 제 2 회로 보드
이하, 이와 같은 본 발명의 실시예를 다음과 같은 도면에 의하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 교환기의 이중화 장치의 일 실시예를 나타낸 블록도로, 제 1, 제 2 회로 보드(100, 200)로 구성된다. 이때, 제 1 회로 보드(100)는 제 1 중앙 제어부(2), 제 1 어드레스 버퍼(4), 제 1 저장부(6), 제 1, 제 2 래치(8, 12), 제 1 데이터 버퍼(10), 제 1 이중화 제어부(14), 제 1 이중화 검색부(16), 및 제 1 인터럽트 제어부(18)를 구비한다. 또한, 제 2 회로 보드(200)는 제 2 중앙 제어부(22), 제 2 어드레스 버퍼(24), 제 2 저장부(26), 제 3, 제 4 래치(28, 32), 제 2 데이터 버퍼(30), 제 2 이중화 제어부(34), 저장 제어부(36), 제 2 이중화 검색부(38), 및 제 2 인터럽트 제어부(40)를 구비한다.
동 도면에 있어서, 제 1 회로 보드(100) 내의 제 1 중앙 제어부(2)는 어드레스 및 데이터를 발생시켜 제 1 어드레스 버퍼(4) 및 제 1 데이터 버퍼(10)로 각각 제공한다.
제 1 어드레스 버퍼(4)는 제 1 중앙 제어부(2)로부터 제공되는 어드레스를 잠시 보관했다가 제 1 저장부(6)에 저장하고 제 1 래치(8)로 제공한다.
제 1 래치(8)는 제 1 어드레스 버퍼(4)로부터 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켰다가 제 2 회로 보드(200) 내의 제 3 래치(28)로 제공하다.
제 1 데이터 버퍼(10)는 제 1 중앙 제어부(2)로부터 제공되는 데이터를 잠시 보관했다가 제 2 래치(12)로 제공한다.
제 2 래치(12)는 제 1 데이터 버퍼(10)로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켰다가 제 4 래치(32)로 제공한다.
제 1 이중화 제어부(14)는 액티브로 동작할 경우 제 1 중앙 제어부(2)에서 제공되는 사이클이 제 2 회로 보드(200)로 데이터를 라이트하는 사이클인지 제 2 회로 보드(200)로부터 데이터를 읽어오는 사이클인지를 판단함에 의거하여 제 1, 제 2 래치(8, 12)를 각각 제어하고 제 2 회로 보드(200)로 현재의 사이클 시작을 알린 후, 제 2 회로 보드(200)로부터 종료 응답이 올때까지 해당 어드레스/데이터를 유지하면서 대기한다.
제 1 이중화 검색부(16)는 액티브로 동작하는 경우 제 1 중앙 제어부(2)로부터 각각 제공되는 어드레스 및 데이터와 제 1, 제 2 래치(8, 12)가 제 2 회로 보드(200)로 각각 제공하는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트 신호를 인터럽트 제어부(18)로 제공한다.
제 1 인터럽트 제어부(18)는 제 1, 제 2 이중화 검색부(16, 38)로부터 인터럽트 신호를 각각 받아들여 이를 분류해서 제 1 중앙 제어부(2)에 알려주어 제 1 중앙 제어부(2)가 인터럽트 처리하도록 한다. 즉, 제 1 인터럽트 제어부(18)는 제 1, 제 2 이중화 검색부(16, 38)로부터 인터럽트 신호를 각각 제공받아 제 1 중앙 제어부(2)에게 어드레스 및 데이터 출력을 재시도 시키거나 이중화 채널을 단선시키도록 한다.
제 2 중앙 제어부(22)는 어드레스 및 데이터를 발생시켜 제 2 어드레스 버퍼(24) 및 제 2 데이터 버퍼(30)로 각각 제공한다.
제 2 어드레스 버퍼(24)는 제 2 중앙 제어부(22)로부터 제공되는 어드레스를 잠시 보관했다가 제 3 래치(28)로 제공한다.
제 3 래치(28)는 제 2 어드레스 버퍼(24)로부터 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켰다가 제 1 래치(8)로 제공한다.
제 2 데이터 버퍼(30)는 제 2 중앙 제어부(22)로부터 제공되는 데이터를 잠시 보관했다가 제 4 래치(32)로 제공한다.
제 4 래치(32)는 제 2 데이터 버퍼(30)로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켰다가 제 2 래치(12)로 제공한다.
제 2 이중화 제어부(34)는 스탠바이로 동작할 경우 제 1 회로 보드(100)로부터 제공되는 어드레스, 데이터, 및 제어 신호를 받아 리드 사이클인지 라이트 사이클인지를 판단하여 제 3, 제 4 래치(28, 32)를 각각 제어하여 넘어온 어드레스 및 데이터를 각각 래치하고 각각 래치된 어드레스에 해당하는 자신의 메모리에 데이터를 읽거나 쓰기 위한 동작을 수행한다.
저장 제어부(36)는 중앙 제어부의 제어에 의해 제 2 저장부(26)의 동작을 제어한다.
제 2 이중화 검색부(38)는 스탠바이로 동작할 경우 제 2 회로 보드(200)로부터 넘어온 어드레스 및 데이터와 저장부(26)에 쓰여지는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트 신호를 제 1 인터럽트 제어부(18)로 제공한다.
각각의 기능 수행에 따른 동작 설명을 보면 다음과 같다. 이때, 제 1 회로 보드(100)를 액티브 보드, 제 2 회로 보드(200)를 스탠바이 보드로 생각하기로 한다. 물론, 제 1 회로 보드(100)가 스탠바이 보드, 제 2 회로 보드(200)는 액티브 보드로 될 수도 있다.
액티브 제 1 회로 보드(100)에서 이중화 라이트를 수행하는 경우:
제 1 중앙 제어부(2)는 어드레스, 데이터, 및 제어 신호를 제 1 어드레스 버퍼(4), 제 1 데이터 버퍼(10), 및 제 1 이중화 제어부(14)로 각각 제공한다.
제 1 이중화 제어부(14)는 제 1 중앙 제어부(2)로부터 제공되는 제어 신호에 의거하여 이중화 라이트 사이클임을 판단하게 되면 제 1, 제 2 래치(8, 12)를 각각 제어하여 어드레스 및 데이터를 스탠바이 제 2 회로 보드(200)로 각각 보낸다. 이때, 제 1 이중화 검색부(16)는 제 1 중앙 제어부(2)에서 나온 어드레스 및 데이터와 제 1, 제 2 래치(8, 12)를 통해 스탠바이 제 2 회로 보드(200)로 넘어가는 어드레스 및 데이터를 내부 레지스터에 저장한다. 이어, 제 1 이중화 검색부(16)는 내부 레지스터에 저장된 두 어드레스 및 두 데이터를 비교해서 동일 여부를 판단하여 틀리면 제 1 인터럽트 제어부(18)로 오류 신호를 주어 제 1 인터럽트 제어부(18)가 제 1 중앙 제어부(2)로 재시도 신호를 보내 현재 사이클을 다시한번 수행할 수 있도록 한다.
재시도 수행시 어드레스 및 데이터가 스탠바이 제 2 회로 보드(200)로 정상적으로 넘어가면 계속해서 수행되고 만약 다시 오류가 발생하면 인터럽트가 발생하여 이중화 채널을 단선시키고 이중화 동작을 종료하고 싱글(single)로만 동작하도록 한다.
액티브 제 1 회로 보드(100)에서 리드를 수행하는 경우:
중앙 제어부에서는 리드하기를 원하는 상대편 어드레스가 나오고 이 어드레스값은 위의 1 항과 동일한 방법으로 오류 검출이 수행된다. 이때 오류가 검출되면 상대편 영역 액세스 사이클은 종료가 되고 다시 동일한 어드레스가 시도된다.
액티브 측 제 1 회로 보드(100)의 어드레스가 제 1, 제 3 래치(8, 28)를 차례로 통해 제 2 회로 보드(200) 측으로 정상적으로 넘어간 것으로 판단되면 이중화 사이클이 계속해서 수행된다. 이 후, 스탠바이 측 제 2 회로 보드(200)에서 특정 어드레스가 제 3 래치(28)를 통해 전송되어 넘어오면 이 데이터는 다시 액티브의 제 1 래치(8) 및 제 1 어드레스 버퍼(4)를 차례로 통해 제 1 중앙 제어부(2)로 입력된다. 이때, 제 1 이중화 검색부(16)는 제 1 회로 보드(100)로 넘어온 데이터와 제 1 중앙 제어부(2)로 들어가는 데이터를 자신의 데이터 레지스터에 저장한 후, 이 두 데이터를 비교하여 오류가 발생 즉, 두 데이터가 다르면 제 1 중앙 제어부(2)에 제 1 인터럽트 제어부(18)를 통해 억나리지(acknowledge) 신호를 주기전이나 동시에 재시도 사이클이 수행될 수 있게 한다. 이 후, 재시도 사이클이 수행시 또다시 오류가 발생하면 이중화 채널을 단선시키고 싱글로 수행한다.
리드 사이클시 스탠바이 제 2 회로 보드(200)의 동작:
액티브 제 1 회로 보드(100)에서 리드 사이클이 수행되면 먼저 액티브 제 1 회로 보드(100)에서 스탠바이 제 2 회로 보드(200)로 어드레스와 각종 제어 신호가 넘어간다.
스탠바이 제 2 회로 보드(200)에서는 이 어드레스를 래치하여 해당되는 어드레스의 메모리 값을 리드하여 액티브 제 1 회로 보드(100)로 보낸다.
스탠바이 제 2 회로 보드(200) 내의 제 2 이중화 검색부(38)는 먼저 넘어온 어드레스와 래치를 통과하여 메모리 액세스를 진행하기 위한 어드레스값을 비교하여 오류 여부를 파악한다. 이에, 어드레스값이 정상적으로 스탠바이에서 진행이 된 경우 제 2 이중화 제어부(34)는 메모리를 액세스하여 데이터를 읽어 액티브로 전송한다. 이때, 제 2 이중화 검색부(38)는 메모리로부터 읽혀온 데이터와 에지(edge)로 넘어가는 데이터값을 비교하고 오류여부를 판단한다.
라이트시 스탠바이 제 2 회로 보드(200)의 동작:
액티브에서 라이트 사이클이 수행되면 액티브로부터 어드레스와 데이터가 한꺼번에 스탠바이 제 2 회로 보드(200)로 넘어오게 되고 제 2 이중화 검색부(38)에서는 넘어온 데이터와 메모리로 입력되는 어드레스 및 데이터를 비교하여 오류 여부를 판단하여 동일한 작업이 제 2 이중화 검색부(38)를 통해 수행되고 오류 발생시 액티브로 제어 신호를 보내고 스탠바이 측 라이트 사이클을 종료한다.
이와 같은 위의 네가지 경우에서 모든 이중화 검색 동작은 이중화 사이클이 수행되는 도중에 마무리되어 오류 여부 파단이 이루어지며 오류 발생시 재시도와 동시에 현재 진행중인 이중화 사이클은 종료된다.
이상에서 설명한 바와 같이 본 발명은 액티브 측 제 1 회로 보드(100)의 제 1 저장부(6) 및 스탠바이 측 제 2 회로 보드(200)의 제 2 저장부(26)에 이중화를 위한 데이터가 각각 동일하게 저장되도록 한다. 따라서, 교환기의 이중화 운용의 안정성이 향상되는 효과가 있다.

Claims (2)

  1. 제 1, 제 2 중앙 제어부를 각각 구비하고 이중화로 동작하는 제 1, 제 2 회로 보드를 구비하는 교환기의 이중화 장치에 있어서:
    상기 제 1 회로 보드는, 상기 제 1 중앙 제어부로부터 제공되는 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 1 래치;
    상기 제 1 중앙 제어부로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 2 래치;
    액티브로 동작할 경우 상기 제 1 중앙 제어부에서 제공되는 사이클이 상기 제 2 회로 보드로 데이터를 라이트하는 사이클인지 상기 제 2 회로보드로부터 데이터를 읽어오는 사이클인지를 판단함에 의거하여 상기 제 1, 제 2 래치를 각각 제어하고 상기 제 2 회로 보드로 현재의 사이클 시작을 알린 후, 상기 제 2 회로 보드로부터 종료 응답이 올때까지 해당 어드레스 및 데이터를 유지하면서 대기하는 제 1 이중화 제어부;
    액티브로 동작하는 경우 상기 제 1 중앙 제어부로부터 각각 제공되는 어드레스 및 데이터와 상기 제 1, 제 2 래치가 상기 제 2 회로 보드로 각각 제공하는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트 신호를 출력하는 제 1 이중화 검색부;
    상기 제 1 이중화 검색부 및 상기 제 2 회로 보드로부터 제공되는 인터럽트 신호를 제공받아 상기 제 1 중앙 제어부에게 어드레스 및 데이터 출력을 재시도 시키거나 이중화 채널을 단선시키도록하는 제 1 인터럽트 제어부를 포함하는 교환기의 이중화 장치.
  2. 제 1 항에 있어서,
    상기 제 2 회로 보드는, 상기 제 2 중앙 제어부로부터 제공되는 어드레스를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 3 래치;
    상기 제 2 중앙 제어부로부터 제공되는 데이터를 저장하고 이를 필요한 시간만큼 유지시켜 주는 제 4 래치;
    스탠바이로 동작할 경우 상기 제 1 회로 보드로부터 제공되는 어드레스, 데이터, 및 제어 신호를 받아 리드 사이클인지 라이트 사이클인지를 판단해서 상기 제 3, 제 4 래치를 각각 제어하여 넘어온 어드레스 및 데이터를 각각 래치하고 각각 래치된 어드레스에 의거하여 자신의 메모리에 데이터를 읽거나 쓰도록하기 위기 위한 동작을 수행하는 제 2 이중화 제어부;
    스탠바이로 동작할 경우 상기 제 1 회로 보드로부터 넘어온 어드레스 및 데이터와 실제 메모리에 쓰여지는 어드레스 및 데이터를 각각 비교하여 이에 의거하는 인터럽트 신호를 상기 제 1 인터럽트 제어부로 제공하는 제 2 이중화 검색부를 포함하는 교환기의 이중화 장치.
KR1019990040960A 1999-09-22 1999-09-22 교환기의 이중화 장치 KR20010028615A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040960A KR20010028615A (ko) 1999-09-22 1999-09-22 교환기의 이중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040960A KR20010028615A (ko) 1999-09-22 1999-09-22 교환기의 이중화 장치

Publications (1)

Publication Number Publication Date
KR20010028615A true KR20010028615A (ko) 2001-04-06

Family

ID=19612651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040960A KR20010028615A (ko) 1999-09-22 1999-09-22 교환기의 이중화 장치

Country Status (1)

Country Link
KR (1) KR20010028615A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059481A (ko) * 2001-01-06 2002-07-13 윤종용 대형 시스템에서의 이중화 장치 및 방법
KR100428756B1 (ko) * 2001-08-31 2004-04-30 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020059481A (ko) * 2001-01-06 2002-07-13 윤종용 대형 시스템에서의 이중화 장치 및 방법
KR100428756B1 (ko) * 2001-08-31 2004-04-30 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드

Similar Documents

Publication Publication Date Title
US5125081A (en) Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage
US6389554B1 (en) Concurrent write duplex device
JP2001167005A (ja) メモリ診断方法とメモリ診断回路および半導体記憶装置
US6308244B1 (en) Information processing apparatus with improved multiple memory access and control
KR20010028615A (ko) 교환기의 이중화 장치
US6594778B1 (en) Duplexing structure of switching system processor and method for maintaining memory coherency
JPH0122653B2 (ko)
JPH1118122A (ja) データ転送方式
JPH0238969B2 (ko)
JP3239935B2 (ja) 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体
JPH05143242A (ja) 磁気デイスクシステム
KR100208276B1 (ko) 전전자 교환기의 데이터 이중화 장치
KR960010878B1 (ko) 이중화 시스템
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
JPH0612270A (ja) テスト回路
KR940004732B1 (ko) 실시간 운영체계에서의 입출력 장치의 초기화 방법
JPH11120087A (ja) 二重化メモリ処理装置
KR0136392B1 (ko) 이중화 시스템에서의 듀얼카피 방법 및 그 장치
JPH04263333A (ja) メモリ二重化方式
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JPH0486933A (ja) データ転送制御回路
KR20000041123A (ko) 교환기의 이중화 제어 구조를 위한 메모리 비교장치
KR20020053956A (ko) 피포 메모리를 이용한 프로세서 보드 이중화 장치 및 이를이용한 이중화 데이터 읽기 및 쓰기 방법
JPH03250321A (ja) 外部記憶部のコピー処理システム
JPS59116998A (ja) 主記憶装置の障害検知方式

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid